JP2002300775A - スイッチング信号制御回路 - Google Patents
スイッチング信号制御回路Info
- Publication number
- JP2002300775A JP2002300775A JP2001098638A JP2001098638A JP2002300775A JP 2002300775 A JP2002300775 A JP 2002300775A JP 2001098638 A JP2001098638 A JP 2001098638A JP 2001098638 A JP2001098638 A JP 2001098638A JP 2002300775 A JP2002300775 A JP 2002300775A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power switch
- switching
- switch element
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】ΔΣ変調器を用いたスイッチング電源におい
て、パワースイッチ素子の発振による余分なスイッチン
グを抑えて、高効率なスイッチング電源とするスイッチ
ング信号制御方法を提供する。 【解決手段】ΔΣ変調器は加算器、積分器、量子化器で
構成し、パワースイッチ素子の出力信号を一定の電圧以
下の電圧を除去するリミッタ回路を設け、パワースイッ
チ素子の発振による、量子化器の出力パルスの増加を制
限して、パワースイッチ素子の出力信号を前記ΔΣ変調
器の加算器にフィードバックすることで余分なスイッチ
ング回数の増加によるパワースイッチ素子の損失をなく
して、安定に制御が可能でかつ高効率のΔΣ変調型スイ
ッチング電源のスイッチング信号制御方法を提供でき
る。
て、パワースイッチ素子の発振による余分なスイッチン
グを抑えて、高効率なスイッチング電源とするスイッチ
ング信号制御方法を提供する。 【解決手段】ΔΣ変調器は加算器、積分器、量子化器で
構成し、パワースイッチ素子の出力信号を一定の電圧以
下の電圧を除去するリミッタ回路を設け、パワースイッ
チ素子の発振による、量子化器の出力パルスの増加を制
限して、パワースイッチ素子の出力信号を前記ΔΣ変調
器の加算器にフィードバックすることで余分なスイッチ
ング回数の増加によるパワースイッチ素子の損失をなく
して、安定に制御が可能でかつ高効率のΔΣ変調型スイ
ッチング電源のスイッチング信号制御方法を提供でき
る。
Description
	
【０００１】
【発明の属する分野】本発明は、ΔΣ変調器を利用した
スイッチング電源において、パワースイッチ素子の出力
信号を、一定値以下の発振信号を除去しフィードバック
させるスイッチング信号制御回路に関するものである。
スイッチング電源において、パワースイッチ素子の出力
信号を、一定値以下の発振信号を除去しフィードバック
させるスイッチング信号制御回路に関するものである。
【０００２】
【従来の技術】従来のスイッチング電源としてＰＷＭ
（パルス幅変調）型スイッチング電源がある。これは定
電圧制御を行うために電源の出力電圧に応答してパルス
幅を調整する制御回路方式のスイッチング電源である。
（パルス幅変調）型スイッチング電源がある。これは定
電圧制御を行うために電源の出力電圧に応答してパルス
幅を調整する制御回路方式のスイッチング電源である。
【０００３】アナログ入力信号をPWM発振器によりゲー
ト信号を発生させ、ゲートドライバ回路によりパワース
イッチ素子を駆動する方式で電圧を整流平滑し直流電力
を得る方式であった。しかし、この方法では特に高いス
イッチング周波数で駆動させる場合、制御が不安定にな
り、発振し易い問題があった。
ト信号を発生させ、ゲートドライバ回路によりパワース
イッチ素子を駆動する方式で電圧を整流平滑し直流電力
を得る方式であった。しかし、この方法では特に高いス
イッチング周波数で駆動させる場合、制御が不安定にな
り、発振し易い問題があった。
【０００４】さらにPWM方式はスイッチング駆動電圧が
一定の周波数で印加されるためスイッチング電源が軽負
荷時ではスイッチングによる損失が大きくなり、電源効
率を低下させる原因となっていた。
一定の周波数で印加されるためスイッチング電源が軽負
荷時ではスイッチングによる損失が大きくなり、電源効
率を低下させる原因となっていた。
【０００５】以上の問題を改善するため、PWM発振器の
代わりにアナログ入力信号もしくは多ビットデジタル入
力信号を積分器で積分し、これを量子化して1ビット出
力信号とするΔΣ変調器を用いてパワースイッチ素子に
ゲートドライブ信号を出力することで、パワースイッチ
素子を駆動し電力を増幅させることが可能で、入力信号
を直流とすると電力増幅された直流出力のスイッチング
電源を提供できるが、以下の問題点があった。
代わりにアナログ入力信号もしくは多ビットデジタル入
力信号を積分器で積分し、これを量子化して1ビット出
力信号とするΔΣ変調器を用いてパワースイッチ素子に
ゲートドライブ信号を出力することで、パワースイッチ
素子を駆動し電力を増幅させることが可能で、入力信号
を直流とすると電力増幅された直流出力のスイッチング
電源を提供できるが、以下の問題点があった。
【０００６】ΔΣ変調器を用いる場合には量子化器の出
力信号をΔΣ変調器にフィードバックさせる方法が一般
的であるが、量子化器の出力後段に接続されるゲートド
ライバ回路、パワースイッチ素子で発生する歪みを除去
することができず、ΔΣ変調器の入出力の直線性を悪化
させている状況にあった。
力信号をΔΣ変調器にフィードバックさせる方法が一般
的であるが、量子化器の出力後段に接続されるゲートド
ライバ回路、パワースイッチ素子で発生する歪みを除去
することができず、ΔΣ変調器の入出力の直線性を悪化
させている状況にあった。
【０００７】スイッチング電源制御として用いた場合
は、この生じた歪みにより、特に高周波で動作させた場
合、制御が不安定になり、発振し易い問題があった。
は、この生じた歪みにより、特に高周波で動作させた場
合、制御が不安定になり、発振し易い問題があった。
【０００８】また、特開２０００−３０７３５９号にあ
るようにΔΣ変調を用いるスイッチング増幅器のように
アナログ信号を入力してパワースイッチ素子の出力信号
をΔΣ変調器にフィードバックし直線性を改善する方法
がある。
るようにΔΣ変調を用いるスイッチング増幅器のように
アナログ信号を入力してパワースイッチ素子の出力信号
をΔΣ変調器にフィードバックし直線性を改善する方法
がある。
【０００９】図７に前記スイッチング素子の出力信号を
フィードバックさせるΔΣ変調器を降圧チョッパに適用
したスイッチング電源を示し、図８はそのΔΣ変調器の
ブロック図であるが、スイッチング電源制御としてこの
方式を用いた場合に、以下の問題点があった。
フィードバックさせるΔΣ変調器を降圧チョッパに適用
したスイッチング電源を示し、図８はそのΔΣ変調器の
ブロック図であるが、スイッチング電源制御としてこの
方式を用いた場合に、以下の問題点があった。
【００１０】スイッチング電源の出力電流が小さい場合
に、電源回路内にあるインダクタに流れる電流が不連続
になる不連続領域がある。この不連続領域でインダクタ
に流れる電流が０になると、電源回路内の容量成分とイ
ンダクタ成分により発振現象が起こる。よってパワース
イッチ素子の出力信号は発振波形を付加した出力信号に
なる。
に、電源回路内にあるインダクタに流れる電流が不連続
になる不連続領域がある。この不連続領域でインダクタ
に流れる電流が０になると、電源回路内の容量成分とイ
ンダクタ成分により発振現象が起こる。よってパワース
イッチ素子の出力信号は発振波形を付加した出力信号に
なる。
【００１１】また、パワースイッチ素子の出力信号をΔ
Σ変調器に入力し、ΔΣ変調器の出力信号でパワースイ
ッチを制御するのだが、図３に示すようにパワースイッ
チ素子の出力信号に発振波形を付加された信号がΔΣ変
調器に入力されると、変調器は不用な発振波形も積分、
量子化し変調器の出力に不用なパルスを発生するため、
余計にスイッチング回数を増加させ、パワースイッチ素
子を制御することになる。
Σ変調器に入力し、ΔΣ変調器の出力信号でパワースイ
ッチを制御するのだが、図３に示すようにパワースイッ
チ素子の出力信号に発振波形を付加された信号がΔΣ変
調器に入力されると、変調器は不用な発振波形も積分、
量子化し変調器の出力に不用なパルスを発生するため、
余計にスイッチング回数を増加させ、パワースイッチ素
子を制御することになる。
【００１２】従って、図８に示すようにパワースイッチ
素子出力信号を直接ΔΣ変調器にフィードバックする方
法において、パワースイッチ素子で発生する不用な発振
信号も変調器にフィードバックされ、ΔΣ変調出力のス
イッチング回数を著しく増加させるため、その結果、ス
イッチング損失が増加し、電源効率を低下させる問題点
があった。
素子出力信号を直接ΔΣ変調器にフィードバックする方
法において、パワースイッチ素子で発生する不用な発振
信号も変調器にフィードバックされ、ΔΣ変調出力のス
イッチング回数を著しく増加させるため、その結果、ス
イッチング損失が増加し、電源効率を低下させる問題点
があった。
【００１３】すなわち、従来のゲート制御方法は、ゲー
トドライバ回路やパワースイッチ素子等で発生する歪み
が除去できないために直流伝送特性の直線性が悪く、そ
の結果、制御が不安定で、発振が起こり易くなってい
る。また、変調器の直線性を改善するためにパワースイ
ッチ素子後段から変調器にフィードバック経路を持つΔ
Σ変調を用いた方法では、電流不連続時のパワースイッ
チ素子出力の発振現象により、電源効率が低下してしま
う。
トドライバ回路やパワースイッチ素子等で発生する歪み
が除去できないために直流伝送特性の直線性が悪く、そ
の結果、制御が不安定で、発振が起こり易くなってい
る。また、変調器の直線性を改善するためにパワースイ
ッチ素子後段から変調器にフィードバック経路を持つΔ
Σ変調を用いた方法では、電流不連続時のパワースイッ
チ素子出力の発振現象により、電源効率が低下してしま
う。
【００１４】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を鑑みてなされたもので、その目的は、ΔΣ
変調器を用いたスイッチング電源において、パワースイ
ッチ素子の発振による余分なスイッチング回数の増加を
抑えて高い周波数で発振することなく、安定して高効率
なスイッチング電源とするスイッチング信号制御方法を
提供する。
術の問題点を鑑みてなされたもので、その目的は、ΔΣ
変調器を用いたスイッチング電源において、パワースイ
ッチ素子の発振による余分なスイッチング回数の増加を
抑えて高い周波数で発振することなく、安定して高効率
なスイッチング電源とするスイッチング信号制御方法を
提供する。
【００１５】
【課題を解決しようとする手段】上記目的を達成するた
めになされた請求項記載の発明は、アナログ入力信号も
しくは多ビットデジタル信号をΔΣ変調器に入力し、そ
の変調信号をゲートドライバ回路でパワースイッチ素子
を駆動するに十分な電圧増幅と電流増幅のどちらか一
方、もしくは電圧増幅と電流増幅両方を行い、その信号
でパワースイッチ素子をスイッチングさせるスイッチン
グ電源において、前記パワースイッチ素子の出力をリミ
ッタ回路入力に接続し、前記リミッタ回路出力をΔΣ変
調器にフィードバックさせることを特徴とする。
めになされた請求項記載の発明は、アナログ入力信号も
しくは多ビットデジタル信号をΔΣ変調器に入力し、そ
の変調信号をゲートドライバ回路でパワースイッチ素子
を駆動するに十分な電圧増幅と電流増幅のどちらか一
方、もしくは電圧増幅と電流増幅両方を行い、その信号
でパワースイッチ素子をスイッチングさせるスイッチン
グ電源において、前記パワースイッチ素子の出力をリミ
ッタ回路入力に接続し、前記リミッタ回路出力をΔΣ変
調器にフィードバックさせることを特徴とする。
【００１６】ΔΣ変調器は少なくとも１つの加算器、積
分器、量子化器、ゲートドライバ回路から構成され、ゲ
ートドライバ回路出力に接続されているパワースイッチ
素子の出力から少なくとも１つの加算器入力にフィード
バック経路を持っており、加算器の出力には少なくとも
１つの積分器が接続されており、その積分器出力の少な
くとも一つが量子化器に接続されている。
分器、量子化器、ゲートドライバ回路から構成され、ゲ
ートドライバ回路出力に接続されているパワースイッチ
素子の出力から少なくとも１つの加算器入力にフィード
バック経路を持っており、加算器の出力には少なくとも
１つの積分器が接続されており、その積分器出力の少な
くとも一つが量子化器に接続されている。
【００１７】ΔΣ変調器の入力となる加算器とその加算
器出力に接続されている積分器はアナログ信号のような
連続時間信号を変調器に入力する場合にはアナログ加算
器とアナログ積分器を使用し、多ビットデジタル信号の
ような離散時間信号を変調器に入力する場合にはデジタ
ル加算器とデジタル積分器を使用できる。
器出力に接続されている積分器はアナログ信号のような
連続時間信号を変調器に入力する場合にはアナログ加算
器とアナログ積分器を使用し、多ビットデジタル信号の
ような離散時間信号を変調器に入力する場合にはデジタ
ル加算器とデジタル積分器を使用できる。
【００１８】量子化器は離散時間信号にサンプリングを
行う量子化器で、その量子化器の出力信号を受け、パワ
ースイッチ素子を駆動するに足りる電流、電圧を供給す
るゲートドライバ回路の入力に接続されている。
行う量子化器で、その量子化器の出力信号を受け、パワ
ースイッチ素子を駆動するに足りる電流、電圧を供給す
るゲートドライバ回路の入力に接続されている。
【００１９】フィードバック経路はパワースイッチ素子
の出力信号をΔΣ変調器入力信号レベルに適合させる減
衰器を含んでいる。ただし、パワースイッチ素子の出力
信号レベルとΔΣ変調器入力のそれがはじめから適合し
減衰器が必要ない場合でも、減衰率０の減衰器が含まれ
ていると考えられることは言うまでもない。
の出力信号をΔΣ変調器入力信号レベルに適合させる減
衰器を含んでいる。ただし、パワースイッチ素子の出力
信号レベルとΔΣ変調器入力のそれがはじめから適合し
減衰器が必要ない場合でも、減衰率０の減衰器が含まれ
ていると考えられることは言うまでもない。
【００２０】ゲートドライバ回路出力に接続するパワー
スイッチ素子の出力からリミッタ回路を通して変調器入
力にフィードバック経路を持っているため、パワースイ
ッチ素子で発生する不用な発振信号が取り除かれ、量子
化器の出力信号に不用なパルスの発生を招くことがなく
なり、パワースイッチ素子のスイッチング回数の増加を
防止することができる。
スイッチ素子の出力からリミッタ回路を通して変調器入
力にフィードバック経路を持っているため、パワースイ
ッチ素子で発生する不用な発振信号が取り除かれ、量子
化器の出力信号に不用なパルスの発生を招くことがなく
なり、パワースイッチ素子のスイッチング回数の増加を
防止することができる。
【００２１】パワースイッチ素子の出力から不用な発振
信号を除去して直接ΔΣ変調器にフィードバックさせる
ことをスイッチング電源に適用した場合、スイッチング
損失を極めて減少させることができる。
信号を除去して直接ΔΣ変調器にフィードバックさせる
ことをスイッチング電源に適用した場合、スイッチング
損失を極めて減少させることができる。
【００２２】アナログ入力信号を直流電圧とすることで
出力は直流電力に増幅され、直流のスイッチング電源と
しての機能を果たせることは明白であるが、パワースイ
ッチ素子の出力に整流平滑回路を入れ、ΔΣ変調型チョ
ッパ電源として構成することも可能である。
出力は直流電力に増幅され、直流のスイッチング電源と
しての機能を果たせることは明白であるが、パワースイ
ッチ素子の出力に整流平滑回路を入れ、ΔΣ変調型チョ
ッパ電源として構成することも可能である。
【００２３】
【発明の実施の形態】以下、添付図面を用いて本発明に
係るスイッチング信号制御回路の実施形態を説明する。
なお、図面の説明において同一部材には同じ符号を付
し、重複する説明は省略する。
係るスイッチング信号制御回路の実施形態を説明する。
なお、図面の説明において同一部材には同じ符号を付
し、重複する説明は省略する。
【００２４】図１は本発明の実施形態を示しており、図
１はそのブロック図である。この回路図において入力信
号１は加算器２に入力され、前記加算器２の出力は積分
器３を通して量子化器４に入力され、前記量子化器４の
出力信号は周波数信号に同期した１ビットのデジタル信
号に変換され、その信号がゲートドライバ回路６で電圧
/電流増幅されパワースイッチ素子７に供給される。前
記パワースイッチ素子７の出力は減衰器１１及びリミッ
タ回路１２を通り加算器２入力にフィードバックされる
経路を有する。
１はそのブロック図である。この回路図において入力信
号１は加算器２に入力され、前記加算器２の出力は積分
器３を通して量子化器４に入力され、前記量子化器４の
出力信号は周波数信号に同期した１ビットのデジタル信
号に変換され、その信号がゲートドライバ回路６で電圧
/電流増幅されパワースイッチ素子７に供給される。前
記パワースイッチ素子７の出力は減衰器１１及びリミッ
タ回路１２を通り加算器２入力にフィードバックされる
経路を有する。
【００２５】パワースイッチ素子７の出力信号を直接Δ
Σ変調器にフィードバックする従来法と比べ、本発明の
ようにリミッタ回路１２を通してフィードバックする方
法は、パワースイッチ素子７で発生する不用な発振信号
を除去してフィードバックするために、図２に示すよう
にΔΣ変調器の出力であらたにパルスを発生しない。
Σ変調器にフィードバックする従来法と比べ、本発明の
ようにリミッタ回路１２を通してフィードバックする方
法は、パワースイッチ素子７で発生する不用な発振信号
を除去してフィードバックするために、図２に示すよう
にΔΣ変調器の出力であらたにパルスを発生しない。
【００２６】図６は本発明をΔΣ変調型降圧チョッパに
適用した実施例である。負荷１７に出力された電圧と参
照電圧１９の差分電圧をエラー増幅回路１３により増幅
し、その差分電圧をΔΣ変調器５に入力する経路及びΔ
Σ変調器５で変調した信号をゲートドライバ回路６に入
力し、そのゲートドライバ回路６の出力信号でパワース
イッチ素子７を駆動し、そのパワースイッチ素子７の出
力電圧を減衰器１１及びリミッタ回路１２を介しΔΣ変
調器５にフィードバックさせる経路を持つ構成を有す
る。
適用した実施例である。負荷１７に出力された電圧と参
照電圧１９の差分電圧をエラー増幅回路１３により増幅
し、その差分電圧をΔΣ変調器５に入力する経路及びΔ
Σ変調器５で変調した信号をゲートドライバ回路６に入
力し、そのゲートドライバ回路６の出力信号でパワース
イッチ素子７を駆動し、そのパワースイッチ素子７の出
力電圧を減衰器１１及びリミッタ回路１２を介しΔΣ変
調器５にフィードバックさせる経路を持つ構成を有す
る。
【００２７】電源入力はアナログ信号で、例えば直流の
電圧を入力するとパワースイッチ素子７の出力は電力増
幅された直流電圧を得ることができる。すなわち出力電
圧に応じたスイッチング電源として駆動させることが可
能である。変調後の信号は2値化しているため集積回路
として構成が容易であり小型なスイッチング電源を提供
することができる。
電圧を入力するとパワースイッチ素子７の出力は電力増
幅された直流電圧を得ることができる。すなわち出力電
圧に応じたスイッチング電源として駆動させることが可
能である。変調後の信号は2値化しているため集積回路
として構成が容易であり小型なスイッチング電源を提供
することができる。
【００２８】この様にパワースイッチ素子７で発生する
不用な発振信号をリミッタ回路１２で除去してΔΣ変調
器５にフィードバックすることにより、図２に示す様に
ΔΣ変調器出力に余計なパルスを発生させることなく、
スイッチング損失の低減が可能である。
不用な発振信号をリミッタ回路１２で除去してΔΣ変調
器５にフィードバックすることにより、図２に示す様に
ΔΣ変調器出力に余計なパルスを発生させることなく、
スイッチング損失の低減が可能である。
【００２９】図６では特に降圧チョッパについて述べて
いるが、同様の方法を用いて昇圧チョッパや極性反転チ
ョッパにも適用できることは明らかである。
いるが、同様の方法を用いて昇圧チョッパや極性反転チ
ョッパにも適用できることは明らかである。
【００３０】請求項２に記載のスイッチング信号制御回
路は、図４に示すようにリミッタ回路１２として比較器
２１を用いて参照電圧１９とパワースイッチ素子７出力
を減衰器１１に通した電圧を比較してパワースイッチ素
子７で発生する発振信号を除去する方法であり、加算器
２出力に接続された積分器３を少なくとも一つ持ち、少
なくとも一つの積分器３出力に接続された量子化器４を
持ち、ΔΣ変調を実現する。
路は、図４に示すようにリミッタ回路１２として比較器
２１を用いて参照電圧１９とパワースイッチ素子７出力
を減衰器１１に通した電圧を比較してパワースイッチ素
子７で発生する発振信号を除去する方法であり、加算器
２出力に接続された積分器３を少なくとも一つ持ち、少
なくとも一つの積分器３出力に接続された量子化器４を
持ち、ΔΣ変調を実現する。
【００３１】さらに、この加算器２出力に接続された積
分器３を直列に２個以上、もしくはこの加算器２出力に
接続された積分器３を並列に２個以上備えることで前者
はサンプリングの精度を高め、後者は並列に出力を備え
ることが可能であり、小型化された集積回路に高精度、
多出力のスイッチング電源を提供することが可能であ
る。
分器３を直列に２個以上、もしくはこの加算器２出力に
接続された積分器３を並列に２個以上備えることで前者
はサンプリングの精度を高め、後者は並列に出力を備え
ることが可能であり、小型化された集積回路に高精度、
多出力のスイッチング電源を提供することが可能であ
る。
【００３２】請求項３のスイッチング信号制御回路は、
図５に示すように減衰器１１と加算器２間に接続された
ツェナーダイオード２０と抵抗１８で構成された回路に
よりパワースイッチ素子７で発生する不用な発振信号を
除去して、加算器２入力にフィードバック経路を持つこ
とを特徴とするスイッチング信号制御回路であり、パワ
ースイッチ素子７で生じた歪みを除去するために必要で
ある。
図５に示すように減衰器１１と加算器２間に接続された
ツェナーダイオード２０と抵抗１８で構成された回路に
よりパワースイッチ素子７で発生する不用な発振信号を
除去して、加算器２入力にフィードバック経路を持つこ
とを特徴とするスイッチング信号制御回路であり、パワ
ースイッチ素子７で生じた歪みを除去するために必要で
ある。
【００３３】
【発明の効果】ΔΣ変調器５を用いたスイッチング電源
において、パワースイッチ素子７の出力信号をΔΣ変調
器５にリミッタ回路１２を通してフィードバックさせる
ことにより、不用なスイッチング回数の増加を防止で
き、特に高いスイッチング周波数で発振することなく安
定した制御で定電圧出力を可能とするスイッチング電源
を提供できる。
において、パワースイッチ素子７の出力信号をΔΣ変調
器５にリミッタ回路１２を通してフィードバックさせる
ことにより、不用なスイッチング回数の増加を防止で
き、特に高いスイッチング周波数で発振することなく安
定した制御で定電圧出力を可能とするスイッチング電源
を提供できる。
【００３４】さらに、パワースイッチ素子７出力の一定
値以下の発振信号を除去しているため、特に電源出力が
低出力の場合、スイッチング損失が少なく、高効率のス
イッチング電源を供給できる。
値以下の発振信号を除去しているため、特に電源出力が
低出力の場合、スイッチング損失が少なく、高効率のス
イッチング電源を供給できる。
【図１】本発明の実施形態を示す実施例のブロック図で
ある。
ある。
【図２】本発明の変調器入力と出力の信号波形である。
【図３】従来方式の変調器入力と出力の信号波形であ
る。
る。
【図４】本発明のリミッタを比較器で行う実施例であ
る。
る。
【図５】本発明のリミッタをツェナーダイオードで行う
実施例である。
実施例である。
【図６】本発明を降圧チョッパに適用したブロック図で
ある。
ある。
【図７】従来方式のΔΣ変調器を降圧チョッパに適用し
たブロック図である。
たブロック図である。
【図８】従来方式のΔΣ変調器を用いた制御回路のブロ
ック図である。
ック図である。
1.入力信号 2.加算器 3.積分器 4.量子化器 5.ΔΣ変調器 6.ゲートドライバ回路 7.パワースイッチ素子 8.出力 9.フィードバック 10.周波数信号 11.減衰器 12.リミッタ回路 13.エラー増幅回路 14.ダイオード 15.コンデンサ 16.インダクタンス 17.負荷 18.抵抗 19.参照電圧 20.ツェナーダイオード 21.比較器
Claims (3)
- 【請求項１】アナログ信号もしくは多ビットデジタル信
号をΔΣ変調し、その変調信号に応答してスイッチング
させるスイッチング電源において、パワースイッチ素子
の出力信号を、一定値以下の電圧を除去するリミッタ回
路を通して、ΔΣ変調器の加算器にフィードバックさせ
ることを特徴とするスイッチング信号制御回路。 - 【請求項２】請求項１に記載のスイッチング信号制御回
路において、ΔΣ変調器は少なくとも一つの加算器と積
分器、量子化器、ゲートドライバ回路から構成され、ゲ
ートドライバ回路の出力信号はパワースイッチ素子に入
力され、パワースイッチ素子の出力信号は減衰器に入力
され、基準電圧と比較する比較器で構成されたリミッタ
回路を通して加算器にフィードバックしていることを特
徴とするスイッチング信号制御回路。 - 【請求項３】請求項１に記載のスイッチング信号制御回
路において、ΔΣ変調器は少なくとも一つの加算器と積
分器、量子化器、ゲートドライバ回路から構成され、ゲ
ートドライバ回路の出力信号はパワースイッチ素子に入
力され、パワースイッチ素子の出力信号はツェナーダイ
オードで構成されたリミッタ回路を通して加算器にフィ
ードバックしていることを特徴とするスイッチング信号
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098638A JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098638A JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300775A true JP2002300775A (ja) | 2002-10-11 |
| JP4380933B2 JP4380933B2 (ja) | 2009-12-09 |
Family
ID=18952275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098638A Expired - Lifetime JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380933B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262686A (ja) * | 2005-02-17 | 2006-09-28 | Canon Inc | スイッチング電源、スイッチング電源の制御方法、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置 |
| JP2007180645A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2007180644A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
-
2001
- 2001-03-30 JP JP2001098638A patent/JP4380933B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262686A (ja) * | 2005-02-17 | 2006-09-28 | Canon Inc | スイッチング電源、スイッチング電源の制御方法、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置 |
| JP2007180645A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2007180644A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4380933B2 (ja) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653960B2 (en) | Stabilized power supply using delta sigma modulator | |
| KR100600507B1 (ko) | 펄스폭 변조 회로 | |
| US8299946B2 (en) | Noise shaping for digital pulse-width modulators | |
| EP1406381B1 (en) | Class-D amplifier with digital feedback | |
| EP1265343B1 (en) | DC-DC converter | |
| JP2001503929A (ja) | オーバーサンプリングされたノイズ整形用の混合信号プロセッサ | |
| US6842070B2 (en) | Multi-level Class-D amplifier by means of 2 physical layers | |
| US6519167B1 (en) | PWM controller with single-cycle response | |
| JPH10224159A (ja) | 時間遅延補償広帯域クラスｓ変調器およびその方法 | |
| US20120001659A1 (en) | Voltage-to-Current Converter with Feedback | |
| JP2007124370A (ja) | 増幅回路 | |
| EP1139571B1 (en) | Pulse width modulation D/A-converter | |
| EP1418667A1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
| US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
| US6831509B2 (en) | Switching amplification apparatus | |
| JP4380933B2 (ja) | スイッチング信号制御回路 | |
| EP1429454A1 (en) | Center of gravity compensation of class-D amplifier | |
| JP2003079135A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3776738B2 (ja) | スイッチング信号生成器 | |
| JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
| US6970123B1 (en) | Inductorless architecture for a switching amplifier | |
| JP2707581B2 (ja) | スイッチング安定化電源 | |
| US10673392B2 (en) | Digital amplifier and output device | |
| JP2003204229A (ja) | デジタルスイッチングアンプ | |
| JP2002300771A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090915 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |