JP4380933B2 - スイッチング信号制御回路 - Google Patents
スイッチング信号制御回路 Download PDFInfo
- Publication number
- JP4380933B2 JP4380933B2 JP2001098638A JP2001098638A JP4380933B2 JP 4380933 B2 JP4380933 B2 JP 4380933B2 JP 2001098638 A JP2001098638 A JP 2001098638A JP 2001098638 A JP2001098638 A JP 2001098638A JP 4380933 B2 JP4380933 B2 JP 4380933B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- power switch
- signal
- modulator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、ΔΣ変調器を利用したスイッチング電源において、パワースイッチ素子の出力信号を、一定値以下の発振信号を除去しフィードバックさせるスイッチング信号制御回路に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源としてＰＷＭ（パルス幅変調）型スイッチング電源がある。これは定電圧制御を行うために電源の出力電圧に応答してパルス幅を調整する制御回路方式のスイッチング電源である。
【０００３】
アナログ入力信号をPWM発振器によりゲート信号を発生させ、ゲートドライバ回路によりパワースイッチ素子を駆動する方式で電圧を整流平滑し直流電力を得る方式であった。しかし、この方法では特に高いスイッチング周波数で駆動させる場合、制御が不安定になり、発振し易い問題があった。
【０００４】
さらにPWM方式はスイッチング駆動電圧が一定の周波数で印加されるためスイッチング電源が軽負荷時ではスイッチングによる損失が大きくなり、電源効率を低下させる原因となっていた。
【０００５】
以上の問題を改善するため、PWM発振器の代わりにアナログ入力信号もしくは多ビットデジタル入力信号を積分器で積分し、これを量子化して1ビット出力信号とするΔΣ変調器を用いてパワースイッチ素子にゲートドライブ信号を出力することで、パワースイッチ素子を駆動し電力を増幅させることが可能で、入力信号を直流とすると電力増幅された直流出力のスイッチング電源を提供できるが、以下の問題点があった。
【０００６】
ΔΣ変調器を用いる場合には量子化器の出力信号をΔΣ変調器にフィードバックさせる方法が一般的であるが、量子化器の出力後段に接続されるゲートドライバ回路、パワースイッチ素子で発生する歪みを除去することができず、ΔΣ変調器の入出力の直線性を悪化させている状況にあった。
【０００７】
スイッチング電源制御として用いた場合は、この生じた歪みにより、特に高周波で動作させた場合、制御が不安定になり、発振し易い問題があった。
【０００８】
また、特開２０００−３０７３５９号にあるようにΔΣ変調を用いるスイッチング増幅器のようにアナログ信号を入力してパワースイッチ素子の出力信号をΔΣ変調器にフィードバックし直線性を改善する方法がある。
【０００９】
図７に前記スイッチング素子の出力信号をフィードバックさせるΔΣ変調器を降圧チョッパに適用したスイッチング電源を示し、図８はそのΔΣ変調器のブロック図であるが、スイッチング電源制御としてこの方式を用いた場合に、以下の問題点があった。
【００１０】
スイッチング電源の出力電流が小さい場合に、電源回路内にあるインダクタに流れる電流が不連続になる不連続領域がある。この不連続領域でインダクタに流れる電流が０になると、電源回路内の容量成分とインダクタ成分により発振現象が起こる。よってパワースイッチ素子の出力信号は発振波形を付加した出力信号になる。
【００１１】
また、パワースイッチ素子の出力信号をΔΣ変調器に入力し、ΔΣ変調器の出力信号でパワースイッチを制御するのだが、図３に示すようにパワースイッチ素子の出力信号に発振波形を付加された信号がΔΣ変調器に入力されると、変調器は不用な発振波形も積分、量子化し変調器の出力に不用なパルスを発生するため、余計にスイッチング回数を増加させ、パワースイッチ素子を制御することになる。
【００１２】
従って、図８に示すようにパワースイッチ素子出力信号を直接ΔΣ変調器にフィードバックする方法において、パワースイッチ素子で発生する不用な発振信号も変調器にフィードバックされ、ΔΣ変調出力のスイッチング回数を著しく増加させるため、その結果、スイッチング損失が増加し、電源効率を低下させる問題点があった。
【００１３】
すなわち、従来のゲート制御方法は、ゲートドライバ回路やパワースイッチ素子等で発生する歪みが除去できないために直流伝送特性の直線性が悪く、その結果、制御が不安定で、発振が起こり易くなっている。また、変調器の直線性を改善するためにパワースイッチ素子後段から変調器にフィードバック経路を持つΔΣ変調を用いた方法では、電流不連続時のパワースイッチ素子出力の発振現象により、電源効率が低下してしまう。
【００１４】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を鑑みてなされたもので、その目的は、ΔΣ変調器を用いたスイッチング電源において、パワースイッチ素子の発振による余分なスイッチング回数の増加を抑えて高い周波数で発振することなく、安定して高効率なスイッチング電源とするスイッチング信号制御方法を提供する。
【００１５】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項記載の発明は、アナログ入力信号もしくは多ビットデジタル信号をΔΣ変調器に入力し、その変調信号をゲートドライバ回路でパワースイッチ素子を駆動するに十分な電圧増幅と電流増幅のどちらか一方、もしくは電圧増幅と電流増幅両方を行い、その信号でパワースイッチ素子をスイッチングさせるスイッチング電源において、前記パワースイッチ素子の出力をリミッタ回路入力に接続し、前記リミッタ回路出力をΔΣ変調器にフィードバックさせることを特徴とする。
【００１６】
ΔΣ変調器は少なくとも１つの加算器、積分器、量子化器、ゲートドライバ回路から構成され、ゲートドライバ回路出力に接続されているパワースイッチ素子の出力から少なくとも１つの加算器入力にフィードバック経路を持っており、加算器の出力には少なくとも１つの積分器が接続されており、その積分器出力の少なくとも一つが量子化器に接続されている。
【００１７】
ΔΣ変調器の入力となる加算器とその加算器出力に接続されている積分器はアナログ信号のような連続時間信号を変調器に入力する場合にはアナログ加算器とアナログ積分器を使用し、多ビットデジタル信号のような離散時間信号を変調器に入力する場合にはデジタル加算器とデジタル積分器を使用できる。
【００１８】
量子化器は離散時間信号にサンプリングを行う量子化器で、その量子化器の出力信号を受け、パワースイッチ素子を駆動するに足りる電流、電圧を供給するゲートドライバ回路の入力に接続されている。
【００１９】
フィードバック経路はパワースイッチ素子の出力信号をΔΣ変調器入力信号レベルに適合させる減衰器を含んでいる。ただし、パワースイッチ素子の出力信号レベルとΔΣ変調器入力のそれがはじめから適合し減衰器が必要ない場合でも、減衰率０の減衰器が含まれていると考えられることは言うまでもない。
【００２０】
ゲートドライバ回路出力に接続するパワースイッチ素子の出力からリミッタ回路を通して変調器入力にフィードバック経路を持っているため、パワースイッチ素子で発生する不用な発振信号が取り除かれ、量子化器の出力信号に不用なパルスの発生を招くことがなくなり、パワースイッチ素子のスイッチング回数の増加を防止することができる。
【００２１】
パワースイッチ素子の出力から不用な発振信号を除去して直接ΔΣ変調器にフィードバックさせることをスイッチング電源に適用した場合、スイッチング損失を極めて減少させることができる。
【００２２】
アナログ入力信号を直流電圧とすることで出力は直流電力に増幅され、直流のスイッチング電源としての機能を果たせることは明白であるが、パワースイッチ素子の出力に整流平滑回路を入れ、ΔΣ変調型チョッパ電源として構成することも可能である。
【００２３】
【発明の実施の形態】
以下、添付図面を用いて本発明に係るスイッチング信号制御回路の実施形態を説明する。なお、図面の説明において同一部材には同じ符号を付し、重複する説明は省略する。
【００２４】
図１は本発明の実施形態を示しており、図１はそのブロック図である。この回路図において入力信号１は加算器２に入力され、前記加算器２の出力は積分器３を通して量子化器４に入力され、前記量子化器４の出力信号は周波数信号に同期した１ビットのデジタル信号に変換され、その信号がゲートドライバ回路６で電圧/電流増幅されパワースイッチ素子７に供給される。前記パワースイッチ素子７の出力は減衰器１１及びリミッタ回路１２を通り加算器２入力にフィードバックされる経路を有する。
【００２５】
パワースイッチ素子７の出力信号を直接ΔΣ変調器にフィードバックする従来法と比べ、本発明のようにリミッタ回路１２を通してフィードバックする方法は、パワースイッチ素子７で発生する不用な発振信号を除去してフィードバックするために、図２に示すようにΔΣ変調器の出力であらたにパルスを発生しない。
【００２６】
図６は本発明をΔΣ変調型降圧チョッパに適用した実施例である。負荷１７に出力された電圧と参照電圧１９の差分電圧をエラー増幅回路１３により増幅し、その差分電圧をΔΣ変調器５に入力する経路及びΔΣ変調器５で変調した信号をゲートドライバ回路６に入力し、そのゲートドライバ回路６の出力信号でパワースイッチ素子７を駆動し、そのパワースイッチ素子７の出力電圧を減衰器１１及びリミッタ回路１２を介しΔΣ変調器５にフィードバックさせる経路を持つ構成を有する。
【００２７】
電源入力はアナログ信号で、例えば直流の電圧を入力するとパワースイッチ素子７の出力は電力増幅された直流電圧を得ることができる。すなわち出力電圧に応じたスイッチング電源として駆動させることが可能である。変調後の信号は2値化しているため集積回路として構成が容易であり小型なスイッチング電源を提供することができる。
【００２８】
この様にパワースイッチ素子７で発生する不用な発振信号をリミッタ回路１２で除去してΔΣ変調器５にフィードバックすることにより、図２に示す様にΔΣ変調器出力に余計なパルスを発生させることなく、スイッチング損失の低減が可能である。
【００２９】
図６では特に降圧チョッパについて述べているが、同様の方法を用いて昇圧チョッパや極性反転チョッパにも適用できることは明らかである。
【００３０】
請求項２に記載のスイッチング信号制御回路は、図４に示すようにリミッタ回路１２として比較器２１を用いて参照電圧１９とパワースイッチ素子７出力を減衰器１１に通した電圧を比較してパワースイッチ素子７で発生する発振信号を除去する方法であり、加算器２出力に接続された積分器３を少なくとも一つ持ち、少なくとも一つの積分器３出力に接続された量子化器４を持ち、ΔΣ変調を実現する。
【００３１】
さらに、この加算器２出力に接続された積分器３を直列に２個以上、もしくはこの加算器２出力に接続された積分器３を並列に２個以上備えることで前者はサンプリングの精度を高め、後者は並列に出力を備えることが可能であり、小型化された集積回路に高精度、多出力のスイッチング電源を提供することが可能である。
【００３２】
請求項３のスイッチング信号制御回路は、図５に示すように減衰器１１と加算器２間に接続されたツェナーダイオード２０と抵抗１８で構成された回路によりパワースイッチ素子７で発生する不用な発振信号を除去して、加算器２入力にフィードバック経路を持つことを特徴とするスイッチング信号制御回路であり、パワースイッチ素子７で生じた歪みを除去するために必要である。
【００３３】
【発明の効果】
ΔΣ変調器５を用いたスイッチング電源において、パワースイッチ素子７の出力信号をΔΣ変調器５にリミッタ回路１２を通してフィードバックさせることにより、不用なスイッチング回数の増加を防止でき、特に高いスイッチング周波数で発振することなく安定した制御で定電圧出力を可能とするスイッチング電源を提供できる。
【００３４】
さらに、パワースイッチ素子７出力の一定値以下の発振信号を除去しているため、特に電源出力が低出力の場合、スイッチング損失が少なく、高効率のスイッチング電源を供給できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す実施例のブロック図である。
【図２】本発明の変調器入力と出力の信号波形である。
【図３】従来方式の変調器入力と出力の信号波形である。
【図４】本発明のリミッタを比較器で行う実施例である。
【図５】本発明のリミッタをツェナーダイオードで行う実施例である。
【図６】本発明を降圧チョッパに適用したブロック図である。
【図７】従来方式のΔΣ変調器を降圧チョッパに適用したブロック図である。
【図８】従来方式のΔΣ変調器を用いた制御回路のブロック図である。
【符号の説明】
1.入力信号
2.加算器
3.積分器
4.量子化器
5.ΔΣ変調器
6.ゲートドライバ回路
7.パワースイッチ素子
8.出力
9.フィードバック
10.周波数信号
11.減衰器
12.リミッタ回路
13.エラー増幅回路
14.ダイオード
15.コンデンサ
16.インダクタンス
17.負荷
18.抵抗
19.参照電圧
20.ツェナーダイオード
21.比較器
【発明の属する分野】
本発明は、ΔΣ変調器を利用したスイッチング電源において、パワースイッチ素子の出力信号を、一定値以下の発振信号を除去しフィードバックさせるスイッチング信号制御回路に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源としてＰＷＭ（パルス幅変調）型スイッチング電源がある。これは定電圧制御を行うために電源の出力電圧に応答してパルス幅を調整する制御回路方式のスイッチング電源である。
【０００３】
アナログ入力信号をPWM発振器によりゲート信号を発生させ、ゲートドライバ回路によりパワースイッチ素子を駆動する方式で電圧を整流平滑し直流電力を得る方式であった。しかし、この方法では特に高いスイッチング周波数で駆動させる場合、制御が不安定になり、発振し易い問題があった。
【０００４】
さらにPWM方式はスイッチング駆動電圧が一定の周波数で印加されるためスイッチング電源が軽負荷時ではスイッチングによる損失が大きくなり、電源効率を低下させる原因となっていた。
【０００５】
以上の問題を改善するため、PWM発振器の代わりにアナログ入力信号もしくは多ビットデジタル入力信号を積分器で積分し、これを量子化して1ビット出力信号とするΔΣ変調器を用いてパワースイッチ素子にゲートドライブ信号を出力することで、パワースイッチ素子を駆動し電力を増幅させることが可能で、入力信号を直流とすると電力増幅された直流出力のスイッチング電源を提供できるが、以下の問題点があった。
【０００６】
ΔΣ変調器を用いる場合には量子化器の出力信号をΔΣ変調器にフィードバックさせる方法が一般的であるが、量子化器の出力後段に接続されるゲートドライバ回路、パワースイッチ素子で発生する歪みを除去することができず、ΔΣ変調器の入出力の直線性を悪化させている状況にあった。
【０００７】
スイッチング電源制御として用いた場合は、この生じた歪みにより、特に高周波で動作させた場合、制御が不安定になり、発振し易い問題があった。
【０００８】
また、特開２０００−３０７３５９号にあるようにΔΣ変調を用いるスイッチング増幅器のようにアナログ信号を入力してパワースイッチ素子の出力信号をΔΣ変調器にフィードバックし直線性を改善する方法がある。
【０００９】
図７に前記スイッチング素子の出力信号をフィードバックさせるΔΣ変調器を降圧チョッパに適用したスイッチング電源を示し、図８はそのΔΣ変調器のブロック図であるが、スイッチング電源制御としてこの方式を用いた場合に、以下の問題点があった。
【００１０】
スイッチング電源の出力電流が小さい場合に、電源回路内にあるインダクタに流れる電流が不連続になる不連続領域がある。この不連続領域でインダクタに流れる電流が０になると、電源回路内の容量成分とインダクタ成分により発振現象が起こる。よってパワースイッチ素子の出力信号は発振波形を付加した出力信号になる。
【００１１】
また、パワースイッチ素子の出力信号をΔΣ変調器に入力し、ΔΣ変調器の出力信号でパワースイッチを制御するのだが、図３に示すようにパワースイッチ素子の出力信号に発振波形を付加された信号がΔΣ変調器に入力されると、変調器は不用な発振波形も積分、量子化し変調器の出力に不用なパルスを発生するため、余計にスイッチング回数を増加させ、パワースイッチ素子を制御することになる。
【００１２】
従って、図８に示すようにパワースイッチ素子出力信号を直接ΔΣ変調器にフィードバックする方法において、パワースイッチ素子で発生する不用な発振信号も変調器にフィードバックされ、ΔΣ変調出力のスイッチング回数を著しく増加させるため、その結果、スイッチング損失が増加し、電源効率を低下させる問題点があった。
【００１３】
すなわち、従来のゲート制御方法は、ゲートドライバ回路やパワースイッチ素子等で発生する歪みが除去できないために直流伝送特性の直線性が悪く、その結果、制御が不安定で、発振が起こり易くなっている。また、変調器の直線性を改善するためにパワースイッチ素子後段から変調器にフィードバック経路を持つΔΣ変調を用いた方法では、電流不連続時のパワースイッチ素子出力の発振現象により、電源効率が低下してしまう。
【００１４】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を鑑みてなされたもので、その目的は、ΔΣ変調器を用いたスイッチング電源において、パワースイッチ素子の発振による余分なスイッチング回数の増加を抑えて高い周波数で発振することなく、安定して高効率なスイッチング電源とするスイッチング信号制御方法を提供する。
【００１５】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項記載の発明は、アナログ入力信号もしくは多ビットデジタル信号をΔΣ変調器に入力し、その変調信号をゲートドライバ回路でパワースイッチ素子を駆動するに十分な電圧増幅と電流増幅のどちらか一方、もしくは電圧増幅と電流増幅両方を行い、その信号でパワースイッチ素子をスイッチングさせるスイッチング電源において、前記パワースイッチ素子の出力をリミッタ回路入力に接続し、前記リミッタ回路出力をΔΣ変調器にフィードバックさせることを特徴とする。
【００１６】
ΔΣ変調器は少なくとも１つの加算器、積分器、量子化器、ゲートドライバ回路から構成され、ゲートドライバ回路出力に接続されているパワースイッチ素子の出力から少なくとも１つの加算器入力にフィードバック経路を持っており、加算器の出力には少なくとも１つの積分器が接続されており、その積分器出力の少なくとも一つが量子化器に接続されている。
【００１７】
ΔΣ変調器の入力となる加算器とその加算器出力に接続されている積分器はアナログ信号のような連続時間信号を変調器に入力する場合にはアナログ加算器とアナログ積分器を使用し、多ビットデジタル信号のような離散時間信号を変調器に入力する場合にはデジタル加算器とデジタル積分器を使用できる。
【００１８】
量子化器は離散時間信号にサンプリングを行う量子化器で、その量子化器の出力信号を受け、パワースイッチ素子を駆動するに足りる電流、電圧を供給するゲートドライバ回路の入力に接続されている。
【００１９】
フィードバック経路はパワースイッチ素子の出力信号をΔΣ変調器入力信号レベルに適合させる減衰器を含んでいる。ただし、パワースイッチ素子の出力信号レベルとΔΣ変調器入力のそれがはじめから適合し減衰器が必要ない場合でも、減衰率０の減衰器が含まれていると考えられることは言うまでもない。
【００２０】
ゲートドライバ回路出力に接続するパワースイッチ素子の出力からリミッタ回路を通して変調器入力にフィードバック経路を持っているため、パワースイッチ素子で発生する不用な発振信号が取り除かれ、量子化器の出力信号に不用なパルスの発生を招くことがなくなり、パワースイッチ素子のスイッチング回数の増加を防止することができる。
【００２１】
パワースイッチ素子の出力から不用な発振信号を除去して直接ΔΣ変調器にフィードバックさせることをスイッチング電源に適用した場合、スイッチング損失を極めて減少させることができる。
【００２２】
アナログ入力信号を直流電圧とすることで出力は直流電力に増幅され、直流のスイッチング電源としての機能を果たせることは明白であるが、パワースイッチ素子の出力に整流平滑回路を入れ、ΔΣ変調型チョッパ電源として構成することも可能である。
【００２３】
【発明の実施の形態】
以下、添付図面を用いて本発明に係るスイッチング信号制御回路の実施形態を説明する。なお、図面の説明において同一部材には同じ符号を付し、重複する説明は省略する。
【００２４】
図１は本発明の実施形態を示しており、図１はそのブロック図である。この回路図において入力信号１は加算器２に入力され、前記加算器２の出力は積分器３を通して量子化器４に入力され、前記量子化器４の出力信号は周波数信号に同期した１ビットのデジタル信号に変換され、その信号がゲートドライバ回路６で電圧/電流増幅されパワースイッチ素子７に供給される。前記パワースイッチ素子７の出力は減衰器１１及びリミッタ回路１２を通り加算器２入力にフィードバックされる経路を有する。
【００２５】
パワースイッチ素子７の出力信号を直接ΔΣ変調器にフィードバックする従来法と比べ、本発明のようにリミッタ回路１２を通してフィードバックする方法は、パワースイッチ素子７で発生する不用な発振信号を除去してフィードバックするために、図２に示すようにΔΣ変調器の出力であらたにパルスを発生しない。
【００２６】
図６は本発明をΔΣ変調型降圧チョッパに適用した実施例である。負荷１７に出力された電圧と参照電圧１９の差分電圧をエラー増幅回路１３により増幅し、その差分電圧をΔΣ変調器５に入力する経路及びΔΣ変調器５で変調した信号をゲートドライバ回路６に入力し、そのゲートドライバ回路６の出力信号でパワースイッチ素子７を駆動し、そのパワースイッチ素子７の出力電圧を減衰器１１及びリミッタ回路１２を介しΔΣ変調器５にフィードバックさせる経路を持つ構成を有する。
【００２７】
電源入力はアナログ信号で、例えば直流の電圧を入力するとパワースイッチ素子７の出力は電力増幅された直流電圧を得ることができる。すなわち出力電圧に応じたスイッチング電源として駆動させることが可能である。変調後の信号は2値化しているため集積回路として構成が容易であり小型なスイッチング電源を提供することができる。
【００２８】
この様にパワースイッチ素子７で発生する不用な発振信号をリミッタ回路１２で除去してΔΣ変調器５にフィードバックすることにより、図２に示す様にΔΣ変調器出力に余計なパルスを発生させることなく、スイッチング損失の低減が可能である。
【００２９】
図６では特に降圧チョッパについて述べているが、同様の方法を用いて昇圧チョッパや極性反転チョッパにも適用できることは明らかである。
【００３０】
請求項２に記載のスイッチング信号制御回路は、図４に示すようにリミッタ回路１２として比較器２１を用いて参照電圧１９とパワースイッチ素子７出力を減衰器１１に通した電圧を比較してパワースイッチ素子７で発生する発振信号を除去する方法であり、加算器２出力に接続された積分器３を少なくとも一つ持ち、少なくとも一つの積分器３出力に接続された量子化器４を持ち、ΔΣ変調を実現する。
【００３１】
さらに、この加算器２出力に接続された積分器３を直列に２個以上、もしくはこの加算器２出力に接続された積分器３を並列に２個以上備えることで前者はサンプリングの精度を高め、後者は並列に出力を備えることが可能であり、小型化された集積回路に高精度、多出力のスイッチング電源を提供することが可能である。
【００３２】
請求項３のスイッチング信号制御回路は、図５に示すように減衰器１１と加算器２間に接続されたツェナーダイオード２０と抵抗１８で構成された回路によりパワースイッチ素子７で発生する不用な発振信号を除去して、加算器２入力にフィードバック経路を持つことを特徴とするスイッチング信号制御回路であり、パワースイッチ素子７で生じた歪みを除去するために必要である。
【００３３】
【発明の効果】
ΔΣ変調器５を用いたスイッチング電源において、パワースイッチ素子７の出力信号をΔΣ変調器５にリミッタ回路１２を通してフィードバックさせることにより、不用なスイッチング回数の増加を防止でき、特に高いスイッチング周波数で発振することなく安定した制御で定電圧出力を可能とするスイッチング電源を提供できる。
【００３４】
さらに、パワースイッチ素子７出力の一定値以下の発振信号を除去しているため、特に電源出力が低出力の場合、スイッチング損失が少なく、高効率のスイッチング電源を供給できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す実施例のブロック図である。
【図２】本発明の変調器入力と出力の信号波形である。
【図３】従来方式の変調器入力と出力の信号波形である。
【図４】本発明のリミッタを比較器で行う実施例である。
【図５】本発明のリミッタをツェナーダイオードで行う実施例である。
【図６】本発明を降圧チョッパに適用したブロック図である。
【図７】従来方式のΔΣ変調器を降圧チョッパに適用したブロック図である。
【図８】従来方式のΔΣ変調器を用いた制御回路のブロック図である。
【符号の説明】
1.入力信号
2.加算器
3.積分器
4.量子化器
5.ΔΣ変調器
6.ゲートドライバ回路
7.パワースイッチ素子
8.出力
9.フィードバック
10.周波数信号
11.減衰器
12.リミッタ回路
13.エラー増幅回路
14.ダイオード
15.コンデンサ
16.インダクタンス
17.負荷
18.抵抗
19.参照電圧
20.ツェナーダイオード
21.比較器
Claims (3)
- アナログ信号もしくは多ビットデジタル信号をΔΣ変調し、その変調信号に応答してスイッチングさせるスイッチング電源において、パワースイッチ素子の出力信号を、一定値以下の電圧を除去するリミッタ回路を通して、ΔΣ変調器の加算器にフィードバックさせることを特徴とするスイッチング信号制御回路。
- 請求項１に記載のスイッチング信号制御回路において、ΔΣ変調器は少なくとも一つの加算器と積分器、量子化器、ゲートドライバ回路から構成され、ゲートドライバ回路の出力信号はパワースイッチ素子に入力され、パワースイッチ素子の出力信号は減衰器に入力され、基準電圧と比較する比較器で構成されたリミッタ回路を通して加算器にフィードバックしていることを特徴とするスイッチング信号制御回路。
- 請求項１に記載のスイッチング信号制御回路において、ΔΣ変調器は少なくとも一つの加算器と積分器、量子化器、ゲートドライバ回路から構成され、ゲートドライバ回路の出力信号はパワースイッチ素子に入力され、パワースイッチ素子の出力信号はツェナーダイオードで構成されたリミッタ回路を通して加算器にフィードバックしていることを特徴とするスイッチング信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098638A JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098638A JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300775A JP2002300775A (ja) | 2002-10-11 |
| JP4380933B2 true JP4380933B2 (ja) | 2009-12-09 |
Family
ID=18952275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098638A Expired - Lifetime JP4380933B2 (ja) | 2001-03-30 | 2001-03-30 | スイッチング信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380933B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4829622B2 (ja) * | 2005-02-17 | 2011-12-07 | キヤノン株式会社 | スイッチング電源、スイッチング電源を備えた電子機器、スイッチング電源を備えた記録装置 |
| JP2007180645A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
| JP2007180644A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | スイッチング増幅器 |
-
2001
- 2001-03-30 JP JP2001098638A patent/JP4380933B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002300775A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653960B2 (en) | Stabilized power supply using delta sigma modulator | |
| KR100604967B1 (ko) | 전력 증폭기 회로 | |
| US6489841B2 (en) | Class D audio amplifier | |
| US7612608B2 (en) | Sigma-delta based Class D audio or servo amplifier with load noise shaping | |
| JP3776752B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7180439B1 (en) | Multi-path digital power supply controller | |
| US7605653B2 (en) | Sigma-delta based class D audio power amplifier with high power efficiency | |
| US9806684B2 (en) | Method and apparatus for achieving very high-output signal swing from class-D amplifier | |
| US6842070B2 (en) | Multi-level Class-D amplifier by means of 2 physical layers | |
| EP1418667A1 (en) | Multi-level class-D amplifier by means of 3 physical levels | |
| US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
| US8299866B2 (en) | Method and device including signal processing for pulse width modulation | |
| GB2496664A (en) | A digital offset-cancelling loop for a class-D amplifier | |
| US6420930B1 (en) | Class D audio amplifier | |
| JP4380933B2 (ja) | スイッチング信号制御回路 | |
| US6831509B2 (en) | Switching amplification apparatus | |
| JP2004128662A (ja) | デジタルアンプ | |
| JP3776738B2 (ja) | スイッチング信号生成器 | |
| JP2003079135A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002300772A (ja) | スイッチング電源 | |
| JP2003204229A (ja) | デジタルスイッチングアンプ | |
| US10673392B2 (en) | Digital amplifier and output device | |
| JPH06225527A (ja) | 電力制御装置 | |
| JP2007180644A (ja) | スイッチング増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |