JP2006229473A

JP2006229473A - 撮像装置及びその制御方法

Info

Publication number: JP2006229473A
Application number: JP2005039522A
Authority: JP
Inventors: Mineo Uchida; 峰雄内田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-02-16
Filing date: 2005-02-16
Publication date: 2006-08-31
Anticipated expiration: 2025-02-16
Also published as: JP4612848B2

Abstract

【課題】撮像素子の読み出し速度をできるだけ落とさずに、温度・蓄積時間等の条件の変化にも対応した適切なオフセット補正をリアルタイムで行えるようにすること。
【解決手段】２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含む撮像素子と、撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置において、第１領域の画素信号を読み出しながら積分値を算出し（Ｓ３０２〜Ｓ３０４）、第１領域の読み出し終了後に駆動信号を停止し（Ｓ３０５）、積分値に基づいてオフセット補正値を算出して（Ｓ３０６）記憶し（Ｓ３０７）、オフセット補正値の算出終了後に、駆動信号の発生を再開し（Ｓ３０８）、記憶したオフセット補正値を用いて、撮像素子から読み出される画素信号を補正する（Ｓ３０９）。
【選択図】図２

Description

本発明は、ＣＣＤやＣＭＯＳイメージセンサ等の撮像素子を用いた撮像装置及びその制御方法に関する。

従来、ＣＣＤやＣＭＯＳイメージセンサ等の撮像素子を使用したデジタルカメラやビデオカメラ等の撮像装置が普及している。

図６は、従来のデジタルカメラやデジタルビデオカメラの構成を示すブロック図で、１０１は撮像素子であり、一般的にはＣＣＤまたはＣＭＯＳセンサが使用される。１０２は撮像素子１０１からのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。１０３はＤＳＰ（DigitalSignalProseccer）であり、Ａ／Ｄ変換器１０２からのデータに対して各種補正処理及び現像処理を行う。またＤＳＰ１０３では、ＲＯＭ１０６、ＲＡＭ１０７等の各種メモリの制御、記録媒体１０８への画像データの書き込み処理が行われる。

１０４は、撮像素子１０１、Ａ／Ｄ変換器１０２、ＤＳＰ１０３にクロック信号や制御信号を供給するタイミング発生回路であり、ＣＰＵ１０５により制御される。１０５はＤＳＰ１０３、タイミング発生回路１０４の制御、及び測光、測距など不図示の各部を使ったカメラ機能の制御を行うＣＰＵである。後述するスイッチ１０９〜１１１、モードダイアル１１２が接続され、それぞれの状態に応じた処理を実行する。

１０６はＣＰＵ１０５で実行されるカメラの制御プログラムやＤＳＰ１０３で用いる各種補正データを記憶するＲＯＭ、１０７はＤＳＰ１０３で処理される画像データや補正データを一時的に記憶するＲＡＭである。ＲＡＭ１０７はＲＯＭ１０６より高速のアクセスが可能である。１０８は撮影された画像を保存するコンパクトフラッシュ(登録商標)カード等の記録媒体であり、不図示のコネクタを介してカメラと接続される。

１０９はカメラを起動させるための電源スイッチ（ＳＷ）、１１０は、不図示のシャッターボタンの第１の所定動作（例えば半押し）によりＯＮとなり、測光処理、測距処理等の動作開始を指示するシャッタースイッチＳＷ１、１１１は、不図示のシャッターボタンの第２の所定動作（例えば全押し）によりＯＮとなり、不図示のミラー及びシャッターを駆動し、撮像素子１０１から読み出した信号をＡ／Ｄ変換器１０２、ＤＳＰ１０３を介して記録媒体１０８に書き込む一連の撮像動作の開始を指示するシャッタースイッチＳＷ２である。

図７は、図６に示す構成を有する撮像装置の制御を示したフローチャートである。まず、ステップＳ１０１でカメラを起動する電源ＳＷ１０９がＯＮされているか否か判定し、ＯＦＦならステップＳ１０１を繰り返す。ここで電源ＳＷ１０９がＯＮされていれば、ステップＳ１０２でモードダイアル１１２が撮影モードに設定されているか否かを判別する。その他のモードに設定されていればステップＳ１０３で選択されているモードに応じた処理を行ってからステップＳ１０１へ戻り、撮影モードに設定されていればステップＳ１０４へ進む。

ステップＳ１０４では、シャッタースイッチＳＷ１（１１０）がＯＮしているか否か判定する。ＳＷ１（１１０）がＯＦＦである場合、ステップＳ１０１に戻って、上述した処理を繰り返し、ＳＷ１（１１０）がＯＮである場合には、ステップＳ１０５に進む。

ステップＳ１０５では、不図示の測光制御部及び測距制御部を用いて、絞り値およびシャッター速度を決定する測光処理、撮影レンズ焦点を被写体に合わせる測距処理が行われる。

ステップＳ１０５の測光・測距処理が終了すると、続くステップＳ１０６でシャッタースイッチＳＷ２（１１１）の状態を判定する。ＳＷ２がＯＦＦである場合にはステップＳ１０４に戻って上述した処理を繰り返し、ＯＮである場合にはステップＳ１０７で撮影処理が実行される。なお、この撮影処理の詳細については後述する。

ステップＳ１０７の撮影処理が終了するとステップＳ１０８へ進み、撮影した画像データに対し、ＤＳＰ１０３で現像処理を行う。続いてステップＳ１０９で、現像処理の終了した画像データに対し圧縮処理を行って、圧縮した画像データをＲＡＭ１０７の空き領域に格納する。

ステップＳ１１０では、ＲＡＭ１０７に格納されている画像データを読み出して、記録媒体１０８への記録処理を実行する。記録処理終了後、ステップＳ１０１へ戻り、次の処理に備える。

次に、ステップＳ１０７で行われる撮影処理動作の詳細について図８を参照して説明する。

まずステップＳ２０１でミラーをミラーアップ位置に移動させ、ステップＳ２０２で、図７のステップＳ１０５の測光処理で得られた測光データに基づいて、所定の絞り値まで絞りを駆動する。ステップＳ２０３で撮像素子１０１の電荷クリア動作を行い、ステップＳ２０４で電荷蓄積を開始する。電荷蓄積開始後、ステップＳ２０５でシャッターを開き、撮像素子１０１の露光を開始する（ステップＳ２０６）。

その後、ステップＳ２０７で測光データに従って露光終了まで待ち、ステップＳ２０８でシャッターを閉じる。ステップＳ３０９で開放の絞り値まで絞りを駆動し、ステップＳ２１０ではミラーダウン位置までミラーを駆動する。ステップＳ２１１では設定した電荷蓄積時間が経過するまで待ち、撮像素子１０１の電荷蓄積を終了する（ステップＳ２１２）。最後にステップＳ２１３で撮像素子１０１の信号が読み出され、一連の処理を終了してメインの処理へ復帰する。

以上が一連のカメラ動作の説明である。

また、撮像素子を使用した撮像装置においては、信号の読出し時間を短縮し連写速度を上げるため、複数の読出しライン（チャンネル）を用いる方法が一般的に知られている。図９に撮像素子１０１を複数チャンネル（ここでは２チャンネル）で構成した例を示す。４０１ａ，４０１ｂ，４０３ａ，４０３ｂはいずれも撮像素子１０１を構成する画素であり、図のように格子状に配置されている。これらの画素には、それぞれＲ、Ｇ、Ｂいずれかの色フィルタが載っており、例えば、水平方向にＲＧを繰り返す行とＧＢを繰り返す行を垂直方向に交互に繰り返すように色フィルタが配置されている。４０２ａ，４０２ｂ，４０４ａ，４０４ｂはスイッチであり、各列の画素信号を読出しライン４０５ａ，４０５ｂに転送する。４０６ａ，４０６ｂは読出しライン４０５ａ，４０５ｂに転送された画素信号を増幅して出力するためのアンプである。

上記構成を有する撮像素子１０１では、画素信号の読出しは１行ずつ順に行われる。まず、スイッチ４０２ａ，４０２ｂがＯＮされ、画素４０１ａ、４０１ｂの信号が読出しライン４０５ａ，４０５ｂを介してアンプ４０６ａ，４０６ｂへそれぞれ転送される。続いてスイッチ４０４ａ，４０４ｂがＯＮされ、画素４０３ａ，４０３ｂの信号が読み出しライン４０５ａ，４０５ｂに転送され、先ほどと同様にアンプ４０６ａ，４０６ｂを通して出力される。このような繰り返しにより１行分の画素信号を読み出し終えると、同様に次の行の信号を順に読みだす。

このように複数の読出しライン（チャンネル）を用いる場合には、チャンネル数分の画素を同時に読み出すことができるため、信号読出し時間を短縮し連写速度を上げることが可能となる。

また、上記撮像素子においては、暗電流成分を除去してダークオフセットレベルを所望の出力レベルに合わせ込むために、オフセットクランプ処理が行われるのが一般的である。このオフセットクランプ処理の回路は、センサ内部、或いは撮像素子の出力信号をアナログ−デジタル変換するＡ／Ｄ変換器などに設けられる。

上記のような複数チャンネル構成の撮像装置においては、回路オフセットの違いによってチャンネル毎にダークレベルが異なるチャンネル間オフセットが発生することがある。チャンネル間オフセットは、ノイズとして撮影画像の画質を劣化させると共に、ホワイトバランス演算を誤らせる原因ともなる。

こうした回路オフセット成分の除去と画素暗電流成分の除去を目的として、オフセットクランプ回路が設けられるものもある（例えば、特許文献１参照）。

この特許文献１では、ＯＢ部が撮像素子の有効画素部（撮影画像の画像信号として利用する画素の領域）の左右領域に設けられており、各ライン毎に取得したＯＢ部の画素値を用いて黒レベルの補正を行う。

特開２００２ー３３５４５４号公報

チャンネル間オフセットは、時間の経過とともに温度や蓄積時間等の条件の変化に伴って変化することもあるので、撮影した画像データ毎にオフセット補正値を算出して補正するのが望ましい。しかしながら、オフセット補正値の算出には時間がかかるため、撮影時にリアルタイムで補正を行うことが難しいという問題があった。

例えば、上述した特許文献１の構成では、各ライン毎にＯＢ部の画素値を用いてオフセット補正値を算出するため、補正値の算出速度が撮像素子の読み出し速度と比較して遅い撮像装置では、撮像素子の読み出し速度を算出速度に合わせて遅くしなければならず、撮像素子の読み出し速度を十分に生かすことができない。

また、撮像素子から読み出した画素信号を、オフセット補正せずにＯＢ部の信号も含めて一旦ＲＡＭ１０７に書き込み、書き込んだ画素信号を再度読み出してオフセット補正する方法も考えられるが、この方法では、撮像素子の読み出し速度を上げることはできるものの、画素信号の書き込み及び読み込みに時間がかかるため、スループットにかかる時間は長くなってしまう。また、オフセット補正処理にかかる時間を短縮するために、過去に算出したオフセット補正値を用いて補正した場合には、温度変化、ノイズ、撮像素子の欠陥画素等の影響を受け、チャンネル間オフセットが発生してしまうことがある。

本発明は上記問題点を鑑みてなされたものであり、撮像素子の読み出し速度をできるだけ落とすこと無く、温度・蓄積時間等の条件の変化にも対応した適切なオフセット補正をリアルタイムで行えるようにすることを目的とする。

上記目的を達成するために、本発明の撮像装置は、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含む撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、前記第１領域の画素信号の積分値を算出する積分値算出手段と、前記積分値に基づいてオフセット補正値を算出するオフセット補正値演算手段と、前記オフセット補正値を記憶するオフセット補正値記憶手段と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段とを有する。

また、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含む撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の本発明の制御方法は、前記第１領域の画素信号を読み出しながら積分値を算出する積分値算出工程と、前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、前記積分値に基づいてオフセット補正値を算出するオフセット補正値演算工程と、前記オフセット補正値を記憶するオフセット補正値記憶工程と、前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程とを有する。

また、別の構成によれば、本発明の撮像装置は、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、同時に複数の画素信号を読み出し可能な複数の読み出しチャンネルを有する撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、前記複数の読み出しチャンネル毎に、前記第１領域の画素信号の積分値を算出する複数の積分値算出手段と、前記積分値に基づいて前記複数の読み出しチャンネル間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算手段と、前記オフセット補正値を記憶するオフセット補正値記憶手段と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段とを有する。

また、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、同時に複数の画素信号を読み出し可能な複数の読み出しチャンネルを有する撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の本発明の制御方法は、前記複数の読み出しチャンネル毎に、前記第１領域の画素信号を読み出しながら積分値を算出する複数の積分値算出工程と、前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、前記積分値に基づいて前記複数の読み出しチャンネル間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算工程と、前記オフセット補正値を記憶するオフセット補正値記憶構成と、前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程とを有する。

更に別の構成によれば、本発明の撮像装置は、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、複数色のカラーフィルタにより覆われた撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、前記複数色のカラーフィルタの各色に対応する画素信号毎に、前記第１領域の画素信号の積分値を算出する複数の積分値算出手段と、前記積分値に基づいて前記各色間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算手段と、前記オフセット補正値を記憶するオフセット補正値記憶手段と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段とを有する。

また、２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、複数色のカラーフィルタにより覆われた撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の本発明の制御方法は、前記複数色のカラーフィルタの各色に対応する画素信号毎に、前記第１領域の画素信号を読み出しながら積分値を算出する複数の積分値算出工程と、前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、前記積分値に基づいて前記各色間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算工程と、前記オフセット補正値を記憶するオフセット補正値記憶工程と、前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程とを有する。

本発明によれば、撮像素子の読み出し速度をできるだけ落とすこと無く、温度・蓄積時間等の条件の変化にも対応した適切なオフセット補正をリアルタイムで行うことができる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態における撮像装置の構成を示すブロック図である。なお、図６と同様の構成には同じ参照番号を付し、説明を省略する。図１において、５０８はＯＢ部積分回路であり、Ａ／Ｄ変換器１０２を介して撮像素子１０１から読み出される画素信号のうち、画素の遮光された部分（ＯｐｔｉｃａｌＢｌａｃｋ、以下、「ＯＢ部」と呼ぶ。）の画素信号を積分する。また５０９はＤＳＰ１０３のオフセット補正部であり、減算器５１０及び補正値を保持するＲＡＭ５１１により構成される。オフセット補正部５０９を通った信号は、画像データの一時記憶用のＲＡＭ１０７に書き込まれる。

上記構成を有する本第１の実施形態の撮像装置の基本動作は、図７及び図８を参照して説明したものと同様であるが、図８のステップＳ２１３で行われる撮像信号読み出し処理に特徴があるため、以下、その具体的な動作を図２のフローチャートを参照して説明する。

図８のステップＳ２１２までの動作で撮像素子１０１への電荷蓄積が終了すると、まずステップＳ３０１において、撮像素子１０１から画素信号を読み出すための駆動信号の出力を開始する。図３は、撮像素子１０１の画素領域を示した概念図であり、読み出しは撮像素子１０１の上側から１行ずつ行われる。この時点では、オフセット補正部５０９を通ってＲＡＭ１０７に書き込まれる画像データはオフセット成分を含んでいる。

読み出しが図３に示す積分開始行まで達すると、ステップＳ３０２でＯＢ部の所定領域の信号の積分を開始する。この積分動作はＤＳＰ１０３のＯＢ部積分回路５０８を用いて行われる。また、積分領域はレジスタ設定により予め設定しておくことができる。

続くステップＳ３０３では積分領域の画素信号が全て読み出されるまで動作を継続し、読み出しが積分領域の終了行に達し、積分領域が全て読み出されたら、ステップＳ３０４で積分動作を終了する。

積分終了後、ステップＳ３０５で撮像素子１０１の駆動信号を停止し、読み出し動作を中断する。読み出し中断後、ステップＳ３０６でＤＳＰ１０３はＯＢ部積分回路５０８の積分結果からオフセット補正値の演算を行う。この補正値演算としては、例えば、積分結果からＯＢ部の平均値を算出し、平均値と所望のダークレベルとの差分を取るといった方法が考えられる。勿論、本発明がオフセット補正値演算方法により制限されるものではないことは言うまでもなく、撮像装置の構成に適した方法によりオフセット補正値を算出すれば良い。

オフセット補正値を算出したら、ステップＳ３０７において、算出した補正値をオフセット補正部５０９のＲＡＭ５１１に設定し、続いてステップＳ３０８で駆動信号出力を再開し、撮像素子１０１の開口部（露光領域）を含む残り部分の読み出しを行う。ステップＳ３０８の読み出し再開以降に読み出される画素信号からは、ＲＡＭ５１１に設定されたオフセット補正値を用いて減算器５１０によりでオフセット成分が除去され、ＲＡＭ１０７に書き込まれることになる。

そしてステップＳ３０９にて撮像素子１０１の最終行まで駆動信号の出力を行い、撮像信号の読み出しを終了する。

図４は上述した撮像装置の読み出し動作のタイミングチャートである。

垂直同期信号、水平同期信号はＤＳＰ１０３からタイミング発生回路１０４に与えられる信号である。垂直同期信号は１画面の読み出し開始を指示し、水平同期信号は１行単位の時間を表す。

垂直シフトレジスタ駆動信号は撮像素子１０１の選択行を切り換えていくための垂直シフトレジスタを駆動する信号であり、水平同期信号に基づいてタイミング発生回路１０４にて生成される。また、水平シフトレジスタ駆動信号は撮像素子１０１の各行を読み出す際に選択列を切り換えていくための水平シフトレジスタの駆動信号であり、水平同期信号に基づいてタイミング発生回路１０４にて生成される。

図４に示すように、t１において図２のステップＳ３０４の読み出し開始と共にＤＳＰ１０３は垂直同期信号を出力すると共に、水平同期信号を一定周期で出力し始める。タイミング発生回路１０４は、水平同期信号に基づいて垂直、水平シフトレジスタ駆動信号を出力する。タイミング発生回路１０４は、t２で積分開始行に達した後も、垂直、水平シフトレジスタ駆動信号を出力し続ける。t３で読み出し動作が積分終了行に達すると、オフセット補正値演算が行われて読み出しが再開されるまでの間（図２のステップＳ３０６に対応）、ＤＳＰ１０３は水平同期信号の出力を停止する（図２のステップＳ３０５に対応）。これによって、タイミング発生回路１０４での垂直、水平シフトレジスタ駆動信号の出力も停止し、読み出し動作は中断される。なお、ここでは垂直、水平シフトレジスタ駆動信号を例にとって説明しているが、タイミング発生回路１０４が生成するその他の撮像素子駆動信号も当然停止される。

t４でオフセット補正値の設定が終了すると（図２のステップＳ３０７に対応）、ＤＳＰ１０３から再び水平同期信号が出力され、読み出し動作が再開される（図２のステップＳ３０８に対応）。上述したように、これ以降に読み出される画素信号に対しては、設定したオフセット補正値によるオフセット補正が行われる。

このように、本第１の実施形態によれば、撮像素子の開口部の画素信号を読み出す前に、一旦読み出しを中断してオフセット補正値の算出を行い、得られたオフセット補正値を用いて引き続き読み出された有効画像領域（開口部）の画素信号をリアルタイムで処理するため、従来のようなオフセット補正をせずに一旦ＲＡＭ１０７に書き込んだ画像データをオフセット補正のために再度読み出して補正する場合と比べて、撮像素子の読み込みからオフセット補正終了までの時間を短縮することが可能となる。

また、撮影した画像と同じタイミングで得たオフセット補正値を用いることができるため、過去に算出したオフセット補正値を用いて補正する場合と比べて、温度・蓄積時間等の条件の変化にも対応したより正確なオフセット補正を行うことが可能となる。

更に、オフセット補正をしない場合と比べても、オフセット補正値演算に要する時間のみが延びるだけで済むため、撮像素子の読み込み速度を最大限に生かしつつ高速にオフセット補正を行うことができ、連写撮影を行う場合にも、連写速度にほとんど影響を与えずに済む。

なお、上述した本実施の形態では、積分領域の読み出しが終了した時点で、一旦撮像素子１０１の読み出しを中断する場合について説明したが、オフセット補正値の演算を開始した後も水平同期信号の出力を続けて残りのＯＢ部の読み出しを行い、図３の開口部（露光領域）に達した時点でオフセット補正値の演算が続いていた場合に、水平同期信号の出力を停止する構成としても良い。

また、撮像素子１０１がＣＭＯＳセンサであって、読み出し行を任意に選択できる構成を有する場合、まず図３の積分領域のみを読み出してオフセット補正値の演算を行い、オフセット補正値取得後に図３の開口部からすぐに読み出しを開始するようにしてもよい。

また、水平同期信号を停止せず、タイミング発生回路１０４において垂直、水平シフトレジスタ駆動信号を始めとする撮像素子１０１の駆動信号を停止する構成としてもよい。この場合、ＤＳＰ１０３或いはＣＰＵ１０５から、タイミング発生回路１０４にオフセット補正値の演算開始及び設定完了を知らせる信号を与える構成となる。

また、オフセット補正値設定完了の信号を用いずに、オフセット補正値を演算するのに十分な駆動信号停止期間をタイミング発生回路１０４のレジスタ設定によって定める構成としてもよい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

本第２の実施形態では、図９に示すような２チャンネル読み出しの撮像素子を撮像素子１０１として用いる。その場合の撮像装置を図５に示す。図５に示すように、本第２の実施形態では、図１に示すＯＢ部積分回路５０８及びオフセット補正部５０９を２系統分設け、各チャンネルのＯＢ部の平均値がそれぞれ所望のダークレベルとなるようなオフセット補正値を設定する。なお、図１と同様の構成には同じ参照番号を付しており、チャンネル１に対応する構成には、図１に示す参照番号の後ろに「−１」を、チャンネル２に対応する構成には「−２」を付加している。

図２に示す構成を有する本第２の実施形態の撮像装置の動作は、上記第１の実施形態で図２を参照して説明した処理がチャンネル１、２毎に行われる点を除いて、上記第１の実施形態と同様である。

なお、オフセット補正値は、チャンネル１、２それぞれについて算出しなくても良く、例えば、一方のチャンネルを他方のチャンネルに合わせるように、一方のチャンネルのオフセット補正値を算出し、オフセット補正を行うようにしても良い。

また、上記第２の実施形態では２チャンネル読み出し構成について説明したが、勿論３チャンネル以上の多チャンネル読み出しの場合も同様の処理を行うことができる。

また上記第２の実施形態では、積分値算出及びオフセット補正をチャンネル毎に行っているが、これを色フィルタ毎に行う構成としてもよい。

上記のように本第２の実施形態によれば、多チャンネル読み出しの撮像素子を用いた場合に、高速且つ正確にチャンネル間のオフセット補正を行うことが可能となる。

本発明の第１の実施形態における撮像装置の概略構成を示すブロック図である。本発明の実施の形態における撮像素子からの撮像信号読み出し制御動作を示すフローチャートである。本発明の実施の形態における撮像素子の画素領域を模式的に表した図である。本発明の実施の形態における撮像素子からの撮像信号読み出しのタイミングチャートである。本発明の第２の実施形態における撮像装置の概略構成を示すブロック図である。従来のデジタルカメラの概略構成を示すブロック図である。従来のデジタルカメラの動作を示すフローチャートである。従来の撮像処理動作を示すフローチャートである。２チャンネル読み出し構成の撮像素子を模式的に表した図である。

符号の説明

１０１撮像素子
１０２Ａ／Ｄ変換器
１０３ＤＳＰ
１０４タイミング発生回路
１０５ＣＰＵ
１０６ＲＯＭ
１０７ＲＡＭ
１０８記録媒体
１０９電源スイッチ
１１０スイッチＳＷ１
１１１スイッチＳＷ２
１１２モードダイアル
５０８ＯＢ部積分回路
５０９オフセット補正部
５１０減算器
５１１ＲＡＭ

Claims

２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含む撮像素子と、
前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、
前記第１領域の画素信号の積分値を算出する積分値算出手段と、
前記積分値に基づいてオフセット補正値を算出するオフセット補正値演算手段と、
前記オフセット補正値を記憶するオフセット補正値記憶手段と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、
前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段と
を有することを特徴とする撮像装置。
２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、同時に複数の画素信号を読み出し可能な複数の読み出しチャンネルを有する撮像素子と、
前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、
前記複数の読み出しチャンネル毎に、前記第１領域の画素信号の積分値を算出する複数の積分値算出手段と、
前記積分値に基づいて前記複数の読み出しチャンネル間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算手段と、
前記オフセット補正値を記憶するオフセット補正値記憶手段と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、
前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段と
を有することを特徴とする撮像装置。
前記オフセット補正値演算手段は、前記複数の読み出しチャンネル毎にオフセット補正値を算出する複数の算出手段を有し、前記オフセット補正手段は、前記複数の読み出しチャンネル毎に画素信号を補正する複数の補正手段を有することを特徴とする請求項２に記載の撮像装置。
２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、複数色のカラーフィルタにより覆われた撮像素子と、
前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段と、
前記複数色のカラーフィルタの各色に対応する画素信号毎に、前記第１領域の画素信号の積分値を算出する複数の積分値算出手段と、
前記積分値に基づいて前記各色間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算手段と、
前記オフセット補正値を記憶するオフセット補正値記憶手段と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正手段と、
前記第１領域の読み出し終了後に前記駆動信号を停止し、前記オフセット補正値演算手段によるオフセット補正値の算出終了後に、前記駆動信号の発生を再開し、前記第２領域の画素信号を読み出すように前記駆動信号発生手段を制御する制御手段と
を有することを特徴とする撮像装置。
前記オフセット補正値演算手段は、前記複数色のカラーフィルタの各色毎にオフセット補正値を算出する複数の算出手段を有し、前記オフセット補正手段は、前記複数色のカラーフィルタの各色毎に画素信号を補正する複数の補正手段を有することを特徴とする請求項４に記載の撮像装置。
２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含む撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の制御方法であって、
前記第１領域の画素信号を読み出しながら積分値を算出する積分値算出工程と、
前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、
前記積分値に基づいてオフセット補正値を算出するオフセット補正値演算工程と、
前記オフセット補正値を記憶するオフセット補正値記憶工程と、
前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程と
を有することを特徴とする制御方法。
２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、同時に複数の画素信号を読み出し可能な複数の読み出しチャンネルを有する撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の制御方法であって、
前記複数の読み出しチャンネル毎に、前記第１領域の画素信号を読み出しながら積分値を算出する複数の積分値算出工程と、
前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、
前記積分値に基づいて前記複数の読み出しチャンネル間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算工程と、
前記オフセット補正値を記憶するオフセット補正値記憶構成と、
前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程と
を有することを特徴とする制御方法。
２次元に配列された複数の画素から構成され、遮光された第１領域と、露光される第２領域とを含み、複数色のカラーフィルタにより覆われた撮像素子と、前記撮像素子から画素信号を読み出すための駆動信号を発生する駆動信号発生手段とを有する撮像装置の制御方法であって、
前記複数色のカラーフィルタの各色に対応する画素信号毎に、前記第１領域の画素信号を読み出しながら積分値を算出する複数の積分値算出工程と、
前記第１領域の読み出し終了後に前記駆動信号を停止する駆動停止工程と、
前記積分値に基づいて前記各色間のオフセット差を補正するオフセット補正値を算出するオフセット補正値演算工程と、
前記オフセット補正値を記憶するオフセット補正値記憶工程と、
前記オフセット補正値演算工程におけるオフセット補正値の算出終了後に、前記駆動信号の発生を再開する駆動再開工程と、
前記記憶したオフセット補正値を用いて、前記撮像素子から読み出される画素信号を補正するオフセット補正工程と
を有することを特徴とする制御方法。