JP2008288689A - 固体撮像装置及びカメラ - Google Patents

Abstract

【課題】画素信号の読み出しの高速化を図りつつ、撮像画面に画像ノイズが現れることを抑制する
【解決手段】固体撮像装置は、第１の行の画素の画素信号を水平読出期間に列順に読み出すとともに第２の行の画素の画素信号を信号処理部に並列に保持させる。また固体撮像装置は、第２の行の画素の画素信号の保持動作に起因するノイズの発生が予測されているノイズ発生予測期間に、第１の行の画素の画素信号の列順の読み出しを待機させる。この例では４番目及び５番目の画素周期がノイズ発生予測期間のひとつである。４列目以降の画素信号の読み出しはノイズ発生予測期間が経過するまで待機されている。
【選択図】図２

Description

本発明は、デジタルカメラ等に用いられる固体撮像装置に関し、特に、MOS型の固体撮像装置において画像ノイズを抑制する技術に関する。

一般にMOS型の固体撮像装置は、水平ブランキング期間に行単位で並列に画素信号を行メモリに保持させ、引き続く水平読出期間に行メモリから画素信号を外部に順次読み出させる。１フレーム分の画素信号を読み出すには、フレームを構成する行数だけ上記動作を繰り返す必要がある。
現在、MOS型の固体撮像装置の応用範囲は拡大傾向にあり、通常のビデオカメラに比べてはるかに高いフレームレートで撮影する超高速度カメラへの応用も期待されている。フレームレートを高めるには、画素信号の読み出しに要する時間を短縮化する必要がある。そこで、特許文献１は、第１及び第２の行メモリを備え、水平読出期間に第１の行メモリから第１の行の画素信号を読み出させつつ、第２の行メモリに第２の行の画素信号を保持させる固体撮像装置を提案している。このようにすれば、第１の行の画素信号の読み出しが完了したときに即座に第２の行の画素信号の読み出しを開始することができ、水平ブランキング期間に相当する時間分だけ画素信号の読み出しに要する時間を短縮することができる。
特開2006-93816号公報

しかしながら、上記仕様の固体撮像装置では、第１の行に係る水平読出期間中に第２の行の画素信号を保持させるため、画素信号の保持動作に起因するノイズが第１の行の画素信号に混入する場合がある。このようなノイズは、水平読出期間毎に特定のタイミングで発生するため、撮像画面では縦線状あるいは縦帯状の画像ノイズとして顕著に現れてしまう（図２３、符号７１参照）。

そこで本発明は、上記課題に鑑み、画素信号の読み出しに要する時間を短縮しつつ、撮像画面に画像ノイズが現れることを抑制することができる固体撮像装置及びカメラを提供することを目的とする。

本発明に係る固体撮像装置は、マトリクス状に配列された複数の画素を含む画素群と、前記画素群に含まれる画素の画素信号を行単位でそれぞれ保持する第１及び第２の行メモリと、水平読出期間に、前記第１の行メモリに保持されている、第１の行に属する画素の画素信号を列順に読み出させる読出制御手段と、前記水平読出期間に、前記第２の行メモリに、第２の行に属する画素の画素信号を保持させる保持制御手段と、前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行に属する画素の画素信号の列順の読み出しを待機させる読出待機手段とを備える。

本発明に係るカメラは、マトリクス状に配列された複数の画素を含む画素群と、
前記画素群に含まれる画素の画素信号を行単位でそれぞれ保持する第１及び第２の行メモリと、水平読出期間に、前記第１の行メモリに保持されている、第１の行に属する画素の画素信号を列順に読み出させる読出制御手段と、前記水平読出期間に、前記第２の行メモリに、第２の行に属する画素の画素信号を保持させる保持制御手段と、前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行に属する画素の画素信号の列順の読み出しを待機させる読出待機手段と、前記読出制御手段により読み出された画素信号のうち、前記ノイズ発生予測期間に読み出された画素信号を破棄する破棄手段とを備える。

ここで「列順に」とは、各列に列番号が付されているとすれば「列番号の順番に」を意味するものとする。

上記構成によれば、水平読出期間のうちノイズ発生予測期間を除く期間に、第１の行に属する画素の画素信号の読み出しと、第２の行に属する画素の画素信号の保持とが並行して実施される。したがって、これらを並行して実施しない場合に比べて、画素信号の読み出しに要する時間が短縮される。またノイズ発生予測期間には画素信号の列順の読み出しは行われず、何らかの画素信号が読み出されたとしても、読み出された画素信号は破棄される。したがって、撮像画面を形成する画素信号にノイズが混入することが抑制され、その結果、縦線状あるいは縦帯状に現れる画像ノイズを抑制することができる。

また、前記読出制御手段は、順方向のシフト及び逆方向のシフトを実行可能なシフトレジスタに順方向のシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記読出待機手段は、前記ノイズ発生予測期間の半分の期間に前記シフトレジスタに逆方向のシフトを実行させ、前記ノイズ発生予測期間の残りの半分の期間に前記シフトレジスタに順方向のシフトを実行させることにより、前記ノイズ発生予測期間に前記第１の行に属する画素の画素信号の列順の読み出しを待機させることとしてもよい。

また、前記読出制御手段は、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタにシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記読出待機手段は、前記ノイズ発生予測期間に前記シフトレジスタにクロックパルスの供給を受けたままシフトを停止させることにより、前記第１の行に属する画素の画素信号の列順の読み出しを待機させることとしてもよい。

これらの構成により、シフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させることができる。読み出しの待機は、クロックパルスの供給を停止させてシフトレジスタの駆動自体を停止させることでも実施可能である。しかしながら、シフトレジスタの駆動を停止させた場合、駆動を再開するときに急激な負荷変動に伴う電源電圧の変動により、かえって再開直後にノイズを発生させてしまうおそれがある。上記構成によれば、シフトレジスタを駆動させたまま画素信号の列順の読み出しだけを待機させるので、そのような問題が起きるおそれがなく、画像ノイズの抑制効果を高めることができる。

また、前記読出制御手段は、前記シフトレジスタから出力された選択信号を前記第１の行メモリまで伝達させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、前記固体撮像装置は、さらに、前記ノイズ発生予測期間に、前記シフトレジスタから出力された選択信号を前記第１の行メモリに伝達させることを禁止する読出禁止手段を備えることとしてもよい。

上記構成によれば、ノイズ発生予測期間には、撮像画面を形成しない画素信号も読み出されることがない。したがって画素信号を読み出すための回路及び画像処理システムで消費される電力を低減させることができる。

本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像装置の概略構成を示す図である。
固体撮像装置１０は、画素群１１、負荷回路１２、行選択デコーダ１３、列選択デコーダ１４、信号処理部１５及び出力部１６を備える。

画素群１１は、マトリクス状に配列された複数の画素を含む。各画素は、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３を備える。トランジスタＴｒ１のゲートは行信号線１７ａに接続されており、トランジスタＴｒ２のゲートは行信号線１７ｂに接続されている。
実施の形態１では、主に列選択デコーダ１４と信号処理部１５との構成及び固体撮像装置１０の駆動方法に特徴を有する。これ以外については一般的な技術なので説明を省略する。

図２は、本発明の実施の形態１に係る画素信号の列順の読み出しの待機動作を示す図である。
図２の出力信号に表記された番号は列選択デコーダ１４により選択された列番号を表している。実施の形態１では、列選択デコーダ１４は、順方向及び逆方向にシフト可能なシフトレジスタを含み、反転走査パルスがローレベルであればシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルであればシフトレジスタを逆方向にシフトさせる。反転走査パルスは、原則、水平読出期間にローレベルになるように設計され、並列処理パルスに起因するノイズの発生が予測されているノイズ発生予測期間の前半期間には例外的にハイレベルになり、ノイズ発生予測期間の後半期間にローレベルになるように設計されている。このように反転走査パルスを設計することにより、水平読出期間に画素信号の列順の読み出しを実施し、ノイズ発生予測期間に画素信号の列順の読み出しを待機させることができる。

並列処理パルスとは、ある行の画素の画素信号を信号処理部１５に並列に保持させるために当該行の画素及び信号処理部１５に供給されるパルスをいう。具体的には、画素に供給される電子シャッタパルス、リセットパルス、読み出しパルスや、信号処理部１５に供給されるサンプルホールド（ＳＨ）パルス、クランプ（ＣＰ）パルス等をいう。
図２では、並列処理パルスの立上りに起因して４番目の画素周期から５番目の画素周期にかけてノイズが発生し、並列処理パルスの立下りに起因して９番目の画素周期から１０番目の画素周期にかけてノイズが発生する例を示している。画素周期とは水平読出期間に１画素の画素信号を読み出すのに要する期間をいう。図２の例では、４番目及び５番目の画素周期にそれぞれ２列目及び３列目の画素信号を再度読み出すことにより、４列目以降の画素信号の読み出しを待機させている。４列目以降の画素信号はノイズ発生予測期間経過後である６番目以降の画素周期に読み出される。同様に、９番目及び１０番目の画素周期にそれぞれ５列目及び６列目の画素信号を再度読み出すことにより、７列目以降の画素信号の読み出しを待機させている。７列目以降の画素信号はノイズ発生予測期間経過後である１１番目以降の画素周期に読み出される。

このように、画素信号の列順の読み出しは、水平読出期間のうちノイズ発生予測期間以外の期間に実施される。したがって撮像画面に画像ノイズが現れることを抑制することができる。
図３は、本発明の実施の形態１に係る信号処理部１５の構成を示す図である。
信号処理部１５は、列毎に共通の回路構成を有している。ひとつの列（例えば、第１列）に着目すると、ある行の画素の画素信号の読み出し動作と別の行の画素の画素信号の保持動作とを並行して実行できるように、列信号線１８は、ａ系統（トランジスタ６３１ａ、キャパシタ６４１ａ及びトランジスタ６５１ａを含む）とｂ系統（トランジスタ６３１ｂ、キャパシタ６４１ｂ及びトランジスタ６５１ｂを含む）とに分かれて水平信号線１９に接続されている。

ａ系統及びｂ系統に含まれる各キャパシタは、画素信号を保持するメモリとして機能する。またａ系統に含まれるキャパシタ（６４０ａ、６４１ａ、６４２ａ、６４３ａ等）により、ひとつの行メモリが構成され、ｂ系統に含まれるキャパシタ（６４０ｂ、６４１ｂ、６４２ｂ、６４３ｂ等）により、べつの行メモリが構成される。
図４及び図５は、本発明の実施の形態１に係る列選択デコーダ１４の構成を示す図である。

列選択デコーダ１４は、列毎に共通の回路構成を有している。
ひとつの列（例えば、第１列）に着目すると、フリップフロップ１０１の入力端子（Ｄ）は、セレクタ１１１を介して、フリップフロップ１００の出力端子（Ｑ）及びフリップフロップ１０２の出力端子（Ｑ）に接続されている。フリップフロップ１０１の出力端子（Ａ）は、選択信号線２０を介して信号処理部１５に接続されている。フリップフロップ１０１のクロック端子（ＣＫ）にはクロックパルスが入力される。セレクタ１１１は、反転走査パルスがローレベルのときにフリップフロップ１００の出力信号をフリップフロップ１０１に入力させ、反転走査パルスがハイレベルのときにフリップフロップ１０２の出力信号をフリップフロップ１０１に入力させる。このような構成により、順方向及び逆方向にシフト可能なシフトレジスタが実現されている。

また、フリップフロップ１０１の出力端子（Ａ）と信号処理部１５とを接続する選択信号線２０は、ＡＮＤ回路１５１を含むａ系統とＡＮＤ回路１６１を含むｂ系統とに分かれている。ＡＮＤ回路１５１は、フリップフロップ１０１の出力信号Ａ１とｂ系統モード選択パルスとの論理積Ａａ１を出力する。出力された論理積Ａａ１は、信号処理部１５のトランジスタ６５１ａのゲートに入力される。またＡＮＤ回路１６１は、フリップフロップ１０１の出力信号Ａ１とａ系統モード選択パルスとの論理積Ａｂ１を出力する。出力された論理積Ａｂ１は、信号処理部１５のトランジスタ６５１ｂのゲートに入力される。

図６にフリップフロップの出力端子（Ｑ）の出力信号と出力端子（Ａ）の出力信号との関係を示す。
図３乃至図６に示す構成によれば、ａ系統モード選択パルスとｂ系統モード選択パルスとを、一方がローレベルのときに他方がハイレベルになるように設計することにより、ａ系統に画素信号の読み出し動作を実行させつつｂ系統に画素信号の保持動作を実行させ、逆に、ａ系統に画素信号の保持動作を実行させつつｂ系統に画素信号の読み出し動作を実行させることができる。

図７は、本発明の実施の形態１に係る列選択デコーダ１４の動作を示す図である。
列選択デコーダ１４は、データ入力（ＨＩＮパルス）をトリガとしてシフト動作を開始する。ａ系統モード選択パルスがローレベルでありｂ系統モード選択パルスがハイレベルのとき、ａ系統の行メモリから画素信号が読み出され、ｂ系統の行メモリに画素信号が行単位で保持される。また、ａ系統モード選択パルスがハイレベルでありｂ系統モード選択パルスがローレベルのとき、ａ系統の行メモリに画素信号が行単位で保持され、ｂ系統の行メモリから画素信号が読み出される。

また、図７に示すように列選択デコーダ１４は、反転走査パルスがローレベルのときにシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルのときにシフトレジスタを逆方向にシフトさせる。
ここでは、ＳＨパルス及びＣＰパルスの立下りに起因してノイズが発生する場合を例示している。反転走査パルスは、ＳＨパルス及びＣＰパルスの立下りに対応してハイレベルになるように設計されている。このように反転走査パルスを設計することにより、画素信号の列順の読み出しの待機を実現することができる。

図８は、本発明の実施の形態１に係るカメラの構成を示す図である。
カメラ５０は、固体撮像装置１０、画像処理部５１、タイミング制御部５２及びレンズ等の光学系５３を備える。タイミング制御部５２は固体撮像装置１０及び画像処理部５１に含まれている各々の機能部に制御信号を供給する。本実施の形態では図２に示すように、ノイズ発生予測期間には既に読み出された画素信号が再度読み出される（現実には、画素信号は破壊読み出しにより読み出されるので、再度読み出されたときと最初に読み出されたときとで信号レベルが異なる。）。画像処理部５１は、固体撮像装置１０から読み出された画素信号のうち、ノイズ発生予測期間に読み出された画素信号を破棄する。したがって、撮像画面に縦線状あるいは縦帯状の画像ノイズが生じることを抑制することができる。
（実施の形態２）
実施の形態２は、画素信号の列順の読み出しを実施の形態１とは異なる方式で待機させる。これ以外については実施の形態１と同様なので、説明を省略する。

図９は、本発明の実施の形態２に係る画素信号の列順の読み出しの待機動作を示す図である。
実施の形態２では、列選択デコーダ１４は、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタを含み、ループ走査パルスがローレベルであればシフトレジスタをシフトさせ、ループ走査パルスがハイレベルであればシフトレジスタのシフトを停止させる。反転走査パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このようにループ走査パルスを設計することにより、水平読出期間に画素信号の列順の読み出しを実施し、ノイズ発生予測期間に画素信号の列順の読み出しを待機させることができる。

図９では、並列処理パルスの立上りに起因して４番目の画素周期から５番目の画素周期にかけて画素信号にノイズが混入し、並列処理パルスの立下りに起因して９番目の画素周期から１０番目の画素周期にかけて画素信号にノイズが混入する例を示している。図９の例では、４番目及び５番目の画素周期に３列目の画素信号を読み出し続けることにより、４列目以降の画素信号の読み出しを待機させている。４列目以降の画素信号はノイズ発生予測期間経過後である６番目以降の画素周期に読み出される。同様に、９番目及び１０番目の画素周期に６列目の画素信号を読み出し続けることにより、７列目以降の画素信号の読み出しを待機させている。７列目以降の画素信号はノイズ発生予測期間経過後である１１番目以降の画素周期に読み出される。

このように、画素信号の列順の読み出しは、水平読出期間のうちノイズ発生予測期間以外の期間に実施される。したがって撮像画面に画像ノイズが現れることを抑制することができる。
図１０は、本発明の実施の形態２に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。

ひとつの列（例えば、第１列）に着目すると、フリップフロップ２０１の入力端子（Ｄ）は、セレクタ２１１を介して、フリップフロップ２００の出力端子（Ｑ）及びフリップフロップ２０１の出力端子（Ｑ）に接続されている。フリップフロップ２０１の出力端子（Ａ）は、選択信号線２０を介して信号処理部１５に接続されている。フリップフロップ２０１のクロック端子（ＣＫ）にはクロックパルスが入力される。セレクタ２１１は、ループ走査パルスがローレベルのときにフリップフロップ２００の出力信号をフリップフロップ２０１に入力させ、ループ走査パルスがハイレベルのときにフリップフロップ２０１の出力信号をフリップフロップ２０１に入力させる。このような構成により、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタが実現されている。

図１１は、本発明の実施の形態２に係る列選択デコーダ１４の動作を示す図である。
図１１に示すように列選択デコーダ１４は、ループ走査パルスがローレベルのときにシフトレジスタをシフトさせ、ループ走査パルスがハイレベルのときにシフトを停止させる。
ここでは、ＳＨパルス及びＣＰパルスの立下りに起因してノイズが発生する場合を例示している。ループ走査パルスは、ＳＨパルス及びＣＰパルスの立下りに対応してハイレベルになるように設計されている。このようにループ走査パルスを設計することにより、画素信号の列順の読み出しの待機を実現することができる。
（実施の形態３）
実施の形態３は、ノイズ発生予測期間に画素信号の読み出しを禁止することが実施の形態１と異なる。これ以外については実施の形態１と同様なので、説明を省略する。

図１２は、本発明の実施の形態３に係る画素信号の列順の読み出しの待機動作を示す図である。
実施の形態３では、列選択デコーダ１４は、出力禁止パルスがローレベルであれば画素信号を読み出し、出力禁止パルスがハイレベルであれば画素信号を読み出さない。出力禁止パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このように出力禁止パルスを設計することにより、ノイズ発生予測期間に画素信号の列順の読み出しを待機させるとともに撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。このようにノイズ発生予測期間に不要な画素信号が読み出されないようにすることで、画素信号を読み出すための回路及び画像処理システムの消費電力を低減させることができる。

図１３は、本発明の実施の形態３に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。
ひとつの列（例えば、第１列）に着目すれば、ＡＮＤ回路３５１及び３６１に出力禁止パルスの反転信号が入力される点が実施の形態１と異なる。すなわちＡＮＤ回路３５１は、フリップフロップ３０１の出力信号Ａ１とｂ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａａ１を出力する。ＡＮＤ回路３６１は、フリップフロップ３０１の出力信号Ａ１とａ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａｂ１を出力する。これ以外の構成については実施の形態１と同様である。

図１４は、本発明の実施の形態３に係る列選択デコーダ１４の動作を示す図である。
図１４に示すように、列選択デコーダ１４は、反転走査パルスがローレベルのときにシフトレジスタを順方向にシフトさせ、反転走査パルスがハイレベルのときにシフトレジスタを逆方向にシフトさせる。また列選択デコーダ１４は、出力禁止パルスがハイレベルのときにはシフトレジスタから出力された選択信号を信号処理部に伝達しない。これにより、ノイズ発生予測期間に撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。
（実施の形態４）
実施の形態４は、ノイズ発生予測期間に画素信号の読み出しを禁止することが実施の形態２と異なる。これ以外については実施の形態２と同様なので、説明を省略する。

図１５は、本発明の実施の形態４に係る画素信号の列順の読み出しの待機動作を示す図である。
実施の形態４では、列選択デコーダ１４は、出力禁止パルスがローレベルであれば画素信号を読み出し、出力禁止パルスがハイレベルであれば画素信号を読み出さない。出力禁止パルスは、原則、水平読出期間にローレベルになるように設計され、ノイズ発生予測期間に例外的にハイレベルになるように設計されている。このように出力禁止パルスを設計することにより、ノイズ発生予測期間に画素信号の列順の読み出しを待機させるとともに撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。このようにノイズ発生予測期間に不要な画素信号が読み出されないようにすることで、画素信号を読み出すための回路及び画像処理システムの消費電力を低減させることができる。

図１６は、本発明の実施の形態４に係る列選択デコーダ１４の構成を示す図である。
列選択デコーダ１４は、列毎に共通の回路構成を有している。
ひとつの列（例えば、第１列）に着目すれば、ＡＮＤ回路４５１及び４６１に出力禁止パルスの反転信号が入力される点が実施の形態２と異なる。すなわちＡＮＤ回路４５１は、フリップフロップ４０１の出力信号Ａ１とｂ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａａ１を出力する。ＡＮＤ回路４６１は、フリップフロップ４０１の出力信号Ａ１とａ系統モード選択パルスと出力禁止パルスの反転信号との論理積Ａｂ１を出力する。これ以外の構成については実施の形態２と同様である。

図１７は、本発明の実施の形態４に係る列選択デコーダ１４の動作を示す図である。
図１７に示すように、列選択デコーダ１４は、ループ走査パルスがローレベルのときにシフトレジスタをシフトさせ、ループ走査パルスがハイレベルのときにシフトレジスタにシフトを停止させる。また列選択デコーダ１４は、出力禁止パルスがハイレベルのときにはシフトレジスタから出力された選択信号を信号処理部に伝達しない。これにより、ノイズ発生予測期間に撮像画面を形成しない不要な画素信号が読み出されることを抑制することができる。

以上、本発明に係る固体撮像装置及びカメラについて、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）実施の形態では、ノイズ発生予測期間の長さを２画素周期として説明しているが、本発明はこれに限られない。ノイズ発生予測期間の長さは、ノイズ発生の原因や回路構成など、種々のパラメータにより異なるものと考えられる。したがって、ノイズ発生予測期間の長さに応じて反転走査パルスやループ走査パルスをハイレベルにする期間の長さを適宜設定することが望ましい（例えば、図１８及び図１９参照）。
（２）実施の形態では、画素の構成を具体的に示しているが、本発明はこれに限られない。例えば、図２０に示すように４つのトランジスタで構成することとしてもよいし、図２１に示すように１つのフローティングディフュージョンＦＤを２つのフォトダイオードＰＤで共用するように構成することとしてもよい。図２０の構成であれば、電源ＶＤＤを変調することもなく、トランジスタＴｒ４を制御することでラインセレクト（行選択）をすることができるので、固体撮像装置の駆動を単純化することができる。また図２１の構成であれば、フォトダイオードＰＤの数量の増加に伴い画素信号の数量が増加したとしても、画質の劣化を抑制することができる。
（３）実施の形態では、ノイズ発生予測期間にシフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させているが、本発明はこれに限られない。例えば、シフトレジスタの駆動をノイズ発生予測期間に停止させノイズ発生予測期間経過後に再開させてもよい。しかしながら、図２２に示すように、シフトレジスタの駆動を停止して再開する場合、急激な負荷変動に伴う電源電圧変動により、かえって再開直後にノイズを発生させてしまうおそれがある。このようなおそれがある場合には、実施の形態に示したようにシフトレジスタを駆動させたまま画素信号の列順の読み出しを待機させるのが望ましい。

本発明は、例えばデジタルカメラに適用可能である。

本発明の実施の形態１に係る固体撮像装置の概略構成を示す図である。 本発明の実施の形態１に係る画素信号の列順の読み出しの待機動作を示す図である。 本発明の実施の形態１に係る信号処理部１５の構成を示す図である。 本発明の実施の形態１に係る列選択デコーダ１４の構成を示す図である。 本発明の実施の形態１に係る列選択デコーダ１４の構成を示す図である。 フリップフロップの出力端子（Ｑ）の出力信号と出力端子（Ａ）の出力信号との関係を示す。 本発明の実施の形態１に係る列選択デコーダ１４の動作を示す図である。 本発明の実施の形態１に係るカメラの構成を示す図である。 本発明の実施の形態２に係る画素信号の列順の読み出しの待機動作を示す図である。 本発明の実施の形態２に係る列選択デコーダ１４の構成を示す図である。 本発明の実施の形態２に係る列選択デコーダ１４の動作を示す図である。 本発明の実施の形態３に係る画素信号の列順の読み出しの待機動作を示す図である。 本発明の実施の形態３に係る列選択デコーダ１４の構成を示す図である。 本発明の実施の形態３に係る列選択デコーダ１４の動作を示す図である。 本発明の実施の形態３に係る画素信号の列順の読み出しの待機動作を示す図である。 本発明の実施の形態３に係る列選択デコーダ１４の構成を示す図である。 本発明の実施の形態３に係る列選択デコーダ１４の動作を示す図である。 実施の形態１から反転走査パルスをハイレベルにする期間の長さを変更したときの列選択デコーダ１４の動作を示す図である。 実施の形態２からループ走査パルスをハイレベルにする期間の長さを変更したときの列選択デコーダ１４の動作を示す図である。 画素構成の変形例を示す図である。 画素構成の変形例を示す図である。 画素信号の列順の読み出しの待機動作の変形例を示す図である。 画像ノイズ及びその発生原因を説明する図である。

符号の説明

１０ 固体撮像装置
１１ 画素群
１２ 負荷回路
１３ 行選択デコーダ
１４ 列選択デコーダ
１５ 信号処理部
１６ 出力部
１７ａ、１７ｂ 行信号線
１８ 列信号線
１９ 水平信号線
２０ 選択信号線
５０ カメラ
５１ 画像処理部
５２ タイミング制御部
５３ 光学系

Claims (5)

1. マトリクス状に配列された複数の画素を含む画素群と、
   前記画素群に含まれる画素の画素信号を行単位でそれぞれ保持する第１及び第２の行メモリと、
   水平読出期間に、前記第１の行メモリに保持されている、第１の行に属する画素の画素信号を列順に読み出させる読出制御手段と、
   前記水平読出期間に、前記第２の行メモリに、第２の行に属する画素の画素信号を保持させる保持制御手段と、
   前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行に属する画素の画素信号の列順の読み出しを待機させる読出待機手段と
   を備えることを特徴とする固体撮像装置。
2. 前記読出制御手段は、順方向のシフト及び逆方向のシフトを実行可能なシフトレジスタに順方向のシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、
   前記読出待機手段は、前記ノイズ発生予測期間の半分の期間に前記シフトレジスタに逆方向のシフトを実行させ、前記ノイズ発生予測期間の残りの半分の期間に前記シフトレジスタに順方向のシフトを実行させることにより、前記ノイズ発生予測期間に前記第１の行に属する画素の画素信号の列順の読み出しを待機させること
   を特徴とする請求項１に記載の固体撮像装置。
3. 前記読出制御手段は、クロックパルスの供給を受けたままシフトを停止することができるシフトレジスタにシフトを実行させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、
   前記読出待機手段は、前記ノイズ発生予測期間に前記シフトレジスタにクロックパルスの供給を受けたままシフトを停止させることにより、前記第１の行に属する画素の画素信号の列順の読み出しを待機させること
   を特徴とする請求項１に記載の固体撮像装置。
4. 前記読出制御手段は、前記シフトレジスタから出力された選択信号を前記第１の行メモリまで伝達させることにより、前記第１の行に属する画素の画素信号を列順に読み出させ、
   前記固体撮像装置は、さらに、
   前記ノイズ発生予測期間に、前記シフトレジスタから出力された選択信号を前記第１の行メモリに伝達させることを禁止する読出禁止手段を備えること
   を特徴とする請求項２又は３に記載の固体撮像装置。
5. マトリクス状に配列された複数の画素を含む画素群と、
   前記画素群に含まれる画素の画素信号を行単位でそれぞれ保持する第１及び第２の行メモリと、
   水平読出期間に、前記第１の行メモリに保持されている、第１の行に属する画素の画素信号を列順に読み出させる読出制御手段と、
   前記水平読出期間に、前記第２の行メモリに、第２の行に属する画素の画素信号を保持させる保持制御手段と、
   前記水平読出期間に含まれる、前記保持制御手段の動作に起因してノイズが発生すると予測されるノイズ発生予測期間に、前記読出制御手段に前記第１の行に属する画素の画素信号の列順の読み出しを待機させる読出待機手段と、
   前記読出制御手段により読み出された画素信号のうち、前記ノイズ発生予測期間に読み出された画素信号を破棄する破棄手段と
   を備えることを特徴とするカメラ。

Images