JP2006196896A - 半導体チップのパッケージ装置及びその方法 - Google Patents

半導体チップのパッケージ装置及びその方法 Download PDF

Info

Publication number
JP2006196896A
JP2006196896A JP2006003006A JP2006003006A JP2006196896A JP 2006196896 A JP2006196896 A JP 2006196896A JP 2006003006 A JP2006003006 A JP 2006003006A JP 2006003006 A JP2006003006 A JP 2006003006A JP 2006196896 A JP2006196896 A JP 2006196896A
Authority
JP
Japan
Prior art keywords
semiconductor chip
unit
reflow
plating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006003006A
Other languages
English (en)
Inventor
Se-Young Jeong
世泳 鄭
Nanshaku Kin
南錫 金
Sung-Ki Lee
晟基 李
Hee-Guk Choi
▲ヒ▼國 崔
Ki-Kwon Jeong
起權 丁
Tae-Seong Park
泰成 朴
Yoshikuni Nakahira
佳邦 中平
Sang Hyeop Lee
李 相協
Sung-Hoan Kim
成煥 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006196896A publication Critical patent/JP2006196896A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】外部端子のメッキ層でのウイスカの生成を効果的に抑制でき、またコスト低減などの経済性及び量産性がある半導体チップのパッケージ装置及びその方法を提供する。
【解決手段】半導体チップパッケージ110の外部端子に導電性メッキ層を形成するためのメッキユニット130と、メッキ層を溶融させるためのものであり、メッキユニットと一列に配置されたリフローユニット160と、を備える半導体チップのパッケージ装置100。
【選択図】図2

Description

本発明は、半導体チップのパッケージ装置及びその方法に係り、特に、半導体チップパッケージのフィニッシュ処理のための装置及び方法に関する。
半導体チップのパッケージ工程は、半導体チップをパッケージ基板上に付着した後にフレーム中にモールディングさせて外部の刺激から半導体チップを保護し、半導体素子の電極パッドと外部電子装置とを連結できるように外部端子を連結する工程である。
その工程ステップを簡略に説明すれば、半導体基板、例えば、ウェーハ上で個別半導体チップに切断するソーイング工程を進める。次いで、切断されたそれぞれの単位半導体チップを、外部端子を持つ印刷回路基板、例えば、リードフレーム上に付着する。次いで、リードフレーム上に付着された各半導体チップの電極パッドと外部端子とをワイヤーで連結するワイヤーボンディングを進める。次いで、半導体チップを保護するためにモールディング工程を進める。
一方、半導体チップパッケージの外部端子と外部電子装置との電気的接続の信頼性を高めるために、半導体チップパッケージの最終ステップとして、いわゆるフィニッシュ処理を施す。フィニッシュ処理は、半導体チップパッケージの外部端子、例えば、リード(lead)の表面に鉛(Pb)または鉛を含む錫(Sn)合金のメッキ層を形成する工程をいう。
しかし、前述したメッキ層に含まれた鉛成分は人体に有害であると知られている。また、このような鉛成分を含む電子装置を廃棄する場合には、公害及び環境破壊の原因となることもある。これにより、全世界的に鉛成分を含んでいない環境にやさしい製品への選好度が増加しつつある。しかも、2006年7月からは人体及び大気に有害な成分物質の使用を制限するヨーロッパ議会決議案である“RoHS(Restriction of Hazardous Substances)指令”が発効される。したがって、鉛を含んでいない無煙製品の開発必要性が切実になっている。
これにより、半導体チップパッケージのフィニッシュ処理のために、既存の鉛または鉛を含む錫合金の代わりに、錫または鉛を含んでいない錫合金(Sn alloy)が挙げられている。しかし、錫または鉛を含んでいない錫合金で半導体チップパッケージの外部端子をメッキする場合には、ウイスカの生成によるリード間の短絡問題が発生する。
図1を参照すれば、リード55の表面領域a1にひげ状のウイスカ65が無数に成長していることが分かる。激しい場合には、このような導電性ウイスカ65によりリード55が電気的に短絡される場合が発生する。したがって、リード55の表面に発生したウイスカ65は半導体チップの誤動作を誘発できる。
リード55の表面にウイスカが発生する最も大きな理由は、錫及び錫合金メッキ層に印加される圧縮応力のためであると知られている。したがって、ウイスカの発生を抑制するためには、印加された圧縮応力を最小化するか、または引張応力に切り替えることにより可能である。このような方法としては、メッキ後熱処理を追加するか、メッキ溶液の最適化を通じてメッキ層物性を調節するか、または基板、例えば、リードフレームとメッキ層との間にニッケル(Ni)、銀(Ag)、亜鉛(Zn)など第3の金属で下部層を形成する方法などが試みられている。
このうち、メッキ後に熱処理を追加する方法が、その工程上の単純さのために多く検討されている。この時、このような熱処理は、フィニッシュ処理及びフォーミング工程後に別途のプラスチックトレーに含まれた状態で別途の熱処理設備で進む。例えば、外部端子としてリードフレームを利用する場合、ウイスカの抑制のための熱処理条件は、約150〜175℃の温度範囲で1〜2時間の範囲で進む。
しかし、熱処理を追加する方法は、量産を考慮する時に次のような問題がある。第1に、熱処理のための別途の工程が追加されることによって生産量が減少する。第2に、熱処理設備及び設備ライン空間に対して追加投資を行わねばならないので、投資コストが上昇する。特に、従来130℃向けのトレーを150℃向けのトレーに全面交替時には莫大なコストアップが招来される。第3に、リードフレームの種類によってウイスカ抑制効果が少ない。したがって、量産を鑑みて、従来のフィニッシュ処理装置を利用して効果的にウイスカを低減できるパッケージ装置及び方法が要求されている。
本発明が解決しようとする技術的課題は、ウイスカの発生を効果的に抑制でき、かつ量産性及び経済性のある半導体チップのパッケージ装置を提供するところにある。
本発明が解決しようとする他の技術的課題は、ウイスカの発生を効果的に抑制でき、かつ量産性及び経済性のある半導体チップのパッケージ方法を提供するところにある。
前記技術的課題を達成するための本発明の一態様によれば、半導体チップパッケージの外部端子に導電性メッキ層を形成するためのメッキユニットと、前記メッキ層を溶融させるためのものであり、前記メッキユニットと一列に配置されたリフローユニットと、を備える半導体チップのパッケージ装置が提供される。
前記リフローユニットは、前記メッキ層を溶融させるための加熱装置を備える。さらに、前記加熱装置は、赤外線、遠赤外線または熱風のうち一つまたは二つ以上を並行して放出できる。
前記メッキ層は、錫層または鉛を含有していない錫合金層を備える。さらに、前記錫合金層は、SnCu、SnBi、SnAgまたはSnZnを含む。
前記半導体チップのパッケージ装置は、前記メッキユニットと前記リフローユニットとの間に、前記一列の方向に沿って前記半導体チップパッケージを運送するための運送部をさらに備える。
前記半導体チップのパッケージ装置は、前記メッキユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を洗浄するための洗浄ユニットをさらに備え、さらに、前記洗浄ユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を乾燥させるための乾燥ユニットをさらに備えている。
前記他の技術的課題を達成するための本発明の一態様によれば、半導体チップパッケージのフィニッシュ処理のためのものであり、前記半導体チップパッケージの外部端子に導電性メッキ層を形成するステップと、前記導電性メッキ層を溶融させてリフローさせるステップと、を含む半導体チップのパッケージ方法が提供される。前記メッキ層形成ステップ及び前記リフローステップは、一列の方向に沿って配置されたメッキユニット及びリフローユニットを備える装置で連続的に行われる。
前記メッキ層を形成するステップは、錫層または錫合金層を前記外部端子にメッキできる。さらに、前記錫合金層は、SnCu、SnBi、SnAgまたはSnZnである。
前記半導体チップのパッケージ方法は、前記メッキ層を洗浄するステップと、前記メッキ層を乾燥させるステップと、をさらに含み、前記メッキ層を形成するステップ、前記洗浄ステップ、前記乾燥ステップ及び前記リフローステップは、一列の方向に沿って配置された前記メッキユニット、洗浄ユニット、乾燥ユニット及び前記リフローユニットを含む装置で連続的に行われる。
本発明による半導体チップのパッケージ装置によれば、メッキ層の形成後に連続的にリフロー処理を行える。したがって、従来のようにメッキ処理後に別途の装置で工程を追加して熱処理を進める必要がなくなる。しかも、一列に配列されたパッケージ装置で連続工程でリフローを進めることによって、従来に別途に熱処理を進める場合に発生したトレー変更及び移動によるコストアップ問題が解決される。
また、本発明による半導体チップのパッケージ装置及び方法によれば、リフロー処理を通じて、リードフレームの錫または錫合金層で形成されたメッキ層のウイスカ成長を効果的に防止できる。したがって、本発明によってメッキステップでリフローステップを別途の装置移動なしに連続的にフィニッシュ処理を施せば、経済性及び量産性を維持しつつも錫または錫合金層で形成されたメッキ層のウイスカの発生を効果的に抑制できる。
以下、添付した図面を参照して本発明による望ましい実施形態を説明することによって本発明を詳細に説明する。しかし、本発明は以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、単に本実施形態は、本発明の開始を完全にし、当業者に本発明の範ちゅうを完全に知らせるために提供されるものである。図面において構成要素は、説明の便宜のためにその大きさが誇張されている。
図2は、本発明の一実施形態によるフィニッシュ処理のための半導体チップのパッケージ装置100を示す概略図である。
図2を参照すれば、パッケージ装置100は、メッキユニット130及びリフローユニット160を備えている。パッケージ装置100は、半導体チップパッケージ110のフィニッシュ処理装置として利用できる。フィニッシュ処理は、半導体チップパッケージ110を他の電子製品のボードなどに接続する時、半導体チップパッケージ110と他の電子製品との接続信頼性を高めるためのものである。さらに具体的に例を挙げれば、フィニッシュ処理は、外部端子(図4の115)に導電性メッキ層(図示せず)を形成して後処理を行うことになる。
ここで、メッキユニット130は、半導体チップパッケージ110の外部端子(図4の115)に導電性メッキ層を形成するためのものである。導電性メッキ層は、環境にやさしくてヨーロッパ議会決議案であるRoHS指令を満足するように、錫層または鉛を含有していない錫合金層であることが望ましい。例えば、錫合金層はSnCu、SnBi、SnAgまたはSnZnで形成できる。
リフローユニット160は、メッキ層の信頼性を高めるためのものであり、例えば、ウイスカの生成を抑制するためにメッキ層を溶融させるところに利用される。この時、メッキユニット130及びリフローユニット160は、一方向xに沿って一列に配置されている。
これにより、メッキ層の形成後に連続的にリフロー処理を行える。すなわち、従来のようにメッキ処理後に別途の装置で工程を追加して熱処理を進める必要がなくなる。しかも、一列に配列されたパッケージ装置100で連続工程でリフローを進めることによって、従来別途に熱処理を進めた場合に発生したトレー変更及び移動などによるコストアップ問題が解決される。
また、パッケージ装置100は、図2に示すように、半導体チップパッケージ110をメッキユニット130及びリフローユニット160に移動させるための運送部120をさらに備えていることが望ましい。運送部120は、例えば、ベルトシステム120でありうる。さらに具体的には、ベルトシステム120は、半導体チップパッケージ110を付着してメッキユニット130からリフローユニット160に連続的に移動することによって、半導体チップパッケージ110を移動させることができる。
一方、図4を参照して半導体チップのパッケージ装置100のリフローユニット160がさらに詳細に説明される。図4を参照すれば、リフローユニット160は、半導体チップパッケージ110のメッキ層を溶融させるために加熱装置165を備えている。
加熱装置165は、矢印168で図示されたように、赤外線、遠赤外線または熱風放出装置であるか、またはそれらが二つ以上並行して放出される装置であることが望ましい。例えば、加熱装置165は、赤外線と熱風、赤外線と遠赤外線、遠赤外線と熱風または赤外線と遠赤外線と熱風とを同時に放出できる。
一方、運送部120、例えば、ベルトシステムは、半導体チップパッケージ110を付着してリフローユニット160を過ぎる。この時、半導体チップパッケージ110は、パッケージフレーム、例えば、リードフレーム115上に複数の半導体チップを付着している。パッケージフレームとしては、外部端子としてリードを備えるリードフレーム115以外に他の形態の印刷回路基板が使われうる。例えば、外部端子としてソルダーボールを備える印刷回路基板が使われることもある。
半導体チップパッケージ110を付着している運送部120が加熱装置165の間を貫通する間、外部端子115のメッキ層が加熱されて溶融される。したがって、運送部120の移動速度及び移動方向へのリフローユニット160の長さLが加熱時間を決定する。すなわち、運送部120の移動速度が決定された場合に、リフローユニット160の長さLは、メッキ層に加えられる熱量を決定する変数となる。
さらに具体的にみれば、リフローユニット160の長さLは、錫または錫合金メッキ層の表面を溶融させるための最小熱量を確保するために最小0.75cm以上になることが望ましい。また、メッキ層が溶融されて流れないようにするためには加熱時間の限界が必要であり、これにより、リフローユニット160の長さLは、余裕を鑑みて450cm以内に設定されることが望ましい。
一方、リフローユニット160は、現在使われているフィニッシュ装置を改造して使われうる。現在フィニッシュ装置の熱風乾燥部(図示せず)をリフローユニット160に変更することによってコストダウンできる。例えば、現在熱風乾燥部は、長さが64cmである第1型と30cmである第2型とが使われている。したがって、現在使われる熱風乾燥部をリフローユニット160に変更するために、リフローユニット160の長さLは、第1型及び第2型の熱風乾燥部を備えるように30〜75cmの範囲であることがさらに望ましい。
また、現在メッキユニットと一列に配置された熱風乾燥部を改造してリフローユニット160を製造することによって、運送部120の連続的な動きによってメッキ処理及びリフロー処理が連続的に行われる。これにより、メッキユニット及びリフローユニットが一列に配列された別途のフィニッシュ装置を製造するためのコストを低減できる。
一方、リフローユニット160は、図4に示すように、雰囲気組成のための気体フローシステム170を備えていることが望ましい。この時、流入される気体は、リフローステップ中に外部端子115の酸化を防止するためのものである。さらに具体的にみれば、気体は、不活性気体、例えば、窒素または還元性雰囲気を作るための水素であることがさらに望ましい。
図3は、本発明の他の実施形態によるフィニッシュ処理のための半導体チップのパッケージ装置200を示す概略図である。半導体チップのパッケージ装置200は、前述した半導体チップパッケージ(図1の100)と比較する時、メッキユニット230とリフローユニット260との間に洗浄ユニット240及び乾燥ユニット250がさらに付加された形態である。したがって、メッキユニット230及びリフローユニット260は、一実施形態による装置(図1の100)のメッキユニット130及びリフローユニット160と類似しているので、図1、図4、図5及び該当説明を参照できる。
図3を参照すれば、メッキユニット230、洗浄ユニット240、乾燥ユニット250及びリフローユニット260が一方向xに沿って一列に配置されている。この時、運送部220はベルトシステムであり、メッキユニット230から洗浄ユニット240、乾燥ユニット250及びリフローユニット260まで拡張されている。したがって、半導体チップパッケージ210を付着している運送部220を連続的に移動させることによって、半導体チップパッケージ210がメッキユニット230、洗浄ユニット240、乾燥ユニット250及びリフローユニット260を順次に経ることができる。
さらに具体的にみれば、メッキユニット230で形成される導電性メッキ層は、環境にやさしくてヨーロッパ議会決議案であるRoHS指令を満足するように、錫層または鉛を含有していない錫合金層であることが望ましい。例えば、錫合金層は、SnCu、SnBi、SnAgまたはSnZnで形成できる。
洗浄ユニット240は、メッキステップ後に半導体チップパッケージ210を洗浄するためのものである。例えば、洗浄ユニット240は、水を使用して半導体チップパッケージ210を洗浄できる。
乾燥ユニット250は、洗浄ステップ後に半導体チップパッケージ210を乾燥させるためのものである。例えば、乾燥ユニット250は、乾燥手段として空気または熱い空気を使用できる。また、他の例には、赤外線装置のような加熱装置を使用してもよい。
また、半導体チップのパッケージ装置200は、現在使われるフィニッシュ装置のメッキユニットと一列に配置された熱風乾燥部をリフローユニット260に改造することで製造できる。これにより、運送部220の連続的な動きによってメッキ処理及びリフロー処理が連続的に行われる。したがって、メッキユニット230、洗浄ユニット240、乾燥ユニット250及びリフローユニット260が一列に配列された別途のフィニッシュ装置を製造するためのコストを低減できる。
図5は、本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法300を示すフローチャートである。半導体チップのパッケージ方法300は、図6ないし図9の概略図を参照してさらに詳細に説明される。ここで、図6ないし図9は、図2の半導体チップのパッケージ装置200を利用した場合を例として図示した。以下では、図6ないし図9を参照して、図5のフローチャートによって半導体チップのパッケージ方法300を説明する。
図6を参照すれば、半導体チップパッケージ210の外部端子に導電性メッキ層を形成する(図5のステップ310)。さらに具体的にみれば、運送部220、例えば、ベルトシステムを動かして半導体チップパッケージ210をメッキユニット230に移動させる。この時、メッキユニット230にはメッキ溶液が含まれている。メッキ溶液は錫または鉛を含有していない錫合金溶液であることが望ましい。さらに、錫合金はSnCu、SnBi、SnAgまたはSnZnでありうる。
次いで、図7を参照すれば、半導体チップパッケージ210の外部端子に形成されたメッキ層を連続的に洗浄する(図5のステップ320)。例えば、運送部220を動かして、半導体チップパッケージ210をメッキユニット230から洗浄ユニット240に連続的に移動させる。この時、洗浄ユニット240には、例えば、水のような洗浄溶液が含まれている。したがって、半導体チップパッケージ210を洗浄ユニット240に移動させた後に洗浄作業を進めるか、または半導体チップパッケージ210が洗浄ユニット240を通過する時に同時に洗浄作業を行わせることができる。
洗浄ステップ(図5のステップ320)は、外部端子に固着されずに残っているメッキ液やまたはその他の不純物を除去する役割を行う。もし、外部端子に絶縁性不純物が残っているならば、外部端子と電子製品との接続信頼性が落ちるためである。
次いで、図8を参照すれば、半導体チップパッケージ210の洗浄後にメッキ層を連続的に乾燥させる(図5のステップ330)。例えば、運送部220を動かして、半導体チップパッケージ210を洗浄ユニット240から乾燥ユニット250に連続的に移動させる。この時、乾燥ユニット250の壁面からは、例えば、圧縮空気が排出されている。したがって、半導体チップパッケージ210を乾燥ユニット250に移動させた後に乾燥を進めるか、または、乾燥ユニット250を通過する時に同時に乾燥作業を行わせることができる。
次いで、図9を参照すれば、乾燥ステップ(図5のステップ330)に次いで、連続的に半導体チップパッケージ210のメッキ層を溶融させてリフロー処理を行う(図5のステップ340)。例えば、運送部220を動かして、半導体チップパッケージ210を乾燥ユニット250からリフローユニット260に連続的に移動させる。
リフローユニット260の壁面には加熱装置(図4の165参照)が装着されていて、外部端子のメッキ層表面を溶融させることができる。加熱装置は、赤外線、遠赤外線、または熱風放出を通じてメッキ層表面を加熱することが望ましい。さらに、赤外線と遠赤外線、赤外線と熱風、遠赤外線と熱風、または赤外線と遠赤外線と熱風をと並行して放出してもよい。
この時、リフローステップ(図5のステップ340)の温度は、錫または錫合金層で形成されたメッキ層を溶融させるように210〜450℃範囲であることが望ましい。さらに、錫または錫合金メッキ層が溶融されて流れないようにするためには、280℃以内で進むようにさらに限定されることがさらに望ましい。それと共に、半導体チップパッケージ210がリフローユニット260を移動しつつ加熱される場合には、それを鑑みて溶融に必要な最小熱を確保するために250℃以上であることがさらに望ましい。すなわち、リフローステップ(図5のステップ340)で温度は250〜280℃の温度範囲であることが最も望ましい。
一方、リフローステップ(図5のステップ340)で加熱処理は、温度だけでなく半導体チップパッケージ210の移動速度、すなわち、運送部220、例えば、ベルトシステムの移動速度にも影響を受ける。この時、リフロー処理時間はベルトシステムの移動速度を考慮して0.1〜60秒範囲でありうる。さらに、外部端子の錫または錫合金層で形成されたメッキ層が流れずに溶融されるように、4〜10秒範囲の時間に加熱処理されることがさらに望ましい。したがって、運送部220の移動速度は、リフローユニット260の長さ、温度及び加熱時間によって決定されることが望ましい。
また、リフローステップ(図5のステップ340)は、メッキ層の酸化を防止できるように不活性雰囲気または還元性雰囲気で進むことが望ましい。例えば、不活性窒素または還元性水素雰囲気で進むことが望ましい。
したがって、図6ないし図9で説明したように、半導体チップパッケージ210に対するフィニッシュ処理のメッキ層形成ステップ(図5のステップ310)、洗浄ステップ(図5のステップ320)、乾燥ステップ(図5の330)、及びリフローステップ(図5の340)は、運送部220に沿って一列に配列された装置200で連続的に行われる。
これにより、別途の新規装置の追加なしに一列に配置されたフィニッシュ装置を通じてリフロー処理を進めることができて、量産性を確保できる。それと共に、従来のように別途の熱処理工程を追加的に進める必要がない。また、別途の熱処理工程の進行のためのトレー変更が必要なくてコスト低減効果がある。
図10は、半導体チップパッケージに対するフィニッシュ熱処理条件及びその有無によるリードフレームのウイスカ長を示す図面である。
図10を参照すれば、別途の熱処理をしていないノーマルサンプル▲と別途の装置で後ベーキング処理を施したサンプル■と、リフロー処理を施したサンプル●とに対するフィニッシュ処理後にリードフレームのメッキ層に生成された最大ウイスカ長が比較される。ここで、リフロー処理サンプル●は、本発明の実施形態による効果を調べるために、本発明の実施形態とは違って別途のリフロー装置で進んだ。図10のx軸は、ウイスカを成長させるための熱サイクル数を意味する。
ノーマルサンプル▲及びベーキング処理サンプル■は、熱サイクルが500回だけなれば相当な長さのウイスカが成長したことが分かる。一方、リフロー処理サンプル●は、熱サイクル500回になってもほとんどウイスカが成長していないことが分かる。
図11を参照すれば、熱サイクル500回も進めた場合のリフロー処理サンプル●のリードフレーム115が図示される。リードフレーム115の拡大された面a2を見れば、ウイスカがほとんど成長していないことが分かる。このような結果は、図1の従来のフィニッシュ処理後にリードフレームに成長したウイスカ65と比較すれば、さらに明確になる。
したがって、リフロー処理を行うことによってリードフレームの錫または錫合金層で形成されたメッキ層のウイスカ成長を効果的に防止できるということが分かる。したがって、本発明の実施形態(図5の300)によって、メッキステップ(図5のステップ310)でリフローステップ(図5のステップ340)を別途の装置移動なしに連続的にフィニッシュ処理を施せば、経済性及び量産性を維持しつつも錫または錫合金層から形成されたメッキ層のウイスカの発生を効果的に抑制できる。
本発明の他の実施形態によれば、メッキステップ後に直ちに連続してリフローステップを進めることもある。この時、メッキステップ及びリフローステップは、前述した一実施形態によるフィニッシュ処理方法(図5の300)と類似している。したがって、当業者が前述した一実施形態(図5の300)及び該当説明を参照して容易に実施できるということは言うまでもない。
本発明の特定実施形態についての以上の説明は、例示及び説明を目的で提供された。本発明は前記実施形態に限定されず、本発明の技術的思想内で当業者によって前記実施形態を組み合わせて実施するなど色々な多くの修正及び変更が可能であるということは明白である。
本発明による半導体チップのパッケージ装置は、電子産業、例えば半導体チップの製造分野で用いられる。特に、本発明による半導体チップのパッケージ装置は、鉛を使用しない環境にやさしい無鉛メッキ及びフィニッシュ処理分野で好適に用いられる。
従来のフィニッシュ処理後、半導体チップパッケージの外部端子を示す断面図である。 本発明の一実施形態によるフィニッシュ処理のための半導体チップのパッケージ装置を示す概略図である。 本発明の他の実施形態によるフィニッシュ処理のための半導体チップのパッケージ装置を示す概略図である。 本発明の一実施形態による半導体チップのパッケージ装置のリフローユニットを示す斜視図である。 本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法を示すフローチャートである。 本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法を示す概略図である。 本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法を示す概略図である。 本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法を示す概略図である。 本発明の実施形態によるフィニッシュ処理のための半導体チップのパッケージ方法を示す概略図である。 半導体チップパッケージに対するフィニッシュ熱処理条件及びその有無によるリードフレームのウイスカ長を示す図面である。 本発明の実施形態の条件によって、別途の装置でリフロー処理を行った場合のリードフレームのウイスカの発生如何を示す図面である。
符号の説明
110 半導体チップパッケージ
115 リードフレーム
120 運送部
160 リフローユニット
165 加熱装置
168 矢印
170 気体フローシステム

Claims (28)

  1. 半導体チップパッケージの外部端子に導電性メッキ層を形成するためのメッキユニットと、
    前記メッキ層を溶融させるためのものであり、前記メッキユニットと一列に配置されたリフローユニットと、を備えることを特徴とする半導体チップのパッケージ装置。
  2. 前記リフローユニットは、前記メッキ層を溶融させるための加熱装置を備えていることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  3. 前記加熱装置は、赤外線、遠赤外線または熱風のうち一つまたは二つ以上を並行して放出することを特徴とする請求項2に記載の半導体チップのパッケージ装置。
  4. 前記リフローユニットの前記一列の方向への長さは、0.75ないし450cmの範囲であることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  5. 前記リフローユニットの前記方向への長さは、30ないし75cmの範囲であることを特徴とする請求項4に記載の半導体チップのパッケージ装置。
  6. 前記メッキ層は、錫層または鉛を含有していない錫合金層であることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  7. 前記錫合金層は、SnCu、SnBi、SnAgまたはSnZnであることを特徴とする請求項6に記載の半導体チップのパッケージ装置。
  8. 前記リフローユニットは、雰囲気組成のための気体フロー装置を備えていることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  9. 前記気体は、前記メッキ層の酸化を防止のための不活性気体または還元性気体であることを特徴とする請求項8に記載の半導体チップのパッケージ装置。
  10. 前記メッキユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を洗浄するための洗浄ユニットをさらに備えていることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  11. 前記洗浄ユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を乾燥させるための乾燥ユニットをさらに備えていることを特徴とする請求項10に記載の半導体チップのパッケージ装置。
  12. 前記メッキユニットと前記リフローユニットとの間に、前記一列の方向に沿って前記半導体チップパッケージを運送するための運送部をさらに備えることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  13. 前記メッキユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を洗浄するための洗浄ユニットをさらに備えていることを特徴とする請求項12に記載の半導体チップのパッケージ装置。
  14. 前記洗浄ユニットと前記リフローユニットとの間に、前記一列の方向に沿って配置され、前記メッキ層を乾燥させるための乾燥ユニットをさらに備えていることを特徴とする請求項13に記載の半導体チップのパッケージ装置。
  15. 前記運送装置は、コンベヤーベルトシステムであることを特徴とする請求項12に記載の半導体チップのパッケージ装置。
  16. 前記半導体チップのパッケージ装置は、前記半導体チップパッケージのフィニッシュ処理のためのものであることを特徴とする請求項1に記載の半導体チップのパッケージ装置。
  17. 半導体チップパッケージのフィニッシュ処理のためのものであり、
    前記半導体チップパッケージの外部端子に導電性メッキ層を形成するステップと、
    前記導電性メッキ層を溶融させてリフローさせるステップと、を含み、
    前記メッキ層形成ステップ及び前記リフローステップは、一列の方向に沿って配置されたメッキユニット及びリフローユニットを備える装置で連続的に行われることを特徴とする半導体チップのパッケージ方法。
  18. 前記メッキ層を形成するステップは、錫層または錫合金層を前記外部端子にメッキすることを特徴とする請求項17に記載の半導体チップのパッケージ方法。
  19. 前記錫合金層は、SnCu、SnBi、SnAgまたはSnZnであることを特徴とする請求項18に記載の半導体チップのパッケージ方法。
  20. 前記リフローステップは、前記半導体チップパッケージを加熱して行うことを特徴とする請求項17に記載の半導体チップのパッケージ方法。
  21. 前記加熱は、赤外線、遠赤外線、または熱風のうち一つまたは二つ以上を並行して放出して行うことを特徴とする請求項20に記載の半導体チップのパッケージ方法。
  22. 前記リフローステップは、210〜450℃の温度範囲で行うことを特徴とする請求項17に記載の半導体チップのパッケージ方法。
  23. 前記リフローステップは、250〜280℃の温度範囲で行うことを特徴とする請求項22に記載の半導体チップのパッケージ方法。
  24. 前記リフローステップは、0.1〜60秒範囲の時間中に行うことを特徴とする請求項22に記載の半導体チップのパッケージ方法。
  25. 前記リフローステップは、4〜10秒範囲の時間中に行うことを特徴とする請求項24に記載の半導体チップのパッケージ方法。
  26. 前記リフローステップは、前記メッキ層の酸化を防止できる不活性または還元性気体の雰囲気で行うことを特徴とする請求項17に記載の半導体チップのパッケージ方法。
  27. 前記不活性または還元性気体は、窒素気体及び水素気体を含むことを特徴とする請求項26に記載の半導体チップのパッケージ方法。
  28. 前記メッキ層を洗浄するステップと、
    前記メッキ層を乾燥させるステップと、をさらに含み、前記メッキ層を形成するステップ、前記洗浄ステップ、前記乾燥ステップ及び前記リフローステップは、一列の方向に沿って配置された前記メッキユニット、洗浄ユニット、乾燥ユニット及び前記リフローユニットを含む装置で連続的に行われることを特徴とする請求項17に記載の半導体チップのパッケージ方法。
JP2006003006A 2005-01-08 2006-01-10 半導体チップのパッケージ装置及びその方法 Pending JP2006196896A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050001950 2005-01-08

Publications (1)

Publication Number Publication Date
JP2006196896A true JP2006196896A (ja) 2006-07-27

Family

ID=36643225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003006A Pending JP2006196896A (ja) 2005-01-08 2006-01-10 半導体チップのパッケージ装置及びその方法

Country Status (5)

Country Link
US (1) US20060151878A1 (ja)
JP (1) JP2006196896A (ja)
KR (1) KR100712526B1 (ja)
CN (1) CN1822340A (ja)
DE (1) DE102006001000A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008075161A (ja) * 2006-09-25 2008-04-03 Takamatsu Mekki:Kk 接続端子のリフロー処理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457106B1 (ko) 2007-11-19 2014-10-31 삼성전자주식회사 인 라인 패키지 장치 및 방법
CN102723296A (zh) * 2012-05-11 2012-10-10 哈尔滨工业大学 一种双层直线电机驱动的xy运动平台
CN102723298A (zh) * 2012-05-11 2012-10-10 哈尔滨工业大学 一种电磁预紧xy精密运动平台
CN102723297A (zh) * 2012-05-11 2012-10-10 哈尔滨工业大学 一种具有末端负载支撑且结构对称的xy精密运动平台

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JPH0823160A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp プリント配線板と電子部品の接続方法
JP2000294918A (ja) * 1999-04-06 2000-10-20 Tokai Rika Co Ltd ブローノズル、リフローソルダリング装置、リフローソルダリング方法
KR20010081597A (ko) * 2000-02-17 2001-08-29 윤종용 솔더볼 어탯치 설비
US6799712B1 (en) * 2001-02-21 2004-10-05 Electronic Controls Design, Inc. Conveyor oven profiling system
KR100387312B1 (ko) * 2001-04-19 2003-06-18 미래산업 주식회사 리플로우시스템의 인쇄회로기판 이송장치
KR100436900B1 (ko) * 2001-10-29 2004-06-23 삼성전자주식회사 웨이퍼 세정 장치
KR100419460B1 (ko) * 2001-11-08 2004-02-19 정형찬 피시비 마운트 라인용 파레트 캐리어시스템
US6720195B2 (en) * 2002-05-15 2004-04-13 Micron Technology, Inc. Methods employing elevated temperatures to enhance quality control in microelectronic component manufacture
US6780225B2 (en) * 2002-05-24 2004-08-24 Vitronics Soltec, Inc. Reflow oven gas management system and method
US7306133B2 (en) * 2003-04-25 2007-12-11 St Assembly Test Services Ltd. System for fabricating an integrated circuit package on a printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008075161A (ja) * 2006-09-25 2008-04-03 Takamatsu Mekki:Kk 接続端子のリフロー処理方法

Also Published As

Publication number Publication date
KR100712526B1 (ko) 2007-04-30
KR20060081327A (ko) 2006-07-12
CN1822340A (zh) 2006-08-23
US20060151878A1 (en) 2006-07-13
DE102006001000A1 (de) 2006-07-20

Similar Documents

Publication Publication Date Title
JP3757881B2 (ja) はんだ
CN1295783C (zh) 电子装置
JP3558063B2 (ja) はんだ
JP6088950B2 (ja) スタッドバンプ構造およびその製造方法
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2006196896A (ja) 半導体チップのパッケージ装置及びその方法
US9686871B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
JP2006108666A (ja) 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2005129886A (ja) 半導体装置およびその製造方法
US7887928B2 (en) Coated lead frame
EP3754703B1 (en) A die attachment method for semiconductor devices and corresponding semiconductor device
US20060202332A1 (en) Semiconductor chip packaging apparatus and method of manufacturing semiconductor chip package
KR100808106B1 (ko) 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치
JP2007103462A (ja) 端子パッドと半田の接合構造、当該接合構造を有する半導体装置、およびその半導体装置の製造方法
KR101912983B1 (ko) 은금 합금 본딩 와이어
JP2001358458A (ja) Pbフリーはんだ接続を有する電子機器
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP5589592B2 (ja) 半田付け方法
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JP2008141220A (ja) 半導体装置
JP2013004738A (ja) 配線基板の製造方法
KR100658901B1 (ko) 반도체패키지 실장장치 및 그에 의한 실장방법
JP5205653B2 (ja) はんだ接合装置、はんだ接合部、はんだ接合方法、およびプリント配線板の製造方法
JP5834739B2 (ja) 接合材料並びに半導体装置及びその製造方法