JP2006186300A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006186300A JP2006186300A JP2005164773A JP2005164773A JP2006186300A JP 2006186300 A JP2006186300 A JP 2006186300A JP 2005164773 A JP2005164773 A JP 2005164773A JP 2005164773 A JP2005164773 A JP 2005164773A JP 2006186300 A JP2006186300 A JP 2006186300A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- thickness
- nitride film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 50
- 230000005641 tunneling Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 230000035515 penetration Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical group NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】ＯＮＯ浸透現象を防止することが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】フラッシュメモリ素子の製造方法は、半導体基板１０上にトンネリング酸化膜１１とフローティングゲート１２を形成する段階と、前記フローティングゲート１２上に第１窒化膜１３ａ、第１酸化膜１３ｂ、第２窒化膜１３ｃ、第２酸化膜１３ｄ、第３窒化膜１３ｅを積層してゲート間絶縁膜１３を形成する段階と、前記ゲート間絶縁膜１３の上にコントロールゲート１６を形成する段階とを含んでなる。
【選択図】図１
【解決手段】フラッシュメモリ素子の製造方法は、半導体基板１０上にトンネリング酸化膜１１とフローティングゲート１２を形成する段階と、前記フローティングゲート１２上に第１窒化膜１３ａ、第１酸化膜１３ｂ、第２窒化膜１３ｃ、第２酸化膜１３ｄ、第３窒化膜１３ｅを積層してゲート間絶縁膜１３を形成する段階と、前記ゲート間絶縁膜１３の上にコントロールゲート１６を形成する段階とを含んでなる。
【選択図】図１
Description
本発明は、フラッシュメモリ素子の製造方法に係り、特に、フローティングゲートとコントロールゲートとの間に形成されるゲート間絶縁膜の厚さを均一にするためのフラッシュメモリ素子の製造方法に関する。
フラッシュメモリ素子において、フローティングゲートとコントロールゲートとの間に形成されるゲート間絶縁膜としてＯＮＯ（ＳｉＯ２−Ｓｉ３Ｈ４−ＳｉＯ２）膜を使用する場合、以後にゲート側壁にスペーサ酸化膜を形成するとき、ＳｉＯ２膜内の酸素拡散によりフローティングゲートとコントロールゲートのポリシリコン膜が酸化することにより、ＯＮＯ膜の厚さが蒸着厚さに対し１５〜３０％以上増加する「ＯＮＯ浸透(penetration)」現象が発生する。
このようなＯＮＯ膜の厚さ増加は、ゲートのＣＤによって偏差を示すので、メモリセルのゲートが正確に同一のＣＤを持たない場合、それぞれのセルは相異なる厚さのＯＮＯ膜を持つ。
ＳｉＯ２膜は、垂直方向の酸化が水平方向の酸化よりさらによく行われるため、同一のセル内部においてもＯＮＯ膜の厚さが不均一になる。したがって、セルの高さまたはセルの幅などセルの形状が少しずつ異なるように定義される場合、プログラム／消去サイクル(program/erase cycle)進行の際にお互い異なる動作速度を持つことになり、スロープログラムフェール(slow program fail)を引き起こしている。
したがって、本発明は、前述した従来の技術の問題点を解決するためのもので、その目的は、ＯＮＯ浸透現象を防止することが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために、本発明に係るフラッシュメモリ素子の製造方法は、半導体基板上にトンネリング酸化膜とフローティングゲートを形成する段階と、前記フローティングゲート上に第１窒化膜、第１酸化膜、第２窒化膜、第２酸化膜、第３窒化膜を積層してゲート間絶縁膜を形成する段階と、前記ゲート間絶縁膜上にコントロールゲートを形成する段階とを含んでなることを特徴とする。
好ましくは、前記ゲート間絶縁膜を形成する前に、前記フローティングゲート上に発生した自然酸化膜を除去する段階をさらに含むことを特徴とする。
好ましくは、前記第１窒化膜と前記第３窒化膜は１０Å〜１５Åの厚さにすることを特徴とする。
好ましくは、前記第１酸化膜は前記第１窒化膜の表面を酸化させて形成することを特徴とする。
好ましくは、前記第１酸化膜は前記第１窒化膜上にＬＰＣＶＤ法で酸化膜を蒸着して形成することを特徴とする。
好ましくは、前記ゲート間絶縁膜の物理的な厚さは１８０Åより小さくなるようにし、前記ゲート間絶縁膜の電気的な厚さは１５０Åより小さくなるようにすることを特徴とする。
好ましくは、前記第２窒化膜上の前記第２酸化膜の厚さを前記第２窒化膜下の前記第１酸化膜の厚さより厚くすることを特徴とする。
好ましくは、前記第１酸化膜：前記第２窒化膜：前記第２酸化膜の厚さは１：１：１．２５〜１：２：２．３の比率にすることを特徴とする。
好ましくは、前記第１酸化膜を３０〜４５Åの厚さにし、前記第２窒化膜を４０〜６０Åにし、前記第２酸化膜を５０〜７０Åの厚さにすることを特徴とする。
本発明は、ゲート間絶縁膜をＮＯＮＯＮ構造（第１窒化膜、第１酸化膜、第２窒化膜、第２酸化膜、第３窒化膜を積層した構造）で形成してポリシリコンと酸化膜との界面を除去することにより、後続の酸化工程によるゲート間絶縁膜の厚さ増加現象を根本的に封鎖することができる。
したがって、セルの形状に関係なくゲート間絶縁膜の厚さを均一に保つことができるので、セル間の動作速度を均一にすることができ、スロープログラムフェール率(slow program fail rate)を最小化させることができるという効果がある。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に発明の範疇をより完全に知らせるために提供されるもので、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
図１（ａ）および図１（ｂ）は本発明の実施例に係るフラッシュメモリ素子の製造工程断面図で、スタック型ゲート構造を持つフラッシュメモリ素子を例として示した。
図１（ａ）に示すように、半導体基板１０上にトンネリング酸化膜１１を形成し、フローティングゲート用ポリシリコン膜１２を形成する。
希釈されたＨＦおよびＳＣ−１溶液を用いた前処理洗浄工程により、前記フローティングゲート用ポリシリコン膜１２に発生した自然酸化膜を除去した後、前記フローティングゲート用ポリシリコン膜１２上に第１窒化膜１３ａ、第１酸化膜１３ｂ、第２窒化膜１３ｃ、第２酸化膜１３ｄ、第３窒化膜１３ｅを積層してＮＯＮＯＮ(Nitride-Oxide-Nitride-Oxide-Nitride)構造のゲート間絶縁膜１３を形成する。
ここで、前記第１窒化膜１３ａ、第２窒化膜１３ｃおよび第３窒化膜１３ｅはＳｉ３Ｎ４膜で形成し、前記第１酸化膜１３ｂおよび第２酸化膜１３ｄはＳｉＯ２膜で形成する。
前記第１窒化膜１３ａおよび第３窒化膜１３ｅは、ポリシリコンと酸化膜との界面を除去して後続の酸化工程で酸素が浸透しても、ゲート間絶縁膜１３の厚さが増加しなくする役割をするものである。第１、第３窒化膜１３ａ、１３ｅの最終厚さは１０Å〜１５Åとする。
前記第１酸化膜１３ｂは、ＬＰＣＶＤ(Low Power Chemical Vapor Deposition)法で蒸着して形成し、あるいは前記第１窒化膜１３ａの表面の一部を酸化させて形成する。
前記第１酸化膜１３ｂをＬＰＣＶＤ法で形成する場合には、前記第１窒化膜１３ａを１０Å〜１５Åの厚さにすればよいが、前記第１酸化膜１３ｂを第１窒化膜１３ａの表面を酸化させて形成する場合には、前記第１窒化膜１３ａを３０Å〜６０Åの厚さにした後、その表面の一部を酸化させて第１酸化膜１３ｂを形成し、第１酸化膜１３ｂの形成後に残留する第１窒化膜１３ａの厚さが１０Å〜１５Åに維持できるようにする。
第２酸化膜１３ｄは前記第１酸化膜１３ｂより厚くするが、前記第１酸化膜１３ｂ、第２窒化膜１３ｃ、第２酸化膜１３ｄの厚さは１：１：１．２５〜１：２：２．３の比率を持つようにする。
前記第１酸化膜１３ｂは３０Å〜４５Åの厚さにし、第２窒化膜１３ｃは４０Å〜６０Åの厚さにし、第２酸化膜１３ｄは５０Å〜７０Åの厚さにすることが好ましい。
一方、前記ゲート間絶縁膜１３の物理的な厚さは１８０Åより小さくなければならず、前記ゲート間絶縁膜１３の電気的な厚さは１５０Åより小さくなければならない。
前記ゲート間絶縁膜１３を形成する時間が２時間以内となるよう、第１窒化膜１３ａ、第１酸化膜１３ｂ、第２窒化膜１３ｃ、第２酸化膜１３ｄ、第３窒化膜１３ｅの形成工程をコントロールする。
次に、前記ゲート間絶縁膜１３上にコントロールゲート用ポリシリコン膜１４とＷＳｉｘ膜１５を順次形成する。
前記コントロールゲート用ポリシリコン膜１４とＷＳｉｘ膜１５との積層膜はコントロールゲート１６として用いられる。
前記ＷＳｉｘ膜１５上にハードマスク膜１７を形成し、図１（ｂ）に示すように、前記ハードマスク膜１７をマスクとして前記ＷＳｉ膜１５とコントロールゲート用ポリシリコン膜１４とゲート間絶縁膜１３とフローティングゲート用ポリシリコン膜１２とトンネリング酸化膜１１をエッチングしてスタック構造のゲートを形成する。
以後、図面には図示していないが、前記トンネリング酸化膜１１からＷＳｉｘ１５までの構造物の両側にゲート側壁酸化膜を形成する。
前記フローティングゲート用ポリシリコン膜１２、コントロールゲート用ポリシリコン膜１４と界面を共有するゲート間絶縁膜１３が窒化膜の成分なので、前記ゲート側壁酸化膜の形成の際に前記フローティングゲート用ポリシリコン膜１２とコントロールゲート用ポリシリコン膜１４の酸化が防止され、ゲート間絶縁膜１３の厚さは増加しない。
これにより、本発明の実施例に係るフラッシュメモリ素子の製造を完了する。
前述した実施例ではスタック型ゲート構造について言及したが、自己整合型ＳＴＩ構造のゲートのように他の形態のゲートにも適用可能である。
１０ 半導体基板
１１ トンネリング酸化膜
１２ フローティングゲート用ポリシリコン膜
１３ ゲート間絶縁膜
１３ａ 第１窒化膜
１３ｂ 第２窒化膜
１３ｃ 第３窒化膜
１３ｂ 第１酸化膜
１３ｄ 第２酸化膜
１４ コントロールゲート用ポリシリコン膜
１５ ＷＳｉｘ膜
１６ コントロールゲート
１７ ハードマスク膜
１１ トンネリング酸化膜
１２ フローティングゲート用ポリシリコン膜
１３ ゲート間絶縁膜
１３ａ 第１窒化膜
１３ｂ 第２窒化膜
１３ｃ 第３窒化膜
１３ｂ 第１酸化膜
１３ｄ 第２酸化膜
１４ コントロールゲート用ポリシリコン膜
１５ ＷＳｉｘ膜
１６ コントロールゲート
１７ ハードマスク膜
Claims (9)
- 半導体基板上にトンネリング酸化膜とフローティングゲートを形成する段階と、
前記フローティングゲート上に第１窒化膜、第１酸化膜、第２窒化膜、第２酸化膜、第３窒化膜を積層してゲート間絶縁膜を形成する段階と、
前記ゲート間絶縁膜上にコントロールゲートを形成する段階とを含んでなるフラッシュメモリ素子の製造方法。 - 前記ゲート間絶縁膜を形成する前に、前記フローティングゲート上に発生した自然酸化膜を除去する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記第１窒化膜と前記第３窒化膜は１０Å〜１５Åの厚さにすることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記第１酸化膜は前記第１窒化膜の表面を酸化させて形成することを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記第１酸化膜は前記第１窒化膜上にＬＰＣＶＤ法で酸化膜を蒸着して形成することを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記ゲート間絶縁膜の物理的な厚さは１８０Åより小さくなるようにし、前記ゲート間絶縁膜の電気的な厚さは１５０Åより小さくなるようにすることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記第２窒化膜上の前記第２酸化膜の厚さを前記第２窒化膜下の前記第１酸化膜の厚さより厚くすることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
- 前記第１酸化膜：前記第２窒化膜：前記第２酸化膜の厚さは１：１：１．２５〜１：２：２．３の比率にすることを特徴とする請求項７記載のフラッシュメモリ素子の製造方法。
- 前記第１酸化膜を３０Å〜４５Åの厚さにし、前記第２窒化膜を４０Å〜６０Åの厚さにし、前記第２酸化膜を５０Å〜７０Åの厚さにすることを特徴とする請求項７記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111878A KR100673182B1 (ko) | 2004-12-24 | 2004-12-24 | 플래쉬 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006186300A true JP2006186300A (ja) | 2006-07-13 |
Family
ID=36612242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005164773A Pending JP2006186300A (ja) | 2004-12-24 | 2005-06-03 | フラッシュメモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060141711A1 (ja) |
| JP (1) | JP2006186300A (ja) |
| KR (1) | KR100673182B1 (ja) |
| TW (1) | TW200623273A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098510A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7898016B2 (en) | 2006-11-30 | 2011-03-01 | Seiko Epson Corporation | CMOS semiconductor non-volatile memory device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4751232B2 (ja) * | 2006-04-21 | 2011-08-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100932321B1 (ko) * | 2006-12-28 | 2009-12-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5361328B2 (ja) | 2008-10-27 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304829A (en) * | 1989-01-17 | 1994-04-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor device |
| US5120672A (en) * | 1989-02-22 | 1992-06-09 | Texas Instruments Incorporated | Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region |
| JP3600326B2 (ja) * | 1994-09-29 | 2004-12-15 | 旺宏電子股▲ふん▼有限公司 | 不揮発性半導体メモリ装置およびその製造方法 |
| US6130132A (en) * | 1998-04-06 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak |
| KR20040064965A (ko) * | 2003-01-13 | 2004-07-21 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 |
-
2004
- 2004-12-24 KR KR1020040111878A patent/KR100673182B1/ko not_active IP Right Cessation
-
2005
- 2005-05-17 US US11/131,092 patent/US20060141711A1/en not_active Abandoned
- 2005-05-18 TW TW094116073A patent/TW200623273A/zh unknown
- 2005-06-03 JP JP2005164773A patent/JP2006186300A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098510A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7898016B2 (en) | 2006-11-30 | 2011-03-01 | Seiko Epson Corporation | CMOS semiconductor non-volatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060073046A (ko) | 2006-06-28 |
| TW200623273A (en) | 2006-07-01 |
| US20060141711A1 (en) | 2006-06-29 |
| KR100673182B1 (ko) | 2007-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| JP5013050B2 (ja) | 半導体装置の製造方法 | |
| JP2004048004A (ja) | Ｅｅｐｒｏｍ及びその製造方法 | |
| JP2009027161A (ja) | フラッシュメモリ素子の製造方法 | |
| US8319273B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| JP2006196843A (ja) | 半導体装置およびその製造方法 | |
| JP2010103414A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100624290B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20070184605A1 (en) | Method of manufacturing flash memory device | |
| US20040147099A1 (en) | Method of producing semiconductor device | |
| JP2006186300A (ja) | フラッシュメモリ素子の製造方法 | |
| JP3833854B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100609942B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| JP4836730B2 (ja) | 半導体装置、およびその製造方法 | |
| KR100597646B1 (ko) | 플래쉬 메모리의 플로팅 게이트 제조 방법 | |
| JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20020095690A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2007173762A (ja) | フラッシュメモリ素子の製造方法 | |
| KR101002519B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP2010123591A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2005072597A (ja) | 蝕刻選択比の大きいバッファ層を利用した自己整列強誘電体ゲートトランジスタの製造方法 | |
| KR20100074675A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
| KR101051688B1 (ko) | 비휘발성메모리 및 그의 제조 방법 | |
| JP2000058682A (ja) | Ｍｏｓトランジスタ・フラッシュｅｐｒｏｍ装置を製造する際の酸化珪素の異方性化学的エッチング法の改良 |