JP2006173512A - 電子装置の製造方法および電子装置 - Google Patents
電子装置の製造方法および電子装置 Download PDFInfo
- Publication number
- JP2006173512A JP2006173512A JP2004367182A JP2004367182A JP2006173512A JP 2006173512 A JP2006173512 A JP 2006173512A JP 2004367182 A JP2004367182 A JP 2004367182A JP 2004367182 A JP2004367182 A JP 2004367182A JP 2006173512 A JP2006173512 A JP 2006173512A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- resin
- electronic component
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
【解決手段】表面実装型の光電変換素子やチップコンデンサ4を樹脂系の基板2の実装面に搭載した後に、基板2の実装面の反対面に配置した上金型6と、光電変換素子やチップコンデンサ4を収納するキャビティ7aが設けられ、基板2の実装面に配置した下金型7とで基板2を挟持して、光電変換素子やチップコンデンサ4を封止してなる光電変換素子の製造方法において、上金型6と下金型7とで基板2を挟持したときに、基板2の光電変換素子やチップコンデンサ4の搭載領域に対応する範囲に凹部6aが設けられた上金型6で封止をする。
【選択図】図2
Description
前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする。
本発明の実施の形態1に係る電子装置の製造方法を光電変換装置に例に図1から図5に基づいて説明する。まずは、光電変換装置の構成について図1に基づいて説明する。図1は、本発明の実施の形態1に係る電子装置の製造方法を説明する図であり、(a)は電子装置の一例である光電変換装置の平面図であり、(b)は(a)の正面図である。なお、図1(a)および同図(b)においては、樹脂封止前の状態の図であり、(b)においては、光電変換素子およびワイヤは便宜上省略している。
次に、本発明の実施の形態2に係る電子装置の製造方法を図3に基づいて説明する。図3は、本発明の実施の形態2に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図であり、(b)は上金型を説明する平面図である。なお、図3においては、図1および図2と同じ構成は同符号を付して説明を省略する。
次に、本発明の実施の形態3に係る電子装置の製造方法を図4に基づいて説明する。図4は、本発明の実施の形態3に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図であり、(b)は上金型を説明する平面図である。なお、図4においては、図1から図3と同じ構成は同符号を付して説明を省略する。
次に、本発明の実施の形態4に係る電子装置の製造方法を図5に基づいて説明する。図5は、本発明の実施の形態4に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図である。なお、図5においては、図1から図4と同じ構成は同符号を付して説明を省略する。
次に、本発明の実施の形態5に係る電子装置の製造方法を図6に基づいて説明する。図6は、本発明の実施の形態5に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図である。なお、図6においては、図1から図5と同じ構成は同符号を付して説明を省略する。
2 基板
2a 電極
2b 配線パターン
2c レジスト膜
3 光電変換素子
3a 受光面
4 チップコンデンサ
5 銀ペースト
6 上金型
6a 凹部
7 下金型
7a キャビティ
8 上金型
8a 凹部
9 上金型
9a 凹部
10 レジスト膜
11 上金型
12 ワイヤ
Claims (9)
- 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。 - 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域を囲う領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。 - 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板に対応する範囲であり、かつ前記第2の金型が前記樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。 - 前記電子部品を封止するに際し、前記樹脂系基板に、少なくとも前記第2の金型が当接して押圧する領域に対応する範囲であり、かつ前記実装面の反対面に、レジスト膜を予め形成しておくことを特徴とする請求項1から3のいずれかの項に記載の電子装置の製造方法。
- 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
前記電子部品を封止するに際し、前記樹脂系基板に、少なくとも前記第2の金型が押圧する領域に相当する範囲であり、かつ前記実装面の反対面に、レジスト膜を予め形成しておくことを特徴とする電子装置の製造方法。 - 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記電子部品を搭載した前記樹脂系基板の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
- 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記電子部品を搭載した前記樹脂系基板の搭載領域を囲う領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
- 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板に対応する範囲であり、かつ前記第2の金型が前記樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
- 請求項1から8のいずれかの項に記載の方法によって製造された電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367182A JP2006173512A (ja) | 2004-12-20 | 2004-12-20 | 電子装置の製造方法および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004367182A JP2006173512A (ja) | 2004-12-20 | 2004-12-20 | 電子装置の製造方法および電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173512A true JP2006173512A (ja) | 2006-06-29 |
Family
ID=36673896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004367182A Pending JP2006173512A (ja) | 2004-12-20 | 2004-12-20 | 電子装置の製造方法および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173512A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012121422A1 (ja) * | 2011-03-10 | 2012-09-13 | 日本電気株式会社 | フォトダイオードキャリア及びこれを用いたフォトセンサ |
-
2004
- 2004-12-20 JP JP2004367182A patent/JP2006173512A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012121422A1 (ja) * | 2011-03-10 | 2012-09-13 | 日本電気株式会社 | フォトダイオードキャリア及びこれを用いたフォトセンサ |
CN103415930A (zh) * | 2011-03-10 | 2013-11-27 | 日本电气株式会社 | 光电二极管载体和使用其的光传感器 |
JP5644936B2 (ja) * | 2011-03-10 | 2014-12-24 | 日本電気株式会社 | フォトダイオードキャリア及びこれを用いたフォトセンサ |
US9013020B2 (en) | 2011-03-10 | 2015-04-21 | Nec Corporation | Photodiode carrier and photo sensor using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5277755B2 (ja) | 電子部品 | |
EP2427040B1 (en) | Electronic component mounting device and method for producing the same | |
JP5009576B2 (ja) | 半導体装置の製造方法 | |
US20050158917A1 (en) | Manufacturing method for resin sealed semiconductor device | |
US8703532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2020509580A (ja) | 撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用 | |
JP5854140B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010016096A (ja) | 電子部品 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
EP3680211B1 (en) | Sensor unit and method of interconnecting a substrate and a carrier | |
JP2006173512A (ja) | 電子装置の製造方法および電子装置 | |
KR20050065328A (ko) | 혼성 집적 회로 장치 및 그 제조 방법 | |
JP2010118436A (ja) | 部品内蔵モジュールの製造方法 | |
JP5365373B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2010206028A (ja) | Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス | |
JP2004289017A (ja) | 樹脂封止型半導体装置 | |
KR20090062590A (ko) | 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법 | |
JP2015076547A (ja) | 電子装置およびその製造方法 | |
US7621757B2 (en) | Solderless electrical interconnection for electronic package | |
JP2008159670A (ja) | プリント配線基板および光通信モジュール | |
JP2007096182A (ja) | プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器 | |
JP4326385B2 (ja) | 半導体装置 | |
JP2004281471A (ja) | 配線基板 | |
KR100927423B1 (ko) | 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈 | |
JPH07307408A (ja) | Icパッケージおよびその組立方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |