JP2006173512A - 電子装置の製造方法および電子装置 - Google Patents

電子装置の製造方法および電子装置 Download PDF

Info

Publication number
JP2006173512A
JP2006173512A JP2004367182A JP2004367182A JP2006173512A JP 2006173512 A JP2006173512 A JP 2006173512A JP 2004367182 A JP2004367182 A JP 2004367182A JP 2004367182 A JP2004367182 A JP 2004367182A JP 2006173512 A JP2006173512 A JP 2006173512A
Authority
JP
Japan
Prior art keywords
mold
substrate
resin
electronic component
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004367182A
Other languages
English (en)
Inventor
Shozo Moribe
省三 森部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004367182A priority Critical patent/JP2006173512A/ja
Publication of JP2006173512A publication Critical patent/JP2006173512A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】樹脂系基板が変形しても、電子部品が剥離することが防止できる電子装置の製造方法を提供する。
【解決手段】表面実装型の光電変換素子やチップコンデンサ4を樹脂系の基板2の実装面に搭載した後に、基板2の実装面の反対面に配置した上金型6と、光電変換素子やチップコンデンサ4を収納するキャビティ7aが設けられ、基板2の実装面に配置した下金型7とで基板2を挟持して、光電変換素子やチップコンデンサ4を封止してなる光電変換素子の製造方法において、上金型6と下金型7とで基板2を挟持したときに、基板2の光電変換素子やチップコンデンサ4の搭載領域に対応する範囲に凹部6aが設けられた上金型6で封止をする。
【選択図】図2

Description

本発明は、表面実装型の電子部品を樹脂系基板の実装面に搭載して、上金型と下金型とで樹脂系基板を挟持して樹脂で封止する電子装置の製造方法および電子装置に関する。
配線パターンが形成された樹脂系基板に、表面実装型の半導体素子や、チップコンデンサや、チップ抵抗などの電子部品を搭載して、これらの電子部品を樹脂で封止した電子装置がある。図7は、樹脂系の基板2上にチップコンデンサ4が銀ペースト5で接着されており、基板2の両端部に形成された電極2aを挟むように、上金型11と下金型7とで型締めして樹脂封止する状態を示している。上金型11は、型面が平坦であり基板2の上面全てに渡って当接している。また下金型7は、チップコンデンサ4を収納するキャビティ7aが設けられている。このキャビティ7aに樹脂を充填して硬化させることで電子部品が封止される。
ところが、上金型11と下金型7とで型締めした際に、チップコンデンサ4などの表面実装型の電子部品が剥がれることがある。それは、図8に示すように、上金型11と下金型7とで基板2を挟持すると、基板2が変形してしまうためである。この変形は、上金型11の型面は平坦なので上金型11側には基板2は盛り上がるようには変形できない。反対に、下金型7にはキャビティ7aが設けられているので、実装面側の中央部分が盛り上がるように変形する。そうなると、チップコンデンサ4の周囲に強く応力がかかることになり、銀ペースト5で接着しているチップコンデンサ4が剥離してしまう。
このような上金型と下金型とで樹脂系基板を型締めした際の加圧力による問題を解決した電子装置の製造方法が特許文献1に記載されている。この電子装置の製造方法は、セラミック基板に搭載した電子部品を樹脂封止するに際し、予めセラミック樹脂系基板の上金型および下金型とが当接する位置に、金属薄膜を設けるようにしたものである。セラミック基板の上金型および下金型とが当接する位置に金属薄膜を設けることで、上下金型でセラミック基板を挟持して加圧しても、その加圧力を緩衝し、歪み力が発生せず、セラミック基板のクラックや割れの発生を抑止することができる。
特開2001−148392号公報
特許文献1に記載の電子装置の製造方法は、セラミック基板に搭載された電子部品を樹脂封止する際に、予めセラミック基板に金属薄膜を設けたものであるが、これを樹脂系基板に適用したとしても、同様に樹脂系基板の実装面側が盛り上がるように変形して電子部品が剥離するおそれがある。それは、金属薄膜は変形しにくいため、上金型と下金型との加圧力をそのまま樹脂系基板に伝達する。そうなると、上金型と下金型とが当接する位置の樹脂系基板のクラックや割れなどは防止できるかもしれないが、上金型と下金型との加圧力をそのまま樹脂系基板に伝達することによる樹脂系基板の変形は、抑止することができない。
そこで本発明の目的は、樹脂系基板が変形しても、電子部品が剥離することが防止できる電子装置の製造方法および電子装置を提供することにある。
本発明の電子部品の製造方法は、表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする。
第1の金型と第2の金型とで樹脂系基板を挟持したときに、金型の加圧力で樹脂系基板が変形するが、第1の金型に設けた凹部により、型締めした際の加圧による応力が分散するので、電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。
本願の第1の発明は、表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、樹脂系基板の実装面の反対面に配置した第1の金型と、電子部品を収納するキャビティが設けられ、樹脂系基板の実装面に配置した第2の金型とで樹脂系基板を挟持して、電子部品を封止してなる電子装置の製造方法において、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板の電子部品の搭載領域に対応する範囲に凹部が設けられた第1の金型で封止をすることを特徴としたものである。
第1の金型と第2の金型とで樹脂系基板を挟持したときに、金型の加圧力で樹脂系基板が変形するが、第1の金型は、樹脂系基板の電子部品の搭載領域に対応する範囲に凹部を設けているので、この凹部内の隙間に向かって樹脂系基板が膨らむことで、型締めした際の加圧による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。
本願の第2の発明は、表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、樹脂系基板の実装面の反対面に配置した第1の金型と、電子部品を収納するキャビティが設けられ、樹脂系基板の実装面に配置した第2の金型とで樹脂系基板を挟持して、電子部品を封止してなる電子装置の製造方法において、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板の電子部品の搭載領域を囲う領域に対応する範囲に凹部が設けられた第1の金型で封止をすることを特徴としたものである。
型締めした際に金型の加圧力で樹脂系基板が変形するが、第1の金型は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板の電子部品の搭載領域を囲う領域に対応する範囲に凹部を設けているので、この凹部内の隙間に向かって樹脂系基板が膨らむことで、型締めの際の加圧力による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。また、この凹部は、樹脂系基板の電子部品の搭載領域を囲う領域に対応する範囲としている。そうすることで、電子部品が複数搭載されている場合には、その複数の電子部品の搭載領域をまとめて1つの凹部とすることができるので、第1の金型の凹部を容易に作製することができる。
本願の第3の発明は、表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、樹脂系基板の実装面の反対面に配置した第1の金型と、電子部品を収納するキャビティが設けられ、樹脂系基板の実装面に配置した第2の金型とで樹脂系基板を挟持して、電子部品を封止してなる電子装置の製造方法において、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた第1の金型で封止をすることを特徴としたものである。
型締めした際に金型の加圧力で樹脂系基板が変形するが、第1の金型は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外に凹部を設けているので、この凹部内の隙間に向かって樹脂系基板が膨らむことで、型締めした際の加圧による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。また、この凹部は、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外としているので、電子装置の種類によって異なる電子部品の配置を意識することなく、第1の金型を作製することができる。
本願の第4の発明は、電子部品を封止するに際し、樹脂系基板に、少なくとも第2の金型が当接して押圧する領域に対応する範囲であり、かつ実装面の反対面に、レジスト膜を予め形成しておくことを特徴としたものである。
樹脂系基板に、少なくとも第2の金型が押圧する領域に対応する範囲であり、かつ実装面の反対面に、レジスト膜を予め形成しておくことで、更に第1の金型と第2の金型との加圧力を緩和させることができる。
本願の第5の発明は、表面実装型の電子部品を樹脂系基板の実装面に搭載した後、樹脂系基板の実装面の反対面に配置した第1の金型と、電子部品を収納するキャビティが設けられ、樹脂系基板の実装面に配置した第2の金型とで樹脂系基板を挟持して、電子部品を封止してなる電子装置の製造方法において、電子部品を封止するに際し、樹脂系基板に、少なくとも第2の金型が押圧する領域に相当する範囲であり、かつ実装面の反対面に、レジスト膜を予め形成しておくことを特徴としたものである。
樹脂系基板に、少なくとも第1の金型が押圧する領域に対応する範囲であり、かつ実装面の反対面にレジスト膜を予め形成しておくことで、更に第1の金型と第2の金型との加圧力を緩和させることができる。また、樹脂系基板の実装面の反対面にレジスト膜が形成されていることで、樹脂系基板と第1の金型との間に隙間ができる。この隙間に向かって樹脂系基板が膨らむことで応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。またレジスト膜を実装面の反対面の全ての範囲に形成したとしても、レジスト膜は、型締めの応力による樹脂系基板の膨らみを阻害しないので、第2の金型が押圧する領域に対応する範囲のみにレジスト膜を設けた場合と同じ効果が得られる。
本願の第6の発明は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、電子部品を搭載した樹脂系基板の搭載領域に対応する範囲に凹部が設けられた第1の金型で封止をすることを特徴としたものである。
更に、第1の金型は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板の電子部品の搭載領域に対応する範囲に凹部を設けているので、樹脂系基板の変形量がレジスト膜の厚みを超えたとしても、凹部内の隙間に向かって樹脂系基板が膨らむことで、型締めした際の加圧による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。
本願の第7の発明は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、電子部品を搭載した樹脂系基板の搭載領域を囲う領域に対応する範囲に凹部が設けられた第1の金型で封止をすることを特徴としたものである。
更に、第1の金型は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板の電子部品の搭載領域を囲う領域に対応する範囲に凹部を設けているので、樹脂系基板の変形量がレジスト膜の厚みを超えたとしても、凹部内の隙間に向かって樹脂系基板が膨らむことで型締めした際の加圧による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。また、この凹部は、樹脂系基板の電子部品の搭載領域を囲う領域に対応する範囲としている。そうすることで、電子部品が複数搭載されている場合には、その複数の電子部品の搭載領域をまとめて1つの凹部とすることができるので、第1の金型の凹部を容易に作製することができる。
本願の第8の発明は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた第1の金型で封止をすることを特徴としたものである。
更に、第1の金型は、第1の金型と第2の金型とで樹脂系基板を挟持したときに、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外に凹部を設けているので、樹脂系基板の変形量がレジスト膜の厚みを超えたとしても、凹部内の隙間に向かって樹脂系基板が膨らむことで型締めした際の加圧による応力が分散する。従って電子部品の実装面側の盛り上がりは少ないものとなるため、電子部品の剥離を抑制することができる。また、この凹部は、樹脂系基板に対応する範囲であり、かつ第2の金型が樹脂系基板と当接する領域に対応する範囲以外としているので、電子装置の種類によって異なる電子部品の配置を意識することなく、第1の金型を作製することができる。
本願の第1の発明から本願の第8の発明のいずれかの方法によって製造された電子装置としたものであり、この方法によって電子装置を製造することで、樹脂系基板が変形しても、電子部品が樹脂系基板から剥離することが防止できるので、電子部品が樹脂系基板から剥離した状態で出荷して、後に問題となることを防止できる。従って、品質の高い電子部品とすることができる。
(実施の形態1)
本発明の実施の形態1に係る電子装置の製造方法を光電変換装置に例に図1から図5に基づいて説明する。まずは、光電変換装置の構成について図1に基づいて説明する。図1は、本発明の実施の形態1に係る電子装置の製造方法を説明する図であり、(a)は電子装置の一例である光電変換装置の平面図であり、(b)は(a)の正面図である。なお、図1(a)および同図(b)においては、樹脂封止前の状態の図であり、(b)においては、光電変換素子およびワイヤは便宜上省略している。
図1(a)および同図(b)に示すように、光電変換装置1は、基板2に光電変換素子3と、2個のチップコンデンサ4とが搭載されている。
基板2は、平面視して矩形状に形成され、両端部には電極2aが断面コ字状に設けられている。基板2の材質は、樹脂系であり、ガラスエポキシ樹脂や、フェノール系樹脂や、ポリミド系樹脂などが使用できる。
電極2aは、基板2に形成された配線パターン2bと接続され、光電変換素子3とワイヤ12で接続されることで導通している。配線パターン2bは、光電変換素子3の下面と、チップコンデンサ4の一端とを接続するように設けられている。基板2の電極2aまたは配線パターン2bが形成されていないところには、レジスト膜2cが形成されている。
光電変換素子3は、光を受光面3aに入射して、光信号を電気信号へ変換する機能を有している。本実施の形態では、光電変換素子3として受光素子としたが発光素子としてもよいし、他の機能を有する半導体素子としてもよい。チップコンデンサ4は、光電変換素子3のノイズを除去するためのバイパスコンデンサとして搭載されている。光電変換素子3とチップコンデンサ4とは、銀ペースト5などの導電性バインダで基板2に設けられた配線パターン2bに接続されている。
光電変換素子3とチップコンデンサ4とは、基板2の所定の位置となる搭載領域(図1の点線で示される領域)に搭載されている。この搭載領域は、光電変換素子3とチップコンデンサ4などの電子部品を搭載するに必要な範囲であるとともに、他の電子部品を実装するために離間させる必要がある最小の範囲でもある。従って、搭載するに必要な銀ペースト5などの導電性バインダの範囲を含んでいる。
次に、基板2に搭載した電子部品である光電変換素子3とチップコンデンサ4と封止する上金型と下金型を図2に基づいて説明する。図2は、本発明の実施の形態1に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図であり、(b)は上金型を説明する平面図である。
図2(b)に示すように上金型6(第1の金型)は、上金型6と下金型7とで基板2を挟持したときに、一点鎖線で示される基板2の搭載領域(点線で囲まれた領域)に対応する範囲に凹部6a(同図(a)参照)が設けられている。この凹部6aの深さは、深すぎると樹脂漏れが発生するおそれがあるため、20μm程度が望ましい。
図2(a)に示すように下金型7(第2の金型)は、光電変換素子3とチップコンデンサ4とを収納し、樹脂を充填することで光電変換素子3とチップコンデンサ4とを封止するキャビティ7aが設けられている。
このような上金型6と下金型7とを用いた光電変換装置1の製造方法を図に基づいて説明する。
まず、基板2に電極2aと配線パターン2bとを形成する。次に、チップコンデンサ4と光電変換素子3とを搭載領域に位置する配線パターン2bに銀ペーストを塗布する。そしてチップコンデンサ4と光電変換素子3とを載置して、熱硬化等の処理を行い、チップコンデンサ4と光電変換素子3とを基板2に固着させる。このようにして図1に示される、樹脂封止前の状態の光電変換装置1となる。
次に、図2(a)に示すように、基板2の電子部品の実装面を下にして上金型6と、下金型7とで基板2を挟持して型締めする。
この際に、上金型6と下金型7が基板2を挟持する応力で基板2が変形する。この変形は、実装面側の中央部が盛り上がるように変形するとともに、この凹部6a内の隙間に向かっても基板2が膨らむことで応力が分散する。従ってチップコンデンサ4や光電変換素子3が搭載される実装面側の盛り上がりは少ないものとなるため、チップコンデンサ4や光電変換素子3の剥離を抑制することができる。
そして下金型7に設けられたキャビティ7aに溶融した樹脂を充填して硬化させる。
(実施の形態2)
次に、本発明の実施の形態2に係る電子装置の製造方法を図3に基づいて説明する。図3は、本発明の実施の形態2に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図であり、(b)は上金型を説明する平面図である。なお、図3においては、図1および図2と同じ構成は同符号を付して説明を省略する。
図3(b)に示すように上金型8(第1の金型)は、上金型8と下金型7とで基板2を挟持したときに、基板2(一点鎖線で囲まれた範囲)の搭載領域(点線で囲まれた領域)を囲う領域(二点鎖線で示される領域)に対応する範囲に、凹部8a(同図(a)参照)が設けられている。この凹部8aは、基板2の搭載領域(点線で囲まれた領域)を囲う領域に対応する範囲とすることで、光電変換素子3やチップコンデンサ4など複数の電子部品が搭載されている場合には、その複数の電子部品の搭載領域をまとめて1つの凹部8aとすることができるので、上金型8の凹部8aを容易に作製することができる。搭載領域は、電子部品の形状に応じて矩形状であるケースが多く、また電子部品の配置も縦列および横列に整列させて配置されるケースが多いので、搭載領域を囲う範囲とした凹部8aは、加工のしやすさという点からも矩形状に形成するのが望ましい。
このように凹部8aを設けた上金型8と下金型7とで、図3(a)に示すように基板2の電子部品の実装面を下にして上金型8と、下金型7とで基板2を挟持して型締めする。
この際に、上金型8と下金型7が基板2を挟持する応力で基板2が変形する。この変形は、実装面側の中央部が盛り上がるように変形するとともに、この凹部8a内の隙間に向かって基板2が膨らむことで応力が分散する。従って光電変換素子3やチップコンデンサ4が搭載されている実装面側の盛り上がりは少ないものとなるため、光電変換素子3やチップコンデンサ4の剥離を抑制することができる。
(実施の形態3)
次に、本発明の実施の形態3に係る電子装置の製造方法を図4に基づいて説明する。図4は、本発明の実施の形態3に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図であり、(b)は上金型を説明する平面図である。なお、図4においては、図1から図3と同じ構成は同符号を付して説明を省略する。
図4に示すように上金型9(第1の金型)は、上金型9と下金型7とで基板2を挟持したときに、基板2(一点鎖線で囲まれた範囲)に対応する範囲であり、かつ下金型7が基板2と当接する領域に対応する範囲以外の範囲(二点鎖線で囲まれた範囲)に凹部9aが設けられている。
このように凹部9aを設けた上金型9と下金型7とで、図4(a)に示すように基板2の電子部品の実装面を下にして上金型9と、下金型7とで基板2を挟持して型締めする。
この際に、上金型9と下金型7が基板2を挟持する応力で基板2が変形する。この変形は、実装面側の中央部が盛り上がるように変形するとともに、この凹部9a内の隙間に向かって基板2が膨らむことで、型締めした際の加圧による応力が分散する。従って光電変換素子3やチップコンデンサ4が搭載される実装面側の盛り上がりは少ないものとなるため、光電変換素子3やチップコンデンサ4の剥離を抑制することができる。また、この凹部9aは、基板2に対応する範囲であり、かつ下金型7が基板2と当接する領域に対応する範囲以外としているので、電子装置の種類によって異なる電子部品の配置を意識することなく、上金型9を作製することができる。
(実施の形態4)
次に、本発明の実施の形態4に係る電子装置の製造方法を図5に基づいて説明する。図5は、本発明の実施の形態4に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図である。なお、図5においては、図1から図4と同じ構成は同符号を付して説明を省略する。
図5に示すように基板2には、実装面の反対面であって、少なくとも下金型7が基板2に当接して押圧する領域に対応する範囲にレジスト膜10が形成されている。このレジスト膜10を予め形成しておくことで、上金型11と下金型7との加圧力を緩和させることできる。図5に示す上金型11は、型面が平坦に形成されているので、基板2の実装面の反対側の全面に上金型11が押圧することになる。従ってレジスト膜10を基板2の実装面の反対側の全面に設けている。レジスト膜10を実装面の反対面の全ての範囲に形成したとしても、レジスト膜10は、型締めの応力による基板2の膨らみを阻害しないので、下金型7が基板2を押圧する領域に対応する範囲のみにレジスト膜を設けた場合と同じ効果が得られる。
なお、このレジスト膜2cを実装面の反対面に形成する場合には、電極2aが配置されていない部分に形成されることになるので、厚みは少なくとも電極2aの厚みよりも厚く形成する必要がある。
(実施の形態5)
次に、本発明の実施の形態5に係る電子装置の製造方法を図6に基づいて説明する。図6は、本発明の実施の形態5に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図である。なお、図6においては、図1から図5と同じ構成は同符号を付して説明を省略する。
実施の形態5に係る電子装置の製造方法は、実施の形態2における上金型8と、実施の形態4におけるレジスト膜10を設けた基板2とを組み合わせたものである。
図6に示すように、上金型8(第1の金型)は、上金型8と下金型7とで基板2を挟持したときに、基板2の搭載領域を囲う領域に対応する範囲に、凹部8aが設けられている。
そして、基板2には、実装面の反対面であって、少なくとも下金型7が基板2に当接して押圧する領域に対応する範囲にレジスト膜10が形成されている。このレジスト膜10を予め形成しておくことで、上金型8と下金型7との加圧力を緩和させることできる。
図6に示す上金型8には、型面が搭載領域を囲う領域に対応する範囲とした凹部8aが設けられているが、レジスト膜10を基板2の実装面の反対側の全面に設けている。このように凹部8aおよびレジスト膜10を設けることで、基板2の変形量がレジスト膜10の厚みを超えたとしても、凹部8a内の隙間に向かって基板2が膨らむことで型締めした際の加圧による応力が分散する。従って光電変換素子3やチップコンデンサ4の実装面側の盛り上がりは少ないものとなるため、光電変換素子3やチップコンデンサ4の剥離を抑制することができる。
以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではなく、例えば、実施の形態5では、実施の形態2における上金型8と、実施の形態4におけるレジスト膜10を設けた基板2とを組み合わせたものであるが、レジスト膜10を設けた基板2と、実施の形態1における上金型6や、実施の形態4における上金型9を組み合わせて電子装置の樹脂封止を行うようにしてもよい。
本発明は、樹脂系基板が変形しても、電子部品が剥離することが防止できるので、表面実装型の電子部品を樹脂系基板の実装面に搭載して、上金型と下金型とで樹脂系基板を挟持して樹脂で封止する電子装置の製造方法に好適である。
本発明の実施の形態1に係る電子装置の製造方法を説明する図であり、(a)は電子装置の一例である光電変換装置の平面図、(b)は(a)の正面図 本発明の実施の形態1に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図、(b)は上金型を説明する平面図 本発明の実施の形態2に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図、(b)は上金型を説明する平面図 本発明の実施の形態3に係る上金型を説明する図であり、(a)は、上金型と下金型とで基板を挟持して型締めした状態を示す図、(b)は上金型を説明する平面図 本発明の実施の形態4に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図 本発明の実施の形態5に係る電子装置の製造方法を説明する図であり、上金型と下金型とで基板を挟持して型締めした状態を示す図 従来の電子装置の製造方法を説明する図 従来の電子装置の製造方法を説明する図
符号の説明
1 光電変換装置
2 基板
2a 電極
2b 配線パターン
2c レジスト膜
3 光電変換素子
3a 受光面
4 チップコンデンサ
5 銀ペースト
6 上金型
6a 凹部
7 下金型
7a キャビティ
8 上金型
8a 凹部
9 上金型
9a 凹部
10 レジスト膜
11 上金型
12 ワイヤ

Claims (9)

  1. 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
    前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。
  2. 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
    前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板の前記電子部品の搭載領域を囲う領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。
  3. 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
    前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板に対応する範囲であり、かつ前記第2の金型が前記樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた前記第1の金型で封止をすることを特徴とする電子装置の製造方法。
  4. 前記電子部品を封止するに際し、前記樹脂系基板に、少なくとも前記第2の金型が当接して押圧する領域に対応する範囲であり、かつ前記実装面の反対面に、レジスト膜を予め形成しておくことを特徴とする請求項1から3のいずれかの項に記載の電子装置の製造方法。
  5. 表面実装型の電子部品を樹脂系基板の実装面に搭載した後に、前記樹脂系基板の実装面の反対面に配置した第1の金型と、前記電子部品を収納するキャビティが設けられ、前記樹脂系基板の実装面に配置した第2の金型とで前記樹脂系基板を挟持して、前記電子部品を封止してなる電子装置の製造方法において、
    前記電子部品を封止するに際し、前記樹脂系基板に、少なくとも前記第2の金型が押圧する領域に相当する範囲であり、かつ前記実装面の反対面に、レジスト膜を予め形成しておくことを特徴とする電子装置の製造方法。
  6. 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記電子部品を搭載した前記樹脂系基板の搭載領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
  7. 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記電子部品を搭載した前記樹脂系基板の搭載領域を囲う領域に対応する範囲に凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
  8. 前記第1の金型と前記第2の金型とで前記樹脂系基板を挟持したときに、前記樹脂系基板に対応する範囲であり、かつ前記第2の金型が前記樹脂系基板と当接する領域に対応する範囲以外に、少なくとも凹部が設けられた前記第1の金型で封止をすることを特徴とする請求項5記載の電子装置の製造方法。
  9. 請求項1から8のいずれかの項に記載の方法によって製造された電子装置。
JP2004367182A 2004-12-20 2004-12-20 電子装置の製造方法および電子装置 Pending JP2006173512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004367182A JP2006173512A (ja) 2004-12-20 2004-12-20 電子装置の製造方法および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004367182A JP2006173512A (ja) 2004-12-20 2004-12-20 電子装置の製造方法および電子装置

Publications (1)

Publication Number Publication Date
JP2006173512A true JP2006173512A (ja) 2006-06-29

Family

ID=36673896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367182A Pending JP2006173512A (ja) 2004-12-20 2004-12-20 電子装置の製造方法および電子装置

Country Status (1)

Country Link
JP (1) JP2006173512A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121422A1 (ja) * 2011-03-10 2012-09-13 日本電気株式会社 フォトダイオードキャリア及びこれを用いたフォトセンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121422A1 (ja) * 2011-03-10 2012-09-13 日本電気株式会社 フォトダイオードキャリア及びこれを用いたフォトセンサ
CN103415930A (zh) * 2011-03-10 2013-11-27 日本电气株式会社 光电二极管载体和使用其的光传感器
JP5644936B2 (ja) * 2011-03-10 2014-12-24 日本電気株式会社 フォトダイオードキャリア及びこれを用いたフォトセンサ
US9013020B2 (en) 2011-03-10 2015-04-21 Nec Corporation Photodiode carrier and photo sensor using the same

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
EP2427040B1 (en) Electronic component mounting device and method for producing the same
JP5009576B2 (ja) 半導体装置の製造方法
US20050158917A1 (en) Manufacturing method for resin sealed semiconductor device
US8703532B2 (en) Semiconductor device and manufacturing method thereof
JP2020509580A (ja) 撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用
JP5854140B2 (ja) 半導体装置および半導体装置の製造方法
JP2010016096A (ja) 電子部品
JP4334335B2 (ja) 混成集積回路装置の製造方法
EP3680211B1 (en) Sensor unit and method of interconnecting a substrate and a carrier
JP2006173512A (ja) 電子装置の製造方法および電子装置
KR20050065328A (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP2010118436A (ja) 部品内蔵モジュールの製造方法
JP5365373B2 (ja) 電子部品パッケージおよびその製造方法
JP2010206028A (ja) Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス
JP2004289017A (ja) 樹脂封止型半導体装置
KR20090062590A (ko) 열압착용 패드 및 그를 이용하여 커버레이어를인쇄회로기판에 열압착하는 방법
JP2015076547A (ja) 電子装置およびその製造方法
US7621757B2 (en) Solderless electrical interconnection for electronic package
JP2008159670A (ja) プリント配線基板および光通信モジュール
JP2007096182A (ja) プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器
JP4326385B2 (ja) 半導体装置
JP2004281471A (ja) 配線基板
KR100927423B1 (ko) 글라스 캡 몰딩 패키지 및 그 제조방법, 그리고 카메라모듈
JPH07307408A (ja) Icパッケージおよびその組立方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020