JP2006172749A - ランプ点灯回路 - Google Patents

Abstract

【課題】 電源入力初期にランプが点灯するといった誤動作が起こるのを防止したランプ点灯回路を提供すること。
【解決手段】 誤動作防止回路６は、電源投入時に出力制御回路５が正常に動作を開始し、ランプ１の点灯／非点灯を制御する出力制御信号を出力するまでの間、発振回路４、駆動回路３ａの動作を阻止する。電源が投入されると電源電圧は時間とともに増加し、電源電圧が所定の電圧まで立ち上がると、出力制御回路５が正常動作を開始する。この間、誤動作防止回路６により発振回路４、駆動回路３ａは作動が阻止される。その後、出力制御回路５にランプ点灯指令が入力されると、発振回路４の出力が駆動回路３ａを介して電力制御素子ＳＷ１に伝達され、電力制御素子ＳＷ１が駆動され、昇圧トランス２の二次側に電圧が発生し、ランプ１が点灯する。
【選択図】 図１

Description

この発明は原稿露光用等の光源等に用いられる希ガス蛍光ランプの点灯回路に関し、特に、電源投入時の誤動作防止する回路構成を備えた希ガス蛍光ランプの点灯回路に関するものである。

従来、ファクシミリや複写機等の情報機器の原稿照明用光源や、液晶パネルディスプレイのバックライト光源において、希ガス蛍光ランプが多く使われている。該希ガス蛍光ランプとしては、放電容器を形成する直管状のガラス管の外壁に管軸方向に伸びる一対の帯状電極が対向配置された外部電極型等の希ガス蛍光ランプが知られている。
また、該希ガス蛍光ランプに電力を供給するには、ＤＣ電源と該ＤＣ電源からの出力を高周波高電圧に変換するインバータ回路、該インバータ回路の出力を外部からの信号に応じて制御する出力制御回路、等を具備した点灯回路が必要である。
上記ランプ点灯回路に設けられる昇圧回路としては、フライバック方式のもの（以下フライバック回路という）が代表的である。また、制御回路としては、入力電圧の変動に対して出力エネルギーを一定化させようとするものや、フライバック回路のＦＥＴ素子にかかる電圧を一定化させることで出力エネルギーを一定化させようとするもの等がある。これらの制御回路としては、一つのＩＣの中に回路を構築したものが利用されていた。

このような技術として、例えば、特許文献１には、蛍光ランプの点灯に利用できる点灯回路として、信号発生回路と該信号発生回路の信号を受け電源をＯＮ−ＯＦＦさせる電源開閉回路と、高周波トランスを備えたインバータ回路が記載されている。
また、特許文献２には、放電容器外面に電極を配置した希ガス蛍光ランプを点灯するために、インバータ回路ＩＣを用いた点灯回路が記載されている。該インバータ回路ＩＣは、電源からの電圧を印加すると該インバータ回路ＩＣ内部のパルス発生回路からパルス信号が発生し、該パルス信号がスイッチング素子をＯＮ−ＯＦＦすることによって該インバータ回路ＩＣから高周波高電圧を該希ガス蛍光ランプに印加するといったものである。
更には、特許文献３には、外部電極型の希ガス蛍光ランプに印加する高周波高電圧を発生する昇圧トランスに、高周波駆動信号を入力するＦＥＴが接続され、該ＦＥＴのゲート信号を開閉する駆動信号がＰＷＭ制御回路によって形成される点灯装置が記載されている。上記ＰＷＭ制御回路は、一つのＩＣの中に回路を構築している。

しかしながら、ＩＣの中にインバータ回路自身やＰＷＭ制御回路等を組み込んだものは、該ＩＣ自身の価格が高く、複写機の普及機等安価なタイプには不向きであり、インバータ回路全体のコストダウンが求められている。そこで、制御回路全体をＩＣ中に組み込むのではなく、安価な普及型ＩＣを用いて発振回路と反転回路とを構成し、インバータ回路全体としては安価な構成とすることが考えられる。
普及型ＩＣを用いた安価な構成のランプ点灯回路１０のブロック図を図１７に示し、その具体的な回路構成例を図１８に示す。
図１７に示すように、昇圧トランス（以下トランスという）２の一次側巻線に直列に電力制御回路３に設けられた電力制御素子ＳＷ１が接続され、トランス２の二次側巻線に希ガス蛍光ランプ１が接続されている。電力制御回路３内には、上記電力制御素子ＳＷ１を駆動する駆動回路３ａが設けられている。上記電力制御素子ＳＷ１は、例えばＦＥＴ、トランジスタ、あるいは、ＩＧＢＴから構成される。

駆動回路３ａは、発振回路４の出力パルス信号（Ｂ）により駆動され、駆動回路３ａの駆動パルス信号（Ｃ）により、電力制御素子ＳＷ１が駆動される。電力制御素子ＳＷ１がオン状態になると、トランス２の一次側に電流が流れ、トランス２にエネルギーが蓄積される。さらに電力制御素子ＳＷ１がオフ状態になるとトランス２に蓄積されたエネルギーがトランス２のフライバック動作により、二次側に放電ランプの放電開始電圧以上の高い電圧を生起させ、希ガス蛍光ランプ（以下単にランプともいう）１を点灯させる。
上記駆動回路３ａは例えば図１８に示すように、スイッチング素子ＳＷ２，ＳＷ３を直列接続した回路から構成される。また、発振回路４は、リラクゼーション等の一般に知られている発振回路で構成され、所望のオン／オフデューティ信号を発生する。なお、発振回路４として、安価な普及型ＩＣを用いることもある。
出力制御回路５は外部から与えられるランプ点灯制御信号Ｅに応じて、ランプ１の点灯／非点灯を制御する回路であり、図１７に示すように、遅延回路５ａとスイッチ回路５ｂから構成される。

ランプ１を非点灯とする際、出力制御回路５のスイッチ回路５ｂを導通状態にして、発振回路４の出力を接地し、また、ランプ１を点灯させる際、スイッチ回路５ｂを非導通状態として、発振回路４の出力を駆動回路３ａに入力し、電力制御素子ＳＷ１をスイッチング動作させる。
上記遅延回路５ａは、ノイズ信号などにより出力制御回路５が誤動作しないように設けられたものであり、遅延回路５ａを設けることで、ノイズなどによりランプ点灯制御信号Ｅが変動してもスイッチ回路５ｂがノイズにより動作するのを回避することができる。
上記発振回路４、駆動回路３ａ、およびトランス２と電力制御素子ＳＷ１の直列回路には、図示しない直流電源からＤＣ２４Ｖの電源電圧＋Ｖ（Ａ）が供給され、電源ラインには、平滑用のコンデンサＣ２が接続される。なお、コンデンサＣ２は、図示しない直流電源側に設けられていてもよい。

上記出力制御回路５の構成例を図１８に示す。出力制御回路５は、例えば抵抗Ｒ１とコンデンサＣ１から構成される遅延回路と、トランジスタ等のスイッチング素子ＳＷ４を有するオープンコレクタ回路等のスイッチ回路から構成され、抵抗Ｒ１は抵抗Ｒ２を介して電源ラインに接続され、抵抗Ｒ１と抵抗Ｒ２の接続点にランプ点灯制御信号Ｅが入力される。ランプ点灯制御信号Ｅは、通常（ランプ非点灯時）はハイレベルであり、ランプを点灯させる際、ローレベル（接地レベル）になる。
したがって、ランプ非点灯時はＳＷ４にベース電流が流れ、ＳＷ４はＯＮ状態となる。この時コンデンサＣ１はＳＷ４のＶｂｅに充電されている。このため、発振回路４の出力Ｂは接地レベルとなり、駆動回路３ａは動作しない。
ランプ点灯制御信号が接地レベルになると、コンデンサＣ１に充電されていた電荷は、抵抗Ｒ１を介して放電する。このため、Ｄ点の電位がローレベルとなり、スイッチ素子ＳＷ４がオフ状態になり、発振回路４が出力が駆動回路３ａに入力される。
特開平５−６７９４号公報 特開平１０−２８９７９１号公報 特開２００１−８５１８２号公報

複写機などの読み取り光源は、コストが非常に厳しく、ランプ点灯回路の発振回路４を安価な汎用ＩＣ、たとえばコンパレータなどで構成することがある。
発振回路を安価な汎用ＩＣ、たとえばコンパレータなどで発振回路４を構成した場合、電源を入れる等の入力初期に出力制御回路５の動作より早く発振回路４が動作し、ランプ接続側に高電圧が出力し、ランプが一瞬点灯する等の誤動作をするといった問題が発生した。この現象は光量立ち上がり時間の早い希ガス蛍光ランプ特有の問題である。
また、複写機等の機種によっては定期的に待機動作に切り換えるものも有り、該切り替え時にも誤動作する場合が有り、高電圧が該ランプ間に発生し出力され該希ガス蛍光ランプが発光するといった問題があった。
このような誤動作が生ずる理由を前記図１７，１８に示したランプ点灯回路の場合について、図１９に示すタイムチャートにより説明する。

ランプ点灯回路の電源を入れると（図１９中のｔｏｎ）、入力電源電圧Ａが徐々に上昇し（図１９の（ａ））、発振回路４の起動電圧Ｖ１に達した時点（図１９中のｔ１）で該発振回路４が動作し（図１９の（ｂ）（ｃ））、該発振回路４からの信号Ｂが発生する（図中のｔ１以降）。
この回路では、電源投入と同時に発振回路４と駆動回路３ａに電源が供給されるため、該発振回路４の動作と同時に駆動回路３ａが動作し（図１９の（ｄ）（ｅ））、駆動回路３ａから出力信号Ｃが発生する。
一方、出力制御回路５に供給される電源電圧も徐々に上昇し、また、遅延回路５ｃの出力であるＤ点の電圧も、これに遅れて徐々に上昇する（図１９の（ｆ））。
該出力制御回路５のスイッチ回路５ｂは、電源電圧ＡおよびＤ点の電圧が充分高いレベルになる時点（ｔ２）までは動作しておらず、ｔ２の時点で初めて動作を開始する（図１９の（ｇ））。

図１７，図１８に示した回路の場合、電源投入前には、出力制御回路５のコンデンサＣ１は、充電されておらずＤ点の電圧は、ローレベルである（図１９中、ｔ０）。ｔｏｎの時点で入力電源が投入されると、Ｄ点の電圧は、前記したように入力電源電圧Ａの上昇とともに上昇する。
ここで、発振回路４は、電源電圧Ａが電圧Ｖ１（ｔ１の時点）で動作を開始するが、電源電圧Ａが上昇し、電圧ＡがＶ２（ｔ２の時点）にならないと出力制御回路５のスイッチ回路５ｂが動作を開始しない場合、発振回路４が動作を開始しても、出力制御回路５のスイッチ回路５ｂはオン状態にならない。
この現象は、発振回路４と出力制御回路５の起動電圧とに違いがあり、発振回路４より出力制御回路５の動作開始が遅い場合に発生する問題である。
このような場合、時刻ｔ１からｔ２の期間において、あたかも点灯指令が入力されている状態と同様な状態になる（点灯制御信号がローレベルの状態）。
したがって、出力制御回路５のスイッチ回路５ｂがオフ状態からオン状態になるまでの期間（出力制御回路５の出力が、ハイインピーダンスからローインピーダンスになるまでの期間）、ランプ１が点灯することになる（ｔ１からｔ２の期間）。
ｔ２以降は、出力制御回路５がローインピーダンスとなっているので駆動回路３ａは動作せず、駆動回路３ａから出力（Ｃ）は発生しない。

また、ｔ３の時点で外部からの点灯指令が入力された場合の動作は次のようになる。
外部からの指令によりランプ１を点灯させる場合には、点灯指令をランプ点灯回路に入力し、点灯制御信号Ｅをハイレベルからローレベルにする（図１９の（ｈ））。
これにより、出力制御回路５ａの遅延回路５ａのコンデンサＣ１に充電されていた電荷が放電し、スイッチ回路５ｂがオフとなり、その出力がハイインピーダンスとなるので、駆動回路３ａから出力（Ｃ）が発生し、これにより、電力制御素子ＳＷ１が駆動される。 なお、図１９では、電源電圧Ａと、遅延回路５ａの出力であるＤ点の電圧の立ち上がりを、同様の波形で示しているが、出力制御回路５を、図１８に示す回路構成とし、スイッチング素子ＳＷ４の誤動作を防止するためにエミッタ−ベース間にコンデンサＣ１を挿入する場合には、ＲＣの時定数回路が構成されるため、Ｄ点の電圧の立ち上がりは、入力電源電圧Ａの立ち上がりよりも遅れることになる。

その結果、出力制御回路５の動作開始が遅くなる。このため、ｔ１とｔ２の間隔が大きくなり、誤動作によるランプの点灯時間が長くなる。また、仮に、発振回路４、駆動回路３ａの動作開始電圧と、出力制御回路５の動作開始電圧が同じであったとしても、出力制御回路５のスイッチ回路の出力がローレベルになるタイミングは発振回路４、駆動回路３ａの動作開始より遅れ、ランプが誤点灯することになる。
上記では、昇圧回路としてフライバック回路を用いた場合について説明したが、プッシュプル方式の回路（以下、プッシュプル回路という）を用いた場合でも、同様の問題が生ずる。
本発明は、以上のような問題点に鑑みなされたものであって、この発明の目的は、安価な回路素子を用いたランプ点灯回路においても、電源入力初期にランプが点灯するといった誤動作が起こるのを防止することができるランプ点灯回路を提供することである。

本発明においては、上記課題を次のように解決する。
（１）発振回路と、該発振回路により制御され、昇圧トランスに電力を送電する電力制御素子を備えた電力制御回路と、上記電力制御素子の開閉に合わせて、前記希ガス蛍光ランプに印加する高電圧を生成する昇圧トランスと、上記希ガス蛍光ランプの点灯／非点灯を制御する出力制御回路を具備した希ガス蛍光ランプの点灯回路において、上記点灯回路に、電源投入後、上記出力制御回路が正常に動作するまでの間（出力制御回路がランプ１の点灯／非点灯を制御する出力制御信号を出力するまでの間）、ランプの点灯動作を非動作状態にする回路（誤動作防止回路という）を設ける。
（２）上記（１）において、誤動作防止回路を、上記出力制御回路が正常に動作するまでの間、上記発振回路及び／または電力制御回路への電源供給を遅延させる遅延回路から構成し、発振回路及び／または電力制御回路への給電を出力制御回路への給電より遅らせる。これにより、出力制御回路が動作を開始する前に、発振回路及び／または電力制御回路が動作を開始することはなく、電源入力初期に一瞬ランプが点灯してしまうといった誤動作を防止することができる。
（３）上記（２）において、遅延回路を、時間とともに上昇する電源電圧をレベルシフトする定電圧ダイオードから構成する。すなわち、電源回路には通常、平滑用のコンデンサなどが設けられており、電源電圧は時間とともに上昇する。したがって、レベルシフト回路として動作する定電圧ダイオードを介して発振回路及び／または電力制御回路へ給電することにより、発振回路及び／または電力制御回路への給電を出力制御回路への給電より遅延させることができる。

本発明においては、以下の効果を得ることができる。
（１）ランプ点灯回路に、電源投入後、出力制御回路が正常に動作するまでの間、ランプの点灯動作を非動作状態にする誤動作防止回路を設けたので、電源投入時、出力制御回路が動作を開始する前に、発振回路や電力制御回路が動作した場合でも、電源入力初期に一瞬ランプが点灯してしまうといった誤動作を確実に防止することができる。
（２）誤動作防止回路を、上記出力制御回路が正常に動作するまでの間、上記発振回路及び／または電力制御回路への電源供給を遅延させる遅延回路から構成することで、比較的簡単な回路を付加するだけで、電源入力初期に一瞬ランプが点灯してしまうといった誤動作を防止することができる。
特に、電源電圧は通常時間とともに上昇するので、定電圧ダイオードにより電源電圧をレベルシフトして、発振回路及び／または電力制御回路へ給電することにより、実質的に発振回路及び／または電力制御回路への給電を遅延させることができ、極めて簡単な回路を付加するだけで、電源入力初期に一瞬ランプが点灯してしまうといった誤動作を防止することができる。

図１は本発明の基本構成を示す図である。
図１において、ランプ点灯回路１０には電源１１が接続され、電源スイッチ１１ａが投入されると、ランプ点灯回路１０に電源１１から例えばＤＣ２４Ｖの直流電圧が供給される。電源１１には平滑コンデンサなどが設けられ、電源スイッチ１１ａが投入されると、電源１１から供給される直流電圧は、時間とともに徐々に増加する。
ランプ点灯回路１０は、前記したように発振回路４と電力制御回路３とトランス２を備え、トランス２の一次側巻線に直列に電力制御回路３が接続され、トランス２の二次側巻線に希ガス蛍光ランプ１が接続されている。電力制御回路３内には、上記電力制御素子ＳＷ１を駆動する駆動回路３ａが設けられている。
駆動回路３ａは、発振回路４の出力パルス信号により駆動され、駆動回路３ａの駆動パルス信号により、電力制御回路３に設けられた電力制御素子ＳＷ１が駆動され、希ガス蛍光ランプ１が点灯する。
出力制御回路５は、前記したように外部から与えられるランプ点灯制御信号Ｅに応じて、ランプ１の点灯／非点灯を制御する。
本発明では、上記ランプ点灯回路において、前記した電源入力初期に一瞬ランプが点灯してしまうといった誤動作を防止するため、誤動作防止回路６が設けられている。
誤動作防止回路６は、電源投入時に、出力制御回路５が正常に動作を開始し、ランプ点灯制御信号Ｅに応じたランプ１の点灯／非点灯を制御する出力制御信号を出力するまでの間、発振回路４及び／または電力制御回路３の駆動回路３ａの動作を阻止する。
このため、電源投入初期に出力制御回路５が動作を開始する前に発振回路４および駆動回路３ａが動作を開始することがない。このため電源投入初期にランプ１が点灯することがない。

次に、本発明の具体的な構成例について説明する。
図２は本発明の第１の実施例のランプ点灯回路のブロック図、図３はその具体的な回路構成例を示す図である。
図２、図３に示す発振回路４、電力制御回路３、出力制御回路５の構成は前記図１７，図１８に示したものと同様であり、図２、図３に示すように、トランス２の一次側巻線に直列に電力制御回路３に設けられた電力制御素子ＳＷ１が接続され、トランス２の二次側巻線に希ガス蛍光ランプ１が接続されている。電力制御回路３内には、上記電力制御素子ＳＷ１を駆動する駆動回路３ａが設けられている。上記電力制御素子ＳＷ１は、例えばＦＥＴ、トランジスタ、あるいは、ＩＧＢＴから構成される。
駆動回路３ａは、発振回路４の出力パルス信号（Ｂ）により駆動され、駆動回路３ａの駆動パルス信号（Ｃ）により、電力制御素子ＳＷ１が駆動される。電力制御素子ＳＷ１がオン状態になると、トランス２の一次側に電流を流れ、トランス２にエネルギーが蓄積される。さらに電力制御素子ＳＷ１がオフ状態になるとトランス２に蓄積されたエネルギーがトランス２のフライバック動作により、二次側に放電ランプの放電開始電圧以上の高い電圧を生起させ、ランプ１を点灯させる。
上記駆動回路３ａは例えば図３に示すように、スイッチング素子ＳＷ２，ＳＷ３を直列接続した回路から構成される。また、発振回路４は、例えば安価な普及型ＩＣを用いて構成され、所望のオン／オフデューティ信号を発生する。
出力制御回路５は遅延回路５ａとスイッチ回路５ｂから構成され、外部から与えられるランプ点灯制御信号Ｅに応じて、ランプ１の点灯／非点灯を制御する。

本実施例では、出力制御回路５のスイッチ回路５ｂの出力は、発振回路４の出力（Ｂ）に接続されており、ランプ１を非点灯とする際、前記したように出力制御回路５のスイッチ回路５ｂを導通状態にして、発振回路４の出力を接地し、また、ランプ１を点灯させる際、スイッチ回路５ｂを非導通状態として、発振回路４の出力を駆動回路３ａに入力し、電力制御素子ＳＷ１をスイッチング動作させる。
上記発振回路４、駆動回路３ａ、およびトランス２と電力制御素子ＳＷ１の直列回路には、図示しない直流電源からＤＣ２４Ｖの電源電圧＋Ｖ（Ａ）が供給され、電源ラインには、図３に示すように平滑用のコンデンサＣ２が接続される。なお、コンデンサＣ２は、図示しない直流電源側に設けられていてもよい。

上記出力制御回路５の構成は、前記図１８に示したものと同様であり、図３に示すように例えば抵抗Ｒ１とコンデンサＣ１から構成される遅延回路５ａと、トランジスタ等のスイッチング素子ＳＷ４を有するオープンコレクタ回路等のスイッチ回路５ｂから構成され、スイッチング素子ＳＷ４のコレクタは、発振回路４の出力（Ｂ）に接続されている。
抵抗Ｒ１は抵抗Ｒ２を介して電源ラインに接続され、抵抗Ｒ１と抵抗Ｒ２の接続点にランプ点灯制御信号Ｅが入力される。ランプ点灯制御信号Ｅは、通常（ランプ非点灯時）はハイレベルであり、ランプを点灯させる際、ローレベル（接地レベル）になる。
したがって、ランプ非点灯時はＳＷ４にベース電流が流れ、ＳＷ４はＯＮ状態になる。このときコンデンサＣ１はＳＷ４のＶｂｅに充電されている。このため、発振回路４の出力Ｂは接地レベルとなり、駆動回路３ａは動作しない。なお、前記したように、電源投入初期は電源電圧が所定の電圧まで立ち上がり、コンデンサＣ１が充電され、スイッチ素子ＳＷ４に充分なベース電流が流れるまで、スイッチ素子ＳＷ４はオフ状態である。
ランプ点灯制御信号が接地レベルになると、コンデンサＣ１に充電されていた電荷は、抵抗Ｒ１を介して放電する。このため、Ｄ点の電位がローレベルとなり、スイッチ素子ＳＷ４がオフ状態になり、発振回路４が出力が駆動回路３ａに入力される。

本発明では、電源投入初期にランプ１が点灯するのを防止するため、発振回路４、駆動回路３ａの動作を電源投入初期に遅延させる誤動作防止回路６が設けられている。誤動作防止回路６は、本実施例では遅延回路６ａから構成され、電源投入時に、発振回路４、駆動回路３ａへの電源電圧の給電を遅延させる。
図４、図５は遅延回路６ａの構成例を示す図であり、図４（ａ）は、遅延回路６ａとして、定電圧ダイオードＺＤを設け、電源電圧を平滑するための平滑用コンデンサＣ２を利用して遅延回路６ａを構成した場合を示している。
上記定電圧ダイオードＺＤはレベルシフト回路として機能し、電源投入時、平滑コンデンサＣ２などによる遅れにより徐々に上昇する電源電圧が、定電圧ダイオードＺＤの導通開始電圧を越えるまで、発振回路４、駆動回路３ａへの給電を遅延させる。
上記定電圧ダイオードＺＤを適宜選定し、定電圧ダイオードＺＤの導通開始電圧を変えることで、上記遅延時間を変更することができる。
なお、図４（ａ）では平滑用コンデンサＣ２をランプ点灯回路内に設けた場合について、示したが、ランプ点灯回路に給電する電源中には、通常平滑用コンデンサが設けられているで、必ずしもランプ点灯回路内に平滑コンデンサを設ける必要はない。
遅延回路６ａを図４（ａ）のように構成すれば、定電圧ダイオードＺＤを回路中に追加するだけで、発振回路４、駆動回路３ａへの電源電圧の給電を遅延させることができる。このため極めて安価に遅延回路を構成することができる。
図３に示した本発明の実施例１の具体的回路構成例では、上記図４（ａ）に示した遅延回路を用いた場合を示している。

図４（ｂ）は、上記定電圧ダイオードに換え、シャントレギュレータＳＲを用いて遅延回路６ａを構成した例を示している。シャントレギュレータＳＲは、並列に接続された抵抗ＲＡ、ＲＢの分圧比に応じた電圧にシャントレギュレータＳＲの両端子間の電圧を制御する機能を備えた素子である。このため、抵抗ＲＡ、ＲＢの分圧比を変えることにより、レベルシフト電圧を変化させることができ、遅延時間を変更することができる。
図５（ａ）（ｂ）は、コンデンサＣｄと抵抗Ｒｄからなる一次遅れ要素を用いて遅延回路６ａを構成した場合を示している。（ａ）は、コンデンサＣｄと抵抗Ｒｄの接続点を発振回路４と駆動回路３ａの給電ラインに直接接続した場合を示し、（ｂ）は、コンデンサＣｄと抵抗Ｒｄの接続点の電位によりスイッチング素子ＳＷｄを駆動し、発振回路４と駆動回路３ａに給電する構成を示している。
何れの遅延回路においても、一次遅れ回路の時定数により、遅延時間を設定することができる。
誤動作防止回路として、上記遅延回路６ａを設けるにより、出力制御回路５の動作より遅く、発振回路４および駆動回路３ａの動作を開始させることができ、電源投入時にランプが点灯するのを防止することができる。

図２、図３において、入力電源より、ＤＣ２４Ｖの電圧がランプ点灯回路に印加されると、時間とともに徐々に上昇する電源電圧が、トランス２と電力制御素子ＳＷ１の直列回路、および出力制御回路５に印加される。
一方、発振回路４、駆動回路３ａの電源側には、遅延回路６ａを有する誤動作防止回路５が設けられているため、発振回路４、駆動回路３ａには、直ちに電源電圧が印加されず、その動作開始は遅延する。すなわち、出力制御回路５が正常動作を開始するまで、発振回路４と、駆動回路３ａは動作を開始しない。
このため、出力制御回路５が正常動作を開始するまでの間に、その出力が一時的にハイインピーダンスになっても、駆動回路３ａの出力は電力制御素子ＳＷ１に入力されず、ランプ１が点灯することはない。
そして、出力制御回路５が正常動作を開始した後に、発振回路４と駆動回路３ａが動作を開始する。そのときランプ点灯制御信号Ｅがハイレベルであれば、出力制御回路５の出力はローインピーダンスとなり、発振回路４の出力は駆動回路３ａに入力されず、ランプ１は非点灯状態を保つ。
その後、ランプを点灯させるためランプ点灯制御信号Ｅがローレベルになると、出力制御回路５の出力はハイインピーダンスとなり、発振回路４の出力が駆動回路３ａに入力され、前記したように、電力制御素子ＳＷ１が駆動されて、ランプ１が点灯する。

以下、本実施例の動作を図６に示すタイミングチャートにより説明する。
ランプ点灯回路の電源を投入すると（図６中のｔｏｎ）、図６（ａ）に示すように入力電源電圧Ａが徐々に上昇し、発振回路４、駆動回路３ａの起動電圧Ｖ１に達する（図６中のｔ１）。
しかし、前記したように遅延回路６ａが、発振回路４と駆動回路３ａに接続されているため、図６（ｂ）（ｃ）（ｄ）（ｅ）に示すように、発振回路４、駆動回路３ａは起動されず、発振回路４からの信号Ｂはｔａになるまで発生しない（図６中、ｔ１−ｔａ）。
一方、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、図６（ｆ）に示すようにスイッチ回路５ｂの動作電圧以下のため、図６（ｇ）に示すようにスイッチ回路５ｂはオフ状態であり（図６中、ｔ２まで）、あたかも点灯指令が入力されているような状態（点灯制御信号Ｅがローレベル）になる（図６中、ｔ１−ｔ２）。
しかし、発振回路４と駆動回路３ａに遅延回路６ａが接続されているために、双方の回路が動作していない。このため駆動回路３ａからの信号（Ｃ）が出力せず、電力制御素子ＳＷ１は動作しない（図６中、ｔ１−ｔ２）。
ついで、図６（ｆ）（ｇ）に示すように出力制御回路５の遅延回路５ａの出力の電位が上昇し、出力制御回路５のスイッチ回路５ｂがオン状態になる。その後、発振回路４と駆動回路３ａが動作を開始し、点灯待機状態（図６中、ｔ２−ｔ３）となる。

その後、ランプ点灯指令が入力（図６中のｔ３）され、図６（ｈ）に示すように点灯制御信号がローレベルになると、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、ローレベルとなり、ほぼ同時に出力制御回路５のスイッチ回路５ｂがオフ状態となり、発振回路４の出力が駆動回路３ａを経由して、該電力制御素子ＳＷ１に伝達され、電力制御素子ＳＷ１は、駆動回路３ａの信号に基づき、ＯＮ／ＯＦＦを繰り返す。該電力制御素子がｏｎ状態になると、トランスの一次側に電流を流すことにより、トランスにエネルギーが蓄積される。さらに電力制御素子がｏｆｆするとトランスに蓄積されたエネルギーがトランスのフライバック動作により、二次側に放電ランプの放電開始電圧以上の高い電圧を生起させることにより、ランプを正常に点灯させる。

図７は、上記第１の実施例の変形例を示す図である。前記図２に示したものでは、出力制御回路５の出力を発振回路４の出力側に接続したが、図７では、出力制御回路５の出力を駆動回路３ａの出力側に接続している。その他の構成は、前記図２、図３に示したものと同じである。
本実施例においては、出力制御回路５の出力を駆動回路３ａの出力側に接続しているため、ランプ点灯制御信号Ｅがハイレベル（ランプ１を非点灯状態とする）で、出力制御回路５のスイッチ回路５ｂがオン状態のとき、駆動回路３ａの出力がローレベルに保持される。このため、発振回路４の出力は駆動回路３ａに伝達されるが、駆動回路３ａの出力は電力制御素子ＳＷ１に入力されず、電力制御素子ＳＷ１は動作しない。
その他の動作は前記第１の実施例と同じであり、出力制御回路５が正常動作を開始するまで、発振回路４と、駆動回路３ａは動作を開始せず、出力制御回路５が正常動作を開始するまでの間に、その出力が一時的にハイインピーダンスになっても、駆動回路３ａの出力は電力制御素子ＳＷ１に入力されず、ランプ１が点灯することはない。

図８は本発明の第２の実施例のブロック図である。
本実施例は、遅延回路６ａから構成される誤動作防止回路６を発振回路４の電源側のみに設けたものであり、駆動回路３ａは電源ライン（Ａ）に接続されている。
遅延回路６ａを発振回路４の電源側に設けることで、出力制御回路５が正常動作を開始するまで、発振回路４の動作を遅延させることができ、駆動回路３ａが先に動作を開始しても、駆動回路３ａに発振回路４からの出力が入力されない。このため、駆動回路３ａからの出力が電力制御素子ＳＷ１に入力されず、電力制御素子が動作しない。
その他の構成および動作は、図２、図３に示したものと同様であり、具体的な回路図は省略する。

以下、本実施例の動作を図９に示すタイミングチャートにより説明する。
ランプ点灯回路の電源を投入すると（図９中のｔｏｎ）、図９（ａ）に示すように入力電源電圧Ａが徐々に上昇し、発振回路４と駆動回路３ａの起動電圧Ｖ１に達する（図６中のｔ１）。
しかし、前記したように遅延回路６ａが、発振回路４に接続されているため、図９（ｂ）（ｃ）に示すように、発振回路４は起動されず、発振回路４からの信号Ｂは、ｔａになるまで発生しない（図９中、ｔ１−ｔａ）。一方、駆動回路３ａの電源側には遅延回路６ａが接続されていないため、駆動回路３ａは図９（ｅ）に示すように動作状態となる。
また、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、図６（ｆ）に示すようにスイッチ回路５ｂの動作電圧以下のため、図６（ｇ）に示すようにスイッチ回路５ｂはオフ状態であり（図６中、ｔ２まで）、あたかも点灯指令が入力されているような状態（点灯制御信号Ｅがローレベル）になる（図６中、ｔ１−ｔ２）。
しかし、発振回路４に遅延回路６ａが接続されているために、発振回路４は動作していない。このため、発振回路４からの出力（Ｂ）が駆動回路３ａに入力されず、図９（ｄ）に示すように駆動回路３ａからの信号（Ｃ）が出力せず、電力制御素子ＳＷ１は動作しない（図９中、ｔ１−ｔ２）。
ついで、図９（ｆ）（ｇ）に示すように出力制御回路５の遅延回路５ａの出力の電位が上昇し、出力制御回路５のスイッチ回路５ｂがオン状態になる。その後、発振回路４が動作状態となり、点灯待機状態（図９中、ｔ２−ｔ３）となる。

その後、ランプ点灯指令が入力（図９中のｔ３）され、図９（ｈ）に示すように点灯制御信号がローレベルになると、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、ローレベルとなり、ほぼ同時に出力制御回路５のスイッチ回路５ｂがオフ状態となり、発振回路４の出力が駆動回路３ａを経由して、該電力制御素子ＳＷ１に伝達され、電力制御素子ＳＷ１は、駆動回路３ａの信号に基づき、ＯＮ／ＯＦＦを繰り返す。これによりランプ１は点灯する。

図１０は上記第２の実施例の変形例を示す図である。前記図８に示したものでは、出力制御回路５の出力を発振回路４の出力側に接続したが、図１０では、出力制御回路５の出力を駆動回路３ａの出力側に接続している。その他の構成は、前記図８に示したものと同じである。
本実施例においては、出力制御回路５の出力を駆動回路３ａの出力側に接続しているため、ランプ点灯制御信号Ｅがハイレベル（ランプ１を非点灯状態とする）で、出力制御回路５のスイッチ回路５ｂがオン状態のとき、駆動回路３ａの出力がローレベルに保持される。このため、発振回路４の出力は駆動回路３ａに伝達されるが、駆動回路３ａの出力は電力制御素子ＳＷ１に入力されず、電力制御素子ＳＷ１は動作しない。
その他の動作は前記第２の実施例と同じである。

図１１は、本発明の第３の実施例のブロック図である。
本実施例は、遅延回路６ａから構成される誤動作防止回路６を駆動回路３ａの電源側のみに設けたものであり、発振回路４は電源ライン（Ａ）に接続されている。
遅延回路６ａを駆動回路３ａの電源側に設けることで、出力制御回路５が正常動作を開始するまで、駆動回路３ａの動作を遅延させることができ、発振回路４が先に動作を開始しても、駆動回路３ａが動作しない。このため、駆動回路３ａからの出力が電力制御素子ＳＷ１に入力されず、電力制御素子が動作しない。
その他の構成及び動作は、図２、図３に示したものと同様であり、具体的な回路図は省略する。

以下、本実施例の動作を図１２に示すタイミングチャートにより説明する。
ランプ点灯回路の電源を投入すると（図１２中のｔｏｎ）、図１２（ａ）に示すように入力電源電圧Ａが徐々に上昇し、発振回路４と駆動回路３ａの起動電圧Ｖ１に達する（図６中のｔ１）。これにより、図１２（ｂ）（ｃ）に示すように発振回路４が動作を開始する。
しかし、前記したように遅延回路６ａが、駆動回路３ａに接続されているため、図１２（ｄ）（ｅ）に示すように、駆動回路３ａは起動されず、発振回路４からの出力Ｂが駆動回路３ａに入力されても、駆動回路３ａからの出力は、ｔａになるまで発生しない（図１２中、ｔ１−ｔａ）。一方、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、図１２（ｆ）に示すようにスイッチ回路５ｂの動作電圧以下のため、図１２（ｇ）に示すようにスイッチ回路５ｂはオフ状態であり（図１２中、ｔ２まで）、あたかも点灯指令が入力されているような状態（点灯制御信号Ｅがローレベル）になる（図１２中、ｔ１−ｔ２）。 しかし、駆動回路３ａに遅延回路６ａが接続されているために、駆動回路３ａは動作していない。このため、図１２（ｄ）に示すように駆動回路３ａからの信号（Ｃ）が出力せず、電力制御素子ＳＷ１は動作しない（図１２中、ｔ１−ｔ２）。

ついで、図１２（ｆ）（ｇ）に示すように出力制御回路５の遅延回路５ａの出力の電位が上昇し、出力制御回路５のスイッチ回路５ｂがオン状態になる。その後、駆動回路３ａが動作を開始し、点灯待機状態（図１２中、ｔ２−ｔ３）となる。
その後、ランプ点灯指令が入力（図１２中のｔ３）され、図１２（ｈ）に示すように点灯制御信号がローレベルになると、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、ローレベルとなり、ほぼ同時に出力制御回路５のスイッチ回路５ｂがオフ状態となり、発振回路４の出力が駆動回路３ａを経由して、該電力制御素子ＳＷ１に伝達され、電力制御素子ＳＷ１は、駆動回路３ａの信号に基づき、ＯＮ／ＯＦＦを繰り返す。これによりランプ１は点灯する。

図１３は上記第３の実施例の変形例を示す図である。前記図１１に示したものでは、出力制御回路５の出力を発振回路４の出力側に接続したが、図１３では、出力制御回路５の出力を駆動回路３ａの出力側に接続している。その他の構成は、前記図１１に示したものと同じである。
本実施例においては、出力制御回路５の出力を駆動回路３ａの出力側に接続しているため、ランプ点灯制御信号Ｅがハイレベル（ランプ１を非点灯状態とする）で、出力制御回路５のスイッチ回路５ｂがオン状態のとき、駆動回路３ａの出力がローレベルに保持される。このため、発振回路４の出力は駆動回路３ａに伝達されるが、駆動回路３ａの出力は電力制御素子ＳＷ１に入力されず、電力制御素子ＳＷ１は動作しない。
その他の動作は前記第３の実施例と同じである。

図１４は、本発明の第４の実施例のブロック図である。
前記した実施例では、昇圧回路としてフライバック回路を用いた場合について説明したが、本実施例では、昇圧回路としてプッシュプル回路を使用した場合を示している。
プッシュプル回路は、図１４に示されるように、第１、第２の電力制御素子ＳＷ１１，ＳＷ１２を備え、トランス２１の一次側巻線の両端子が上記電力制御素子ＳＷ１１，ＳＷ１２に接続され、トランス２１のセンタータップが電源ラインに接続されている。
また、上記第１、第２の電力制御素子ＳＷ１１，ＳＷ１２を駆動するため、駆動回路３ａ’は、発振回路４の信号を交互に分割し、位相の異なる２つの駆動信号を出力するように構成されている。
上記構成において、駆動回路３ａ’が出力する位相の異なる２つの駆動信号は、第１、第２の電力制御素子ＳＷ１１，ＳＷ１２に与えられ、電力制御素子ＳＷ１１，ＳＷ１２は、交互にオン／オフを繰り返す。電力制御素子ＳＷ１１あるはいＳＷ１２がオン状態になると、トランス２１の一次側に電流が流れ、トランス２１の昇圧比に応じた電圧を二次側に発生し、ランプ１の放電開始電圧以上の高い電圧を生起させることにより、ランプ１を点灯させる。
前記したフライバック回路においては、ランプ１に印加される電圧は、正弦半波のパルス状および正弦半波のパルス状の減衰振動を含む波形であるが、プッシュプル回路においては、概ね方形波状になる。

その他の構成は、前記第１の実施例と同じであり、発振回路４と、発振回路４の出力により駆動され上記電力制御素子ＳＷ１１，ＳＷ１２を駆動する駆動回路３ａ’と、ランプの点灯／非点灯を制御する出力制御回路５と、遅延回路６ａから構成される誤動作防止回路６が設けられている。
上記出力制御回路５の出力は発振回路４の出力側に接続され、ランプを非点灯にする際、出力制御回路の出力はローインピーダンスとなり、発振回路４の出力が駆動回路３ａ’に伝達されないようにする。
遅延回路６ａは、第１の実施例と同様、発振回路４と駆動回路３ａの電源側に設けられており、電源投入初期に、発振回路４と駆動回路３ａの動作開始を遅延させる。
なお、以下では前記第１の実施例の昇圧回路をプッシュプル回路に置き換えた場合について説明するが、前記第２、第３の実施例の昇圧回路を同様にプッシュプル回路に置き換えることができる。

以下、本実施例の動作を図１５に示すタイミングチャートにより説明する。
ランプ点灯回路の電源を投入すると（図１５中のｔｏｎ）、図１５（ａ）に示すように入力電源電圧Ａが徐々に上昇し、発振回路４、駆動回路３ａ’の起動電圧Ｖ１に達する（図１５中のｔ１）。
しかし、前記したように遅延回路６ａが、発振回路４と駆動回路３ａ’に接続されているため、図１５（ｂ）（ｃ）（ｄ）（ｄ’）（ｅ）に示すように、発振回路４、駆動回路３ａ’は起動されず、発振回路４からの信号Ｂは、ｔａになるまで発生しない（図１５中、ｔ１−ｔａ）。
一方、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、図１５（ｆ）に示すようにスイッチ回路５ｂの動作電圧以下のため、図１５（ｇ）に示すようにスイッチ回路５ｂはオフ状態であり（図１５中、ｔ２まで）、あたかも点灯指令が入力されているような状態（点灯制御信号Ｅがローレベル）になる（図１５中、ｔ１−ｔ２）。
しかし、発振回路４と駆動回路３ａ’に遅延回路６ａが接続されているために、双方の回路が動作していない。このため駆動回路３ａ’からの信号（Ｃ，Ｃ’）が出力せず、電力制御素子ＳＷ１１，ＳＷ１５は動作しない（図１５中、ｔ１−ｔ２）。
ついで、図１５（ｆ）（ｇ）に示すように出力制御回路５の遅延回路５ａの出力の電位が上昇し、出力制御回路５のスイッチ回路５ｂがオン状態になる。その後、発振回路４と駆動回路３ａ’が動作を開始し、点灯待機状態（図１５中、ｔ２−ｔ３）となる。

その後、ランプ点灯指令が入力され（図１５中のｔ３）、図１５（ｈ）に示すように点灯制御信号がローレベルになると、出力制御回路５の遅延回路５ａの出力（Ｄ点の電位）は、ローレベルとなり、ほぼ同時に出力制御回路５のスイッチ回路５ｂがオフ状態となり、発振回路４の出力Ｂが駆動回路３ａ’に伝達される。駆動回路３ａ’では、発振回路４の信号を交互に分割し、位相の異なる２つの信号Ｃ、Ｃ’を出力する。該位相の異なる２つの信号Ｃ、Ｃ’は、電力制御素子ＳＷ１１，ＳＷ１２に伝達され、駆動回路３ａ’の出力により交互にオン／オフを繰り返す。これにより、前記したように、トランス２１の昇圧比に応じた電圧が二次側巻線に発生し、ランプ１を点灯させる。

図１６は上記第４の実施例の変形例を示す図である。前記図１４に示したものでは、出力制御回路５の出力を発振回路４の出力側に接続したが、図１６では、出力制御回路５の出力を駆動回路３ａ’の出力側に接続している。その他の構成は、前記図１４に示したものと同じである。
本実施例においては、出力制御回路５の出力を駆動回路３ａ’の出力側に接続しているため、ランプ点灯制御信号Ｅがハイレベル（ランプ１を非点灯状態とする）で、出力制御回路５のスイッチ回路５ｂがオン状態のとき、駆動回路３ａ’の出力Ｃ，Ｃ’がローレベルに保持される。このため、発振回路４の出力は駆動回路３ａ’に伝達されるが、駆動回路３ａ’の出力は電力制御素子ＳＷ１１，ＳＷ１２に入力されず、電力制御素子ＳＷ１１，ＳＷ１２は動作しない。
その他の動作は前記第４の実施例と同じである。

本発明の基本構成を示す図である。 本発明の第１の実施例のブロック図である。 第１の実施例の具体的な回路構成例を示す図である。 遅延回路の構成例（１）を示す図である。 遅延回路の構成例（２）を示す図である。 第１の実施例の動作を説明するタイミングチャートである。 第１の実施例の変形例を示す図である。 本発明の第２の実施例のブロック図である。 第２の実施例の動作を説明するタイミングチャートである。 第２の実施例の変形例を示す図である。 本発明の第３の実施例のブロック図である。 第３の実施例の動作を説明するタイミングチャートである。 第３の実施例の変形例を示す図である。 本発明の第４の実施例のブロック図である。 第４の実施例の動作を説明するタイミングチャートである。 第４の実施例の変形例を示す図である。 従来のランプ点灯回路のブロック図である。 従来のランプ点灯回路の具体的な回路構成例を示す図である。 従来のランプ点灯回路の動作を説明するタイミングチャートである。

符号の説明

１ 放電ランプ
２ 昇圧トランス
３ 電力制御回路
３ａ，３ａ’ 駆動回路
４ 発振回路
５ 出力制御回路
５ａ 遅延回路
５ｂ スイッチ回路
６ 誤動作防止回路
６ａ 遅延回路
１０ ランプ点灯回路
１１ 電源
ＳＷ１ 電力制御素子
ＳＷ１１，ＳＷ１２ 電力制御素子

Claims (3)

1. 内部に放電を発生させる外囲器と該外囲器の外表面に、少なくとも一方の電極を配設し、該外囲器の内側に蛍光体層を配設し、放電により発生するエキシマ光を利用する希ガス蛍光ランプの点灯回路であって、
   発振回路と、該発振回路により制御され、昇圧トランスに電力を送電する電力制御素子を備えた電力制御回路と、上記電力制御素子の開閉に合わせて、前記希ガス蛍光ランプに印加する高電圧を生成する昇圧トランスと、上記希ガス蛍光ランプの点灯／非点灯を制御する出力制御回路を具備した点灯回路において、
   上記点灯回路は、電源投入後、上記出力制御回路が正常に動作するまでの間、ランプの点灯動作を非動作状態にする誤作動防止回路を備えている
   ことを特徴とするランプ点灯回路。
2. 上記ランプの点灯動作を非動作状態にする誤作動防止回路は、
   上記出力制御回路が正常に動作するまでの間、上記発振回路及び／または電力制御回路への電源供給を遅延させる遅延回路から構成される
   ことを特徴とする請求項１記載のランプ点灯回路
3. 請求項２記載の遅延回路は、時間とともに上昇する電源電圧をレベルシフトする定電圧ダイオードから構成される
   ことを特徴とするランプ点灯回路。
   
   

Images