JP2005143252A

JP2005143252A - インバータ回路

Info

Publication number: JP2005143252A
Application number: JP2003379367A
Authority: JP
Inventors: Kazuo Kono; 和夫河野
Original assignee: Individual
Current assignee: Individual
Priority date: 2003-11-10
Filing date: 2003-11-10
Publication date: 2005-06-02

Abstract

【課題】自励発振型インバータ回路を用いて負荷を効率よく駆動し消費電力を節減することができるようにする。
【解決手段】
スイッチング手段は、フルブリッジ型に配置された複数の半導体スイッチング素子２４，２６，２８，３０からなり、制御回路により駆動される。これら半導体スイッチング素子にはキャパシタＣｏとインダクタによる直列共振回路が接続される。移相回路３６は直列共振回路の中点から共振電圧を取り出して共振電流に位相を合わせ、制御回路を正帰還動作させる帰還信号を生成する。移相回路は可変キャパシタＣｄを有し、帰還信号の位相の調整を行うことができる。移相回路に３６にはバイアス付与回路が接続され、帰還信号にゼロから所定の値の間で任意の値の直流のバイアスを付与することができる。
【選択図】図１

Description

本発明は、冷陰極管などの負荷を駆動するための直流信号を交流信号に変換するインバータ回路に関する。

従来、フルブリッジ型に配置された半導体スイッチング素子を制御回路によってオンオフ制御し、直流信号を交流信号に変換して出力トランスの一次巻線と共振キャパシタからなるタンク回路を駆動するインバータ回路装置が知られている（例えば特許文献１及び特許文献２参照）。また、ハーフブリッジ型に配置された半導体スイッチング素子を制御回路によってオンオフ制御し、直流信号を交流信号に変換して負荷を駆動するインバータ回路が知られている（例えば特許文献３参照）。

また、従来のフルブリッジ型トランス駆動装置では、図５に示すように、フルブリッジ型に配置されたＦＥＴ（電界効果型トランジスタ）からなる半導体スイッチング素子Ｓ１，Ｓ２，と半導体スイッチング素子Ｓ３，Ｓ４の各接続点ａ，ｂ間にキャパシタＣｏと出力トランスＴの一次巻線Ｌ１が直列に接続され、これらキャパシタＣｏと一次巻線Ｌ1は、直列共振回路を構成する。フルブリッジの片側の半導体スイッチング素子Ｓ１，Ｓ２は、プラスの電源線Ｄとグランド線Ｇとの間に直列に接続され、他方側の半導体スイッチング素子Ｓ３，Ｓ４は、プラスの電源線Ｄとグランド線Ｇとの間に直列に接続される。

フルブリッジ型の半導体スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４の各ゲートは、制御回路の出力端子ＲＰ，ＲＮ，ＬＰ，ＬＮによってオンオフ制御される。制御回路により、図５中、半導体スイッチング素子Ｓ１，Ｓ４をオン、半導体スイッチング素子Ｓ３，Ｓ２をオフとし、Ｉ１の方向に電流を流すと、キャパシタＣｏが充電され、出力トランスＴの一次側巻線Ｌ１に電流が流れる。次に制御回路により、半導体スイッチング素子Ｓ３，Ｓ２をオン、半導体スイッチング素子Ｓ１，Ｓ４をオフとすると、ディレー時間経過後、Ｉ２の方向に電流が流れる。この動作が交互に繰り返し行われ、出力トランスＴの二次側に接続する冷陰極管などのランプからなる負荷に高圧の交流電圧が印加され、ランプが点灯する。
米国特許第６３１６８８１号公報（第１ページ、第１図）米国特許第６２５９６１５号公報（第１ページ、第１図）米国特許第５５０４３６号公報（第１ページ、第１図）

ハーフブリッジ型又はフルブリッジ型の自励発振回路では、共振回路の共振電圧を取り出して共振電流に移相回路合わせ、制御回路を正帰還動作させている。この場合、帰還信号が、共振回路の共振電流の位相と正確に一致しないと、効率的な自励発振が行われず、共振回路に接続する負荷を効率良く駆動することができない。
また、図５に示すフルブリッジの自励発振回路において、Ｉ１の方向に流れていた電流がＩ２の方向に変換すると、キャパシタＣｏに充電された電荷がまだ残っている状態において、このキャパシタＣｏにＩ２の方向に電力が充填される。

これにより、出力トランスＴの二次側Ｌ２には、キャパシタＣｏに充電されている電圧分だけ直流が充填されることになってしまう。このように電流の方向変換時、キャパシタＣｏに電荷が残留すると、出力トランスＴの二次側高電圧出力はマイナス方向にバイアスされ、出力波形の、グランド線Ｇに対してプラス方向とマイナス方向のレベルが対称にならない。サイン波は対象の状態が一番効率が良いが対称とならないことにより電源効率悪化の原因となってしまう。
本発明は上記問題点を解決することを目的とする。

上記目的を達成するため本発明は、直流の電源線とグランドとの間に直列に接続された少なくとも一対の半導体スイッチング素子を有するスイッチング手段と、前記複数の半導体スイッチング素子を駆動する制御回路と、前記複数の半導体スイッチング素子に接続されたキャパシタとインダクタによる共振回路と、前記直列共振回路の共振電圧を取り出して共振電流に位相を合わせ前記制御回路を正帰還動作させる帰還信号を生成する移相回路とを備え、前記帰還信号の位相の調整を行うことができるようにしたものである。

また本発明は、前記移相回路にバイアス付与回路を接続し、前記帰還信号にゼロから所定の値の間で任意の値の直流のバイアスを付与できるようにしたものである。
また本発明は、前記移相回路が可変コンデンサと抵抗とからなるＣＲ時定数回路であることを特徴とするものである。

また本発明は、前記バイアス付与回路が基準電圧を分圧する複数の抵抗からなり、該抵抗の１つが可変抵抗であることを特徴とするものである。
また本発明は、直流の電源線とグランドとの間に直列に接続された第１の一対の半導体スイッチング素子と、前記直流の電源線とグランドとの間に直列に接続された第２の半導体スイッチング素子とがフルブリッジ型に配置されたスイッチング手段と、前記複数の半導体スイッチング素子を駆動する制御回路と、前記複数の半導体スイッチング素子に接続されたキャパシタとインダクタによる直列共振回路と、前記直列共振回路の中点から共振電圧を取り出して共振電流に位相を合わせ前記制御回路を正帰還動作させる帰還信号を生成する移相回路とを備え、前記帰還信号の位相の調整を行うことができるようにしたものである。

本発明は、自励発振型インバータ回路の負荷を効率的に駆動することができる。

以下に本発明の実施の形態を添付した図面を参照して詳細に説明する。
図１において、２はフルブリッジ用のインバータＩＣ（集積回路）基板であり、出力ドライバ４，６、出力ドライバ制御回路８、位相検出回路１０、バースト制御回路１２、基準電圧回路１４、バースト発振回路６、ＰＷＭ制御回路１８、ラッチ回路２０，２２を内蔵し、これらの回路は、図示の如く接続され集積化されインバータ制御回路を構成している。フルブリッジ用インバータＩＣ基板２は、フルブリッジ型で接続された半導体スイッチング素子をオンオフ制御するための出力端子ＲＰ，ＰＮ，ＬＰ，ＬＮを備えている。

出力ドライバ制御回路８のロジックにより、前記出力端子ＲＰ，ＰＮ，ＬＰ，ＬＮは、ＯＮ，ＯＦＦ，ＯＦＦ，ＯＮの信号を同時に出力する状態Ａと、ＯＦＦ，ＯＮ，ＯＮ，ＯＦＦの信号を同時に出力する状態Ｂの２つの状態Ａ，Ｂを、位相検出回路１０に入力される位相信号で決定される周波数で、交互に出力するように構成されている。２４，２６，２８，３０は、ＦＥＴ（電界効果型トランジスタ）からなる半導体スイッチング素子であり、第１の一対の半導体スイッチング素子２４及び２６は、直流電圧が入力される電源線Ｄとグランドとの間に直列に接続され、該第１の一対の半導体スイッチング素子２４と、半導体スイッチング素子２６とは、互いのドレインが接続されている。

第２の一対の半導体スイッチング素子２８及び３０は、電源線Ｄとグランドとの間に直列に接続され、該第２の一対の半導体スイッチング素子２８と、半導体スイッチング素子３０とは、互いのドレインが接続されている。第１の半導体スイッチング素子２４と半導体スイッチング素子２６との接続点ａと、第２の半導体スイッチング素子２８と３０との接続点ｂとの間には、キャパシタＣｏと出力トランス３２の一次側巻線３４とからなるタンク回路が接続され、このキャパシタＣｏと一次巻線３４は直列共振回路を構成している。キャパシタＣｏと一次側巻線３４との接続点ｃとグランドとの間には移相回路３６が接続され、該移相回路３６は、バイアス付与回路３７を介してインバータＩＣ基板２の位相検出回路１０の入力端子ＰＤに接続している。

前記移相回路３６は、抵抗Ｒ１，Ｒ２と可変キャパシタＣｄとからなり、可変キャパシタＣｄの容量を変化させることにより、移相回路３６の時定数を変化させることができるように構成されている。移相回路３６の出力部には、抵抗Ｒ３と可変抵抗Ｒ４とからなるバイアス付与回路が接続している。バイアス付与回路は基準電圧を分圧して任意の分圧電圧ｅ１を造出し、この分圧分圧を移相回路３６の帰還信号に加算するためのものであり、該帰還信号にゼロから所定の値との間で任意の直流のバイアス電圧をかけることができるように構成されている。前記出力トランス３２の二次側巻線３５には冷陰極管などからなるランプ３８が接続されている。また、出力トランス３２の二次巻線３５には、キャパシタＣ６，Ｃ７と抵抗Ｒ５とからなる過電圧検出回路が接続され、該過電圧検出回路はインバータＩＣ基板２の入力端Ｌｏに接続している。

前記ランプ３８グランド側は負荷電流検出回路４２を介して、インバータＩＣ基板２の入力端子４４，４６に接続し、これらの端子に、ランプ３８を流れる電流の値の大きさを示す信号がフィードバック信号として入力されるように構成されている。前記第１の一対の半導体スイッチング素子２４，２６の各ゲートは出力ドライバ４の出力端子ＲＰ，ＲＮにそれぞれ接続し、前記第２の一対の半導体スイッチング素子２８，３０の各ゲートは出力ドライバ６の出力端子ＬＰ，ＬＮにそれぞれ接続している。前記半導体スイッチング素子２４，２６，２８，３０のソース、ドレイン間には転流ダイオードが接続されている。

前記ＰＷＭ制御回路１８は、負荷ランプ３８などの負荷に流れる電流を検出する負荷電流検出回路４２から信号を受け取り、この信号のレベルが設定値になるように、半導体スイッチング素子の導通角を制御する。移相回路３６は、前記直列共振回路Ｃｏ，３４の中点ｃに接続し、ここから共振電圧を検出するとともに、検出した共振電圧の位相を９０度ずらして直列共振回路の共振電流の位相に合わせ、位相検出回路１０に供給するように構成されている。

位相検出回路１０は、移相回路３６からの共振位相信号に基づいて、各半導体スイッチング素子をオンオフさせるための信号を造出し、ＰＷＭ制御回路１８を介して出力ドライバ制御回路４，６にオンオフ制御信号を送るように構成されている。また、バースト制御回路１２は、入力端子２６からの調光信号に基づいて、調光制御信号を造出し、この調光制御信号によって半導体スイッチング素子オンオフの周期とＰＷＭ制御回路１８のスイッチオンパルス幅を制御し、負荷の明るさを輝度ゼロから１００％まで任意の値に設定し得るように構成されている。

次に回路が起動するときの動作を説明すると、電源を入れると、起動補償回路（図示省略）は、例えば、電流がＩＡの方向に流れる様に半導体スイッチング素子２４と３０とを決められたパルス幅でONにする。これにより出力トランス３２の一次巻線３４と共振キャパシタＣｏに電流が流れ、キャパシタＣｏが充電を開始する。出力トランスの一次側巻線３４の端子ｃの電圧は、瞬時的に上昇してから下降を開始する。この電圧信号は移相回路３６を経て９０度移相され、位相検出回路１０に伝達され、位相検出回路１０は、この電圧から帰還信号をＰＷＭ制御回路１８に供給する。そこで出力ドライバ制御回路８は、引き続き半導体スイッチング素子２４，３０を駆動するように、スイッチング制御信号を出力する。半導体スイッチング素子２４，３０がオンの状態を続けると、直列共振回路に流れる電流は、キャパシタＣｏの充電電圧が直流電源電圧に到達しても、一次巻線３４のもつインダクタンス分によって継続する。

一次巻線３４の電圧は電気的に９０度の位相時間が経過した後に０Ｖを超えて更に低下し、更に９０度の位相時間が経過してマイナスの最大値になる。この時、この電圧から９０度遅れた移相回路３６の帰還信号は０Ｖとなるので、このタイミングで半導体スイッチング素子２４，３０に対するスイッチング制御信号をオフして、半導体スイッチング素子２８，２６に対するスイッチング信号をオンすれば電流が反転する。出力ドライバ４，６はこのようにして交互にスイッチング制御信号を出力する。出力端子ＲＰ，ＲＮ，ＬＰ，ＬＮから出力されるスイッチング制御信号は、ＯＮ，ＯＦＦ，ＯＦＦ，ＯＮの状態Ａと、ＯＦＦ，ＯＮ，ＯＮ，ＯＦＦの状態Ｂとを交互に繰り返す。

状態Ａのとき、半導体スイッチング素子２４，３０はオン、半導体スイッチング素子２６，２８はオフとなり、出力トランス３２の一次巻線３４に図１に示すように、ＩＡの方向に電流が流れる。インバータＩＣ基板２の出力端が状態Ｂになると、半導体スイッチング素子２６，２８，はオン、半導体スイッチング素子２４，３０はオフとなり、出力トランス３２の一次巻線３４には、半導体スイッチング素子２８，２６を通じてＩＢの方向に電流が流れ、回路はこの動作を繰り返す。このように、フルブリッジ型に配置された第１の一対の半導体スイッチング素子２４，２６と第２の一対の半導体スイッチング素子２８，３０は、インバータＩＣ基板２によって、逆の動作をするように駆動される。フルブリッジに配置された半導体スイッチング素子２４，２６２８，３０に接続する出力トランス３２の一次巻線３４を含む直列共振回路は、その共振周波数に基づいて、電流方向をＩＡ，ＩＢの方向に交互に反転して自励発振を継続することができる。

尚、出力トランス３２への入力交流信号が望ましい共振波形を形成しないときは、可変キャパシタＣｄの容量を変化させ、移相回路３６の帰還信号の位相のずれを調整する。更に、この位相調整によっても出力トランスの３２の出力波形が改善されないときは、可変抵抗Ｒ４の値を変化させ、帰還信号に対するバイアス電圧を調節する。これにより、出力トランス３２の一次巻線にシンメトリックなサイン波が入力され、出力トランス３２の二次側にシンメトリックな高圧交流信号号が発生し、ランプ３８に印加される。
尚、本実施形態では、巻線型トランスの一次巻線と共振キャパシタによって直列共振回路を構成したが、図３に示すように、圧電トランス４８の容量とチョークコイルからなる共振インダクタＬｒとによって直列共振回路を構成しても良い。この圧電トランス４８を用いたインバータ回路の動作は図１に示す実施形態と同一であり、その説明を省略する。また、本発明は、タンク回路に出力トランスを用いた構成に特に限定されるものではなく、図４に示すように、チョークコイルからなるインダクタＬｒと共振キャパシタＣｏとで直列共振回路を構成するようにしても良い。図４において、ランプ４０は蛍光灯などの比較的低い電圧で放電を開始する放電管からなり、ランプ４０の一方の電極は、直列共振回路の中点ｆに接続し、他方の電極はグランドされている。図４に示す実施形態の動作も図１に示す実施形態の動作と同一であり、その説明を省略する。また本発明は負荷として冷陰極管、蛍光灯以外にＥＬ板その他を用いることができる。また、本発明は、フルブリッジ型に特に限定されるものではなく、ハーフブリッジ型あるいはＦ巻線を使用しないロイヤー方式の自励発振回路に応用することが可能である。

本発明の実施形態を示すブロック回路図である。インバータＩＣ基板のブロック回路図である。本発明の他の実施形態を示すブロック回路図である。本発明の他の実施形態を示すブロック回路図である。従来技術の説明的回路図である。

符号の説明

２インバータＩＣ基板
４出力ドライバ
６出力ドライバ
８出力ドライバ制御回路
１０位相検出回路
１２バースト制御回路
１４基準電圧回路
１６バースト発振回路
１８ＰＷＭ制御回路
２０ラッチ回路
２２ラッチ回路
２４半導体スイッチング素子
２６半導体スイッチング素子
２８半導体スイッチング素子
３０半導体スイッチング素子
３２出力トランス
３４一次巻線
３６移相回路
３７バイアス付与回路
３８ランプ
４０ランプ
４２出力電流検出回路
４４入力端子
４６入力端子
４８圧電トランス

Claims

直流の電源線とグランドとの間に直列に接続された少なくとも一対の半導体スイッチング素子を有するスイッチング手段と、前記複数の半導体スイッチング素子を駆動する制御回路と、前記複数の半導体スイッチング素子に接続されたキャパシタとインダクタによる共振回路と、前記直列共振回路の共振電圧を取り出して共振電流に位相を合わせ前記制御回路を正帰還動作させる帰還信号を生成する移相回路とを備え、前記帰還信号の位相の調整を行うことができるようにしたことを特徴とするインバータ回路。
前記移相回路にバイアス付与回路を接続し、前記帰還信号にゼロから所定の値の間で任意の値の直流のバイアスを付与できるようにしたことを特徴とする請求項１に記載のインバータ回路。
前記移相回路が可変コンデンサと抵抗とからなるＣＲ時定数回路であることを特徴とする請求項１に記載のインバータ回路。
前記バイアス付与回路が基準電圧を分圧する複数の抵抗からなり、該抵抗の１つが可変抵抗であることを特徴とする請求項２に記載のインバータ回路。
直流の電源線とグランドとの間に直列に接続された第１の一対の半導体スイッチング素子と、前記直流の電源線とグランドとの間に直列に接続された第２の半導体スイッチング素子とがフルブリッジ型に配置されたスイッチング手段と、前記複数の半導体スイッチング素子を駆動する制御回路と、前記複数の半導体スイッチング素子に接続されたキャパシタとインダクタによる直列共振回路と、前記直列共振回路の中点から共振電圧を取り出して共振電流に位相を合わせ前記制御回路を正帰還動作させる帰還信号を生成する移相回路とを備え、前記帰還信号の位相の調整を行うことができるようにしたことを特徴とするインバータ回路。