JP2006172641A - 半導体回路およびその動作方法および遅延量制御回路システム - Google Patents

半導体回路およびその動作方法および遅延量制御回路システム Download PDF

Info

Publication number
JP2006172641A
JP2006172641A JP2004365568A JP2004365568A JP2006172641A JP 2006172641 A JP2006172641 A JP 2006172641A JP 2004365568 A JP2004365568 A JP 2004365568A JP 2004365568 A JP2004365568 A JP 2004365568A JP 2006172641 A JP2006172641 A JP 2006172641A
Authority
JP
Japan
Prior art keywords
buffer
capacitors
delay
variable
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004365568A
Other languages
English (en)
Inventor
Takami Shimazawa
貴美 島沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004365568A priority Critical patent/JP2006172641A/ja
Priority to US11/105,486 priority patent/US7394302B2/en
Publication of JP2006172641A publication Critical patent/JP2006172641A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

【課題】遅延量を調整する手段を内蔵したプリミティブセルを使用して、詳細配線後のタイミング調整が再配置・再配線することなく可能、又プロセス変動に基づく遅延ばらつきの調整が可能、更に、チップ形成後においても遅延調整が可能な半導体回路。
【解決手段】入力パッド（Ａ）１２と出力パッド（Ｚ）１４との間に接続された半導体回路１０であって、入力パッド（Ａ）１２と出力パッド（Ｚ）１４との間に接続された第１バッファ１６と、第１バッファ１６と出力パッド（Ｚ）１４間の電流経路と固定電位間に並列接続可能な複数の容量１８，２０，２２とを備え、複数の容量１８，２０，２２のそれぞれと出力パッド（Ｚ）１４との間の接続状態を制御することを特徴とする半導体回路１０およびその動作方法、およびチップ外部より半導体回路１０を構成する複数個の制御端子付可変容量内蔵バッファの遅延量を調整する遅延量制御回路システム。
【選択図】図１

Description

本発明は、半導体回路に係り、特に遅延量を調整する手段を内蔵したプリミティブセル（可変遅延セル）を使用することにより、詳細配線後のタイミング調整が、再配置・再配線することなく可能になる半導体回路に関し、セルベース設計に使用されるものである。
従来のシンクロナス・ダイナミック・ランダムアクセスメモリ（ＳＤＲＡＭ）では、メモリセルアレイを複数バンクに分割して、バンクを切り替えながら外部からのクロックに同期してデータの読み書きを連続して行うことができる。更に２倍のデータ転送レートを実現するダブルデータレート型のＳＤＲＡＭ（ＤＤＲ-ＳＤＲＡＭ）など高速データレートを目的としたメモリが近年主流になっている。しかしながら、ネットワーク系などランダムサイクルが重要なアプリケーションでは、同一バンク自体の動作を速くする必要がある。この問題を解決するのがダブルデータレート型ファーストサイクル・ランダムアクセスメモリ（ＤＤＲ-ＦＣＲＡＭ）である。ＤＤＲ-ＦＣＲＡＭは、ＤＤＲ-ＳＤＲＡＭのようにメモリセルアレイを複数バンクに分割し、外部クロックに同期して連続的に高速で読み書き動作が実現できる。ＤＤＲ-ＦＣＲＡＭは、ダブルデータレートでデータ転送できるのみではなく、メモリセルアレイ動作の改良や新しいライトシステム方式によりランダムサイクルの高速化を実現しており、ネットワーク系などのアプリケーションで注目されている。
ＤＤＲインタフェース（Ｉ／Ｆ）やクロック生成回路等は、非常に厳しいタイミング調整を要求される。その調整量はプリミティブセルのバッファ遅延量以下である場合も多々ある。従来技術では、配線を意図的に迂回させたり関連セルを意図的に遠方に再配置したりしている。そのため、再配線、再抽出、再遅延計算等オーバヘッドが生じる。また、その修正の効果は行ってみなければわからないだけでなく、その修正が他の部分へ悪影響を及ぼすこともありえる。さらに、この調整方法は、基本的に遅延を増加させることしかできず、遅延を減少させる調整方法は無きに等しい。
ＤＤＲＩ／Ｆは非常に厳しいタイミング調整を要求される。例えば、６４ビットのデータ信号全ての到達時間の差を±１５０ピコセコンド（ｐｓ）以内にする、というような制約である。現状のエンジニアリングデザイン（ＥＤＡ）ツールにその制約を設定して実行しても、その制約が満たされることは難しく、結果を解析して人手で微調整を行う必要がある。例えば、Ｄａｔａ[０]は３０ｐｓ遅らせる、Ｄａｔａ[１]は４０ｐｓ早める、等々のように微調整を行う。しかしながら、プリミティブセルのバッファの遅延値が１３０ｎｍプロセスで１００〜２００ｐｓ程度であるため、バッファを追加することにより信号到着時間を遅らせることは出来ない。そのため、意図的に配線を迂回させて配線容量を増大させ遅延調整を行う必要がある。信号到着時間を早めるためには、関連配線に対して１トラック空けて配線させ隣接間配線容量を減らしたり、配線長が短くなるようにセルを移動したりするが、その効果は微々たるものである。十分な改善が得られなかった場合は、制約緩和や配置からやり直しとなる。制約緩和はマージン緩和であり、信頼性・歩留まりの低下につながり、配置からやり直しの場合は設計終了までの期間が延びることになる。
異なるドライブ能力を有する複数のクロックドライバを備え、それぞれのクロックドライバをクロック信号線に任意に接続可能なＡＳＩＣにおいて、ドライブ能力（トランジスタのチャネル幅）補正が可能な（クロック）ドライバを備えたＬＳＩについは、特許文献１に開示されている（特許文献１）。
基本セルと、複数の基本セルを有するトランジスタセルと、基本セル内の素子同士および基本セル同士を接続する配線パターンを有する配線セル群の遅延調整用セルライブラリを使用し、タイミングのずれを再配置配線せずに調整可能とした遅延調整用セルライブラリおよび遅延調整方法に関しては、例えば、特許文献２に開示されている（特許文献２）。
しかしながら、特許文献１はクロック遅延におけるホールドマージン調整を目的としており、プロセス変動に基づくばらつき調整については、考慮されていない。更に又、特許文献１および特許文献２は、いずれもプロセスの前、若しくはプロセス中に遅延調整を実行するものであり、チップ形成後の遅延調整については、考慮していない。
特開２００１−１１１３９１号公報（図４、図５、図１２、図１３参照） 特開２００１−２３０３２４号公報
本発明は、遅延量を調整する手段を内蔵したプリミティブセルを使用して、詳細配線後のタイミング調整が、再配置・再配線することなく可能であり、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能な半導体回路を提供する。
本発明の実施の形態の第１の特徴は、（イ）入力パッドと出力パッドとの間に接続された半導体回路であって、（ロ）入力パッドと出力パッドとの間に接続された第１バッファと、（ハ）第１バッファと出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量とを備え、（ニ）複数の容量のそれぞれと出力パッドとの間の接続状態を制御する半導体回路であることを要旨とする。
本発明の実施の形態の第２の特徴は、（イ）入力パッドと出力パッドとの間に接続され、入力パッドと出力パッドとの間に接続された第１バッファと、第１バッファと出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量とを備え、複数の容量のそれぞれと出力パッドとの間の接続状態を制御する半導体回路の動作方法であって、（ロ）可変幅の中央近傍の可変容量内蔵バッファで詳細配線、遅延抽出、遅延計算、遅延解析を行うステップと、（ハ）遅らせる遅延量か否かを判定するステップと、（ニ）解析の結果、遅らせる遅延量であるならば、遅らせる遅延量を求めるステップと、（ホ）解析の結果、早める遅延量であるならば、早める遅延量を求めるステップと、（へ）求めた遅延量に基づき参照しているセルを入れ替えるステップとを備える導体回路の動作方法であることを要旨とする。
本発明の実施の形態の第３の特徴は、（イ）入力パッドと出力パッドとの間に接続され、入力パッドと出力パッドとの間に接続された第１バッファと、第１バッファと出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量とを備え、複数の容量のそれぞれと出力パッドとの間の接続状態を制御するために、出力パッドと複数の容量との間にそれぞれ直列接続され，複数の容量と出力パッドとの間の接続状態を個別に制御する複数の制御端子を備える半導体回路を構成する、複数個の制御端子付可変容量内蔵バッファと、（ロ）チップ外部より書き込み可能な記憶素子と、（ハ）チップ外部より書き込み可能な記憶素子と、複数個の制御端子付可変容量内蔵バッファ内の複数の制御端子との間に接続される複数本の制御線とを備え、（ニ）電流経路と固定電位間に並列接続される複数の容量の接続状態を制御することによって、チップ外部より複数個の制御端子付可変容量内蔵バッファの遅延量を調整する遅延量制御回路システムであることを要旨とする。
本発明の半導体回路によれば、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各ブロックの平面寸法、各回路構成の平面寸法、各可変トランジスタ幅等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各ブロックの構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体回路は、「遅延量を調整する手段を内蔵したプリミティブセル」を基本セルとして使用するものである。以下、「遅延量を調整する手段を内蔵したプリミティブセル」を適宜、「可変遅延セル（ＶＤＣ：variable delay cell）」と呼ぶことにする。遅延量を調整する手段を内蔵したプリミティブセルを使用することにより、詳細配線後のタイミング調整が、再配置・再配線することなく可能になり、又プロセス変動に基づく遅延ばらつきの調整が可能になり、更に、チップ形成後においても遅延調整が可能になる。
可変遅延セル（ＶＤＣ）に内蔵する遅延量を調整する方法には、可変容量を利用する方法、若しくは可変ドライブ力を利用する方法がある。可変ドライブ力を実現する方法としては、内蔵バッファ機能の組み合わせによる方法、或いは可変トランジスタ幅、即ちトランジスタのチャネル幅を調整する方法がある。更に、可変遅延セル（ＶＤＣ）に内蔵する遅延量を調整する方法としては、可変容量と可変ドライブ力の両方を利用しても良い。更に又、可変遅延セル（ＶＤＣ）に内蔵する遅延量を調整する手段を直接制御するための調整用端子を備えていても良い。
本発明の実施の形態に係る半導体回路によって可能となる調整対象とは以下の通りである。即ち、(ａ)バッファ遅延量以下の調整、(ｂ)遅延量を減少させる調整、(ｃ)チップになった後での遅延量調整、および(ｄ)クロック・ツリー・シンセシス（ＣＴＳ）後の意図的スキュー調整である。本発明の実施の形態に係る半導体回路においては、プリミティブセルを構成する可変遅延セル（ＶＤＣ）によって、バッファ遅延量以下の調整機能によって、セルベースで１００ｐｓ〜２００ｐｓ以下の遅延に対応することができ、新しい技術課題を解決することができる。
本発明の実施の形態に係る半導体回路の大きな利点は、チップ形成後においても、遅延調整が可能な点である。更に又、１３０ｎｍ，９０ｎｍ，６５ｎｍ，５５ｎｍ，４５ｎｍプロセスのように、微細加工が進みにつれて、各トランジスタゲート、バッファ、インバータ等において、データ遅延のばらつきが生じるが、本発明の実施の形態に係る半導体回路の大きな利点は、このようなデータ遅延のばらつきの調整が可能な点である。
本発明の実施の形態に係る半導体回路は、特にアナログインタフェースにおいてセルベースで、威力を発揮する技術である。具体的には、ＵＳＢインタフェース、ディジタルアナログコンバータ（ＤＡＣ）等の技術において、精密なデータ遅延調整を要求されるようになってきた点、更に又、ＤＤＲ−ＲＡＭ、ＳＤ−ＲＡＭ等の、精密なデータ遅延調整が要求される厳しい状況に対しても、初めて対処可能な技術が本発明の実施の形態に係る半導体回路である。従来は、プロセスの前、若しくはプロセス中に遅延調整を設定し、チップ形成後は調整できない。本発明の実施の形態に係る半導体回路は、チップ形成後テスター状態で遅延調整が可能である。即ち、チップボード等のファームウェア実装或いはミドルウェア実装状態で、遅延調整が可能である。
更に説明すると、本発明実施の形態に係る半導体回路は、シリコン・オン・チップ（ＳｏＣ）技術において、従来は問題とされなかったアナログインタフェースにおいて威力を発揮する技術である。ＵＳＢインタフェース、ディジタルアナログコンバータ（ＤＡＣ）等の技術において、精密なデータ遅延調整を要求されるようになってきた点、更に又、ＤＤＲ−ＲＡＭ、ＳＤ−ＲＡＭ等の、精密なデータ遅延調整が要求される厳しい状況に対して、初めて、対処可能な技術が本発明の実施の形態に係る半導体回路である。即ち、アナログＩＰとＤＤＲ高速化の両方の融合化された技術分野、例えば、ＤＤＲ−ＲＡＭ、ＳＤ−ＲＡＭインタフェースにおいて、精密なデータ遅延調整が要求されるインタフェースの遅延量を調整することができる技術であり、単なるクロック遅延におけるホールドマージン調整を目的とするものではない。
本発明実施の形態に係る半導体回路は、高速化のための厳密なデータ遅延調整と、各インバータ、トランジスタゲート、バッファにおけるデータ遅延のばらつき調整を行うことができる。
本発明実施の形態に係る半導体回路の高速化のための精密なデータ遅延調整において、データ遅延を早める工夫としては、（ａ）配線容量を減らす、（ｂ）レイアウトパターン上の直線ルートを選択して、容量Ｃを減らす、（ｃ）ゲート配線パターン幅を広げて、抵抗Ｒを減らす、（ｄ）隣接配線間の距離を取り、寄生容量Ｃｐを減少化する等の手段がある。
一方、本発明の実施の形態に係る半導体回路においては、（ａ）可変遅延セル（ＶＤＣ）を構成するプリミティブセルの構成を工夫することによって、バッファだけではないセル部分を調整し、微少な遅延量の制御をすることができる。又、（ｂ）可変遅延セル（ＶＤＣ）を構成するプリミティブセル内に制御用端子を設けて遅延量を実測し、実測値に基づいて、遅延量を調整することができる。本発明の実施の形態に係る半導体回路においては、制御端子付の場合、遅延量調整のみならず、歩留り向上および動作マージンの確保ができる。
本発明の実施の形態に係る半導体回路において、プリミティブセルを構成する可変遅延セル（ＶＤＣ）は、例えば互いに値の異なる３個のキャパシタの並列回路からなる８通りに可変の可変容量を備えている。同じ値の３個のキャパシタの並列回路の場合には、特許文献１の例からも明らかなように、４通りにしか可変にできない。本発明の実施の形態に係る半導体回路においては、異なる容量を配置している点から、可変の幅が広く、ｎ個の互いに値の異なるキャパシタの並列回路の場合、２n通りの可変幅を確保することもできる。
本発明の実施の形態に係る半導体回路においては、ＥＤＡ（エンジニアリング・デザイン・オートメーション・ツール）と組み合わせることによって、論理シミュレーション、自動配線ツール、配置配線ツール、詳細配線、ＲＣ抽出、遅延計算、遅延解析、解析結果を実行することができる。
[第１の実施の形態]
（可変容量内蔵バッファ）
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の模式的回路構成は、図１に示すように、バッファ１６と、バッファ１６の入力に接続される入力パッド（Ａ）１２と、バッファ１６の出力に接続される出力パッド（Ｚ）１４と、バッファ１６の出力に配置され、それぞれ値が異なり，互いに並列接続可能な複数の容量１８，２０，２２とを備える。複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御して、可変容量内蔵バッファ１０の遅延量を調整することができる。
或いは又、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ２４を備えていても良い。
図１の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。
本発明の第１の実施の形態に係る半導体回路として、図１に対応する可変容量内蔵バッファ１０の配置配線ツールでの認識例は、図２に示すように極めて簡単に表すことができる。
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の可変容量接続例は、図１に基づいて、図３（ａ）〜（ｈ）を示すように、８通りの模式的回路構成として表すことができる。図３（ａ）に示されるＣＮＩＶＸ８Ｄ０は容量１８，２０，２２のいずれも接続されていない可変容量内蔵バッファ１０の例を表す。図３（ｂ）に示されるＣＮＩＶＸ８Ｄ１は容量１８，２０，２２の内、一番小さな容量２２のみが接続されている可変容量内蔵バッファ１０の例を表す。図３（ｃ）に示されるＣＮＩＶＸ８Ｄ２は容量１８，２０，２２の内、容量２０のみが接続されている可変容量内蔵バッファ１０の例を表す。図３（ｄ）に示されるＣＮＩＶＸ８Ｄ３は容量１８，２０，２２の内、容量２０と容量２２が接続されている可変容量内蔵バッファ１０の例を表す。図３（ｅ）に示されるＣＮＩＶＸ８Ｄ４は容量１８，２０，２２の内、容量１８のみが接続されている可変容量内蔵バッファ１０の例を表す。図３（ｆ）に示されるＣＮＩＶＸ８Ｄ５は容量１８，２０，２２の内、容量１８と容量２２が接続されている可変容量内蔵バッファ１０の例を表す。図３（ｇ）に示されるＣＮＩＶＸ８Ｄ６は容量１８，２０，２２の内、容量１８と容量２０が接続されている可変容量内蔵バッファ１０の例を表す。図３（ｈ）に示されるＣＮＩＶＸ８Ｄ７は容量１８，２０，２２のすべてが接続されている可変容量内蔵バッファ１０の例を表す。
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の可変容量接続例は、図１乃至図３に示すように、３種類の異なる容量１８，２０，２２を内蔵し、出力パッド（Ｚ）１４に接続するか，接続しないかにより、２3＝８種類の容量を作り出すことが可能となっている。接続を変更して容量を変えたとしても、配置配線ツールではいずれも、図２に示すように、入力パッド（Ａ）１２と、出力パッド（Ｚ）１４からなる端子位置は不変と認識される。従って、本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の回路構成は、配線済み配線に影響を与えることなく、図３（ａ）〜（ｈ）の８通りに、互いに置換可能である。
（遅延量調整）
可変幅の中央近傍の可変容量内蔵バッファＣＮＩＶＸ８Ｄ４で詳細配線、ＲＣ遅延抽出、遅延計算、遅延解析を行い、解析の結果、遅らせる遅延量、早める遅延量を求め、それらに基づき参照しているセルを入れ替える場合のバッファｉＤａｔａ６３〜ｉＤａｔａ０に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))〜(．Ｚ(Ｄａｔａ[０])，．Ａ(ｎｅｔ０))の様子は、模式的に図４に示すように表される。
可変容量内蔵バッファＣＮＩＶＸ８Ｄ０〜ＣＮＩＶＸ８Ｄ７において、例えば、Ｄａｔａ[６３], Ｄａｔａ[６２]は早め、早める遅延量はＤａｔａ[６３]の方が大きく、Ｄａｔａ[１]， Ｄａｔａ[０]では遅らせ、遅らせる遅延量はＤａｔａ[０]の方が大きい場合のバッファｉＤａｔａ６３〜ｉＤａｔａ０に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))〜(．Ｚ(Ｄａｔａ[０])，．Ａ(ｎｅｔ０))の様子を模式的に図５に示す。
（動作方法）
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の動作方法は、図６に示すように、フローチャートを用いて表すことができる。
（ａ）ステップＳ１において、まず、可変幅の中央近傍の可変容量内蔵バッファＣＮＩＶＸ８Ｄ４で詳細配線、ＲＣ抽出、遅延計算、遅延解析を行う。
（ｂ）ステップＳ２において、遅らせる遅延量か否かを判定する。
（ｃ）解析の結果、ステップＳ２において、ＹＥＳであるならば、ステップＳ３において、遅らせる遅延量を求める。
（ｄ）解析の結果、ステップＳ２において、ＮＯであるならば、ステップＳ４において、早める遅延量を求める。
（ｅ）次に、ステップＳ５において、求めた遅延量に基づき参照しているセルを入れ替える。
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファ１０の動作方法によれば、参照セルの入れ替えは既存の配線に全く影響を与えないため、詳細配線以降の処理を行うことなく遅延量の微調整が可能となる。
本発明の第１の実施の形態に係る半導体回路の遅延動作に関係する説明として、アドレス入力ａｄｄｒとデータ出力ｄａｔａとの間の遅延の様子は、模式的に図７（ａ）に示すように表される。又、アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきの様子は、模式的に図７（ｂ）に示すように表される。バッファ１６に対する入力パッドＡ１２と出力パッドＺ１４の様子は、模式的に図７（ｃ）に示すように表される。（ｄ）配置配線ツールでの認識例を示す様子は、模式的に図７（ｂ）に示すように表される。
（クロックツリーシンセシス：ＣＴＳ）
クロックツリーシンセシス（ＣＴＳ）における意図的スキュー調整を説明するための回路構成は、図８に示すように表される。
例えば、クロックソースとしてのＰＬＬ３６，複数のバッファ３４，フリップフロップ（Ｆ／Ｆ）Ａ３０およびフリップフロップ（Ｆ／Ｆ）Ｂ３２からなるクロックツリーにおいて、Ｆ／ＦＡ３０とＦ／ＦＢ３２のそれぞれのクロック入力ＣＬＫにおけるデータ遅延は、遅延量を調整することで、意図的にクロックスキューを調整することができる。
Ｆ／ＦＡ３０とＦ／ＦＢ３２は、クロック入力端子ＣＬＫ、データ入力端子Ｄ、及びデータ出力端子Ｑを備える。図８に示す回路構成図の動作波形は、図９に示すように模式的に表される。クロック信号波形ＶCに対して、Ｆ／ＦＡ３０のデータ波形ＶAとＦ／ＦＢ３２のデータ波形ＶBが模式的に表されている。図９において、サイクルタイムとは、クロックの立上りエッジ間の時間のことであり、例えば、ｔ0＝０ｎｓ，ｔ2＝１０ｎｓとすれば、サイクルタイムは１０ｎｓ（１００ＭＨｚ）となる。
Ｆ／ＦＡ３０のＱ出力端子から出力されたデータは、パス経路４２に配置された組合せロジック４０を介して、サイクルタイム以内に次段のＦ／ＦＢ３２のＤ入力端子に到達する必要がある。 スキューとは、ＰＬＬ３６ 等のクロックソースからＦ／Ｆ のクロック端子ＣＬＫに到着するクロックの時間差のことである。
(例１)
ＰＬＬ３６ からＦ／ＦＡ３０のクロック端子ＣＬＫまでの遅延が、３．４５６ｎｓ、ＰＬＬ３６からＦ／ＦＢ３２の クロック端子ＣＬＫまでの遅延が、３．４５６ｎｓであった場合、スキューは、０ｎｓである。
(例２)
ＰＬＬ３６ からＦ／ＦＡ３０のクロック端子ＣＬＫまでの遅延が、３．４５６ｎｓ、ＰＬＬ３６からＦ／ＦＢ３２の クロック端子ＣＬＫまでの遅延が、３．０００ｎｓであった場合、スキューは、−０．４５６ｎｓとなる。
(例３)
ＰＬＬ３６ からＦ／ＦＡ３０のクロック端子ＣＬＫまでの遅延が３．４５６ｎｓ、ＰＬＬ３６からＦ／ＦＢ３２の クロック端子ＣＬＫまでの遅延が４．０００ｎｓであった場合、スキューは、＋０．５４４ｎｓとなる。
通常は、スキューはなるべく小さくなるように ＣＴＳ を行う。(例２)のように負のスキューの場合(データを受け取る方のクロックが早い場合)は、セットアップ（ｓｅｔ ｕｐ）特性が悪化し、最高動作周波数が低くなってしまう。(例３)のように正のスキューの場合(データを受け取る方のクロックが遅い場合)は、ホールド（ｈｏｌｄ） 特性が悪化し、誤動作してしまう。
(例１)のように理想的にＣＴＳが実行できたとしても、Ｆ／ＦＡ３０のＱ出力から次段のＦ／ＦＢ３２ のＤ入力まで、１０．１１１ｎｓにしかならな かったとすると、その場合の動作周波数は、１００ＭＨｚ(１０ｎｓ)ではなく、９８．９ＭＨｚ(１０．１１１ｎｓ)となってしまう。しかし、データを受け取る方のＦ／ＦＢ３２のクロックを意図的に ０．１１１ｎｓ遅らせることにより、見かけ上、１００ＭＨｚ(１０ｎｓ)動作とすることができる。
本発明の第１の実施の形態に係る可変遅延セルをクロックツリーに使用すれば、クロックツリー形成後、意図的にクロックを遅らせることができる。同様の効果は、データを出力する方のＦ／ＦＡ３０のクロックを意図的に早めることによっても得ることができる。
本発明の第１の実施の形態に係る半導体回路によれば、遅延量の調整が可能となる。アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきの様子が、所定のデータ遅延ｔｄに対して、模式的に図１０（ａ）に示すように表される場合、アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきを調整した様子は、模式的に図１０（ｂ）に示すように表すことができる。このような遅延量の調整は、例えば、図１０（ｃ）に示すように、図３（ｅ）に示したＣＮＩＶＸ８Ｄ４に対応するバッファｉＤａｔａ６３，ｉＤａｔａ６２に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))，(．Ｚ(Ｄａｔａ[６２])，．Ａ(ｎｅｔ６２))を調整することで実現することができる。
本発明の第１の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、可変容量内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第２の実施の形態]
（制御端子付可変容量内蔵バッファ）
本発明の第２の実施の形態に係る半導体回路として、制御端子付可変容量内蔵バッファ６０の模式的回路構成は、図１１に示すように、バッファ１６と、バッファ１６の入力に接続される入力パッド（Ａ）１２と、バッファ１６の出力に接続される出力パッド（Ｚ）１４と、バッファ１６の出力に配置され，それぞれ値が異なり，互いに並列接続可能な複数の容量１８，２０，２２と、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御する制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０とを備える。
図１１の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。
本発明の第２の実施の形態に係る半導体回路として、図１１に対応する制御端子付可変容量内蔵バッファ１０の配置配線ツールでの認識例は、図１２に示すように極めて簡単に表すことができる。
制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０は、内蔵した容量１８，２０，２２をそれぞれ出力パッド（Ｚ）１４に接続し、或いは切り離しするための端子である。これら制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０をオン，オフにすることにより、接続／切り離しが可能となる。
（遅延量制御回路システム）
本発明の第２の実施の形態に係る半導体回路の適用例として、遅延量制御回路システムの回路構成は、図１３に示すように、複数個の制御端子付可変容量内蔵バッファ６０1，６０2，６０3・・・と、チップ外部より書き込み可能な記憶素子６２と、チップ外部より書き込み可能な記憶素子６２と複数個の制御端子付可変容量内蔵バッファ６０1，６０2，６０3・・・内の制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０との間に接続される複数本の制御線６４とを備え、チップ外部より複数個の制御端子付可変容量内蔵バッファ６０1，６０2，６０3・・・の遅延量を調整することができる。
図１３に示すように、これら複数個の制御端子付可変容量内蔵バッファ６０1，６０2，６０3・・・内の制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０を、不揮発性メモリのようなチップ外部から書き込み可能な記憶素子から制御可能にすることにより、チップになった後でも、またチップがボードに実装されシステムに組み込まれた後でも、遅延量を調整することが可能となる。
本発明の第２の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、制御端子付可変容量内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第３の実施の形態]
（可変ドライブ力内蔵バッファ）
本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファ７０の模式的回路構成は、図１４に示すように、それぞれドライブ力が異なリ，互いに並列接続可能な複数のバッファ７２，７４，７６と、複数のバッファ７２，７４，７６の入力に接続される入力パッド（Ａ）１２と、複数のバッファ７２，７４，７６の出力に接続される出力パッド（Ｚ）１４と、出力パッド（Ｚ）１４と複数のバッファ７２，７４，７６の出力との間に接続され，複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチとを備える。複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御して、可変ドライブ力内蔵バッファ７０の遅延量を調整することができる。
図１４の例では、バッファ７４のみが出力パッド（Ｚ）１４に接続される構成例が示されているが、これに限られるものではないことは明らかである。図１４の例では、バッファ７２，７４，７６の数は３個であるが、３個に限られないことは勿論である。
本発明の第３の実施の形態に係る半導体回路として、図１４に対応する可変ドライブ力内蔵バッファ７０の配置配線ツールでの認識例は、図１５に示すように極めて簡単に表すことができる。
本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファ７０の可変ドライブ力の組み合わせ接続例は、図１６（ａ）〜（ｈ）を示すように、８通りの模式的回路構成として表すことができる。図１６（ａ）に示される構成はバッファ７２，７４，７６のいずれも接続されていない例であり、禁止される可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｂ）に示されるＣＮＩＶＸＶＸ１はバッファ７２，７４，７６の内、一番ドライブ力小さなバッファ７２のみが接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｃ）に示されるＣＮＩＶＸＶＸ２はバッファ７２，７４，７６の内、バッファ７４のみが接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｄ）に示されるＣＮＩＶＸＶＸ３はバッファ７２，７４，７６の内、バッファ７２とバッファ７４が接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｅ）に示されるＣＮＩＶＸＶＸ４はバッファ７２，７４，７６の内、バッファ７６のみが接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｆ）に示されるＣＮＩＶＸＶＸ５はバッファ７２，７４，７６の内、バッファ７２とバッファ７６が接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｇ）に示されるＣＮＩＶＸＶＸ６はバッファ７２，７４，７６の内、バッファ７４とバッファ７６が接続されている可変ドライブ力内蔵バッファ７０の例を表す。図１６（ｈ）に示されるＣＮＩＶＸＶＸ７はバッファ７２，７４，７６のすべてが接続されている可変ドライブ力内蔵バッファ７０の例を表す。
本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファ７０の可変ドライブ力の接続例は、図１４乃至図１６に示すように、３種類の異なるバッファ７２，７４，７６を内蔵し、出力パッド（Ｚ）１４に接続するか，接続しないかにより、２3−１＝７種類のドライブ力を作り出すことが可能となっている。接続を変更してドライブ力を変えたとしても、配置配線ツールではいずれも、図１５に示すように、入力パッド（Ａ）１２と、出力パッド（Ｚ）１４からなる端子位置は不変と認識される。従って、本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファ７０の回路構成は、配線済み配線に影響を与えることなく、図１６（ｂ）〜（ｈ）の７通りに、互いに置換可能である。
本発明の第３の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、可変ドライブ力内蔵バッファを使用することにより、従来技術では事実上不可能であったり再配置や再配線が必要であったりした詳細配線後のタイミング調整が、再配置・再配線することなく可能になる。
[第４の実施の形態]
（制御端子付可変ドライブ力内蔵バッファ）
本発明の第４の実施の形態に係る半導体回路として、制御端子付可変ドライブ力内蔵バッファ８０の模式的回路構成は、図１７に示すように、それぞれドライブ力が異なリ，互いに並列接続可能な複数のバッファ７２，７４，７６と、複数のバッファ７２，７４，７６の入力に接続される入力パッド（Ａ）１２と、複数のバッファ７２，７４，７６の出力に接続される出力パッド（Ｚ）１４と、出力パッド（Ｚ）１４と複数のバッファ７２，７４，７６の出力との間に接続され，複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御するための制御端子（Ｃ２）８６，（Ｃ１）８４，（Ｃ０）８２とを備える。複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御して、可変ドライブ力内蔵バッファ７０の遅延量を調整することができる。
図１７の例では、バッファ７２，７４，７６の数は３個であるが、３個に限られないことは勿論である。
本発明の第４の実施の形態に係る半導体回路として、図１７に対応する制御端子付可変ドライブ力内蔵バッファ８０の配置配線ツールでの認識例は、図１８に示すように極めて簡単に表すことができる。
本発明の第４の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、制御端子付可変ドライブ力内蔵バッファ８０を使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第５の実施の形態]
（チャネル幅を調整可能な可変ドライブ力内蔵バッファ）
バッファのドライブ力は、バッファを構成するトランジスタのチャネル幅を調整して可変にすることができる。
本発明の第５の実施の形態に係る半導体回路として、トランジスタのチャネル幅ＷＬを調整可能な可変ドライブ力内蔵バッファの模式的平面パターン構成は、図１９（ａ）に示すように、特定のチャネル幅（例えば、５Ｗ×２＝１０Ｗ）を有するＭＯＳトランジスタからなるインバータを２段接続した構成を有するバッファと、バッファの入力に接続される入力パッドＡと、バッファの出力に接続される出力パッドＺとを備える。ここで、Ｗはソース領域、或いはドレイン領域に配置されるコンタクトホールの幅に対応するチャネル幅の単位である。負荷側のＭＯＳトランジスタは電源電圧ＶDDに接続され、駆動側のＭＯＳトランジスタは低電位電源ＶSSに接続される。一段目のインバータの出力電位をＶ0と表示している。更に模式的回路構成は、図１９（ｂ）に示すように、図１９（ａ）に対応して、電源電圧ＶDDと低電位電源ＶSSに接続され，ＭＯＳインバータを２段接続した構成を有するバッファと、バッファの入力端子Ａと、バッファの出力端子Ｚとを備える。更に又、本発明の第５の実施の形態に係る半導体回路として、ＭＯＳトランジスタのチャネル幅ＷＬを調整可能な可変ドライブ力内蔵バッファの５種類の模式的平面パターン構成は、図２０（ａ）〜（ｅ）にそれぞれ示すように、各ＭＯＳトランジスタ部分のゲート電極の長さを調整することによって得られる。図２０（ａ）〜（ｅ）は、それぞれチャネル幅ＷＬ＝５Ｗ，８Ｗ，４Ｗ，６Ｗ，３Ｗの場合に対応している。ＭＯＳトランジスタのチャネル幅ＷＬを調整することによって、ＭＯＳトランジスタの相互インダクタンスｇｍを調整することができ、バッファを構成した場合にドライブ力を調整することができる。従って、本発明の第５の実施の形態に係る半導体回路として、ＭＯＳトランジスタのチャネル幅ＷＬを調整可能な可変ドライブ力内蔵バッファを構成することができる。
本発明の第５の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、トランジスタのチャネル幅ＷＬを調整可能な可変ドライブ力内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第６の実施の形態]
（可変容量および可変ドライブ力内蔵バッファ）
本発明の第６の実施の形態に係る半導体回路として、可変ドライブ力内蔵および可変容量内蔵バッファ１２０の模式的回路は、図２１（ａ）に示すように、それぞれドライブ力が異なリ，互いに並列接続可能な複数のバッファ７２，７４，７６と、複数のバッファ７２，７４，７６の入力に接続される入力パッド（Ａ）１２と、複数のバッファ７２，７４，７６の出力に接続される出力パッド（Ｚ）１４と、出力パッド（Ｚ）１４と複数のバッファ７２，７４，７６の出力との間に接続され，複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ７８と、複数のバッファ７２，７４，７６の出力に配置され，それぞれ値が異なり、互いに並列接続可能な複数の容量１８，２０，２２と、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ２４とを備える。複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御して、可変ドライブ力内蔵および可変容量内蔵バッファ１２０の遅延量を調整することができる。
図２１（ａ）の例では、バッファ７４のみが出力パッド（Ｚ）１４に接続される構成例が示されているが、これに限られるものではないことは明らかである。バッファ７２，７４，７６の接続例としては、図１６に示したように、７通りの接続例が可能である。
本発明の第６の実施の形態に係る半導体回路として、図２１（ａ）に対応する可変ドライブ力内蔵および可変容量内蔵バッファ１２０の配置配線ツールでの認識例は、図２に示すように極めて簡単に表すことができる。
図２１（ａ）の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。又、図２１（ａ）の例では、バッファ７２，７４，７６の数は３個であるが、３個に限られないことは勿論である。
（可変容量および制御端子付可変ドライブ力内蔵バッファ）
本発明の第６の実施の形態の変形例に係る半導体回路として、可変ドライブ力内蔵および制御端子付可変容量内蔵バッファ１３０の模式的回路は、図２１（ｂ）に示すように、それぞれドライブ力が異なリ，互いに並列接続可能な複数のバッファ７２，７４，７６と、複数のバッファ７２，７４，７６の入力に接続される入力パッド（Ａ）１２と、複数のバッファ７２，７４，７６の出力に接続される出力パッド（Ｚ）１４と、出力パッド（Ｚ）１４と複数のバッファ７２，７４，７６の出力との間に接続され，複数のバッファ７２，７４，７６と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ７８と、複数のバッファ７２，７４，７６の出力に配置され，それぞれ値が異なり、互いに並列接続可能な複数の容量１８，２０，２２と、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するための制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０とを備える。複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御して、可変ドライブ力内蔵および可変容量内蔵バッファ１２０の遅延量を調整することができる。
図２１（ｂ）の例では、バッファ７４のみが出力パッド（Ｚ）１４に接続される構成例が示されているが、これに限られるものではないことは明らかである。バッファ７２，７４，７６の接続例としては、図１６に示したように、７通りの接続例が可能である。
本発明の第６の実施の形態の変形例に係る半導体回路として、図２１（ｂ）に対応する可変ドライブ力内蔵および制御端子付可変容量内蔵バッファ１３０の配置配線ツールでの認識例は、図１２に示すように極めて簡単に表すことができる。
図２１（ｂ）の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。又、図２１（ｂ）の例では、バッファ７２，７４，７６の数は３個であるが、３個に限られないことは勿論である。
本発明の第６の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、可変容量および可変ドライブ力内蔵バッファ或いは可変容量および制御端子付可変ドライブ力内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第７の実施の形態]
（インバータ２段で構成された可変容量内蔵バッファ）
本発明の第７の実施の形態に係る半導体回路として、インバータ２段で構成された可変容量内蔵バッファ１４０の模式的回路構成は、図２２に示すように、バッファ１６と、バッファ１６の入力に接続される入力パッド（Ａ）１２と、バッファ１６の出力に接続される出力パッド（Ｚ）１４と、バッファ１６の出力に配置され，それぞれ値が異なリ，互いに並列接続可能な複数の容量１８，２０，２２と、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ２４とを備え、更にバッファ１６は、第１段目のインバータ９０および第２段目のインバータ９０と、第１段目のインバータ９０および第２段目のインバータ９０間に配置され，それぞれ値が異なり，互いに並列接続可能な複数の容量９２，９４，９６と、第１段目のインバータ９０の出力と複数の容量９２，９４，９６との間に接続され，複数の容量９２，９４，９６と第１段目のインバータ９０の出力との間の接続状態を制御するスイッチ９８とを備える。
図２２の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。又、インバータ間に配置される容量９２，９４，９６の数は３個であるが、３個に限られないことは勿論である。尚、図２２において、容量１８，２０，２２は省略されていても良いことは勿論である。容量１８，２０，２２を省略した場合には、本発明の第７の実施の形態に係る半導体回路の可変容量性能は、インバータ９０間に接続された容量９２，９４，９６によって、調整されることになる。
本発明の第７の実施の形態に係る半導体回路において、バッファ１６は、インバータ９０が２段で構成されているが、インバータ間に可変容量を適用することによって、バッファ１６のドライブ力も調整可能となる。
本発明の第７の実施の形態に係る半導体回路として、図２２に対応するインバータ２段で構成された可変容量内蔵バッファ１４０の配置配線ツールでの認識例は、図２に示すように極めて簡単に表すことができる。
本発明の第７の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、インバータ２段で構成された可変容量内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第８の実施の形態]
（インバータ２段で構成された制御端子付可変容量内蔵バッファ）
本発明の第８の実施の形態に係る半導体回路として、インバータ２段で構成された制御端子付可変容量内蔵バッファ１５０の模式的回路構成は、図２３（ａ）に示すように、バッファ１６と、バッファ１６の入力に接続される入力パッド（Ａ）１２と、バッファ１６の出力に接続される出力パッド（Ｚ）１４と、バッファ１６の出力に配置され，それぞれ値が異なリ，互いに並列接続可能な複数の容量１８，２０，２２と、出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するための制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０とを備え、更にバッファ１６は、第１段目のインバータ９０および第２段目のインバータ９０と、第１段目のインバータ９０および第２段目のインバータ９０間に配置され，それぞれ値が異なり，互いに並列接続可能な複数の容量９２，９４，９６と、第１段目のインバータ９０の出力と複数の容量９２，９４，９６との間に接続され，複数の容量９２，９４，９６と第１段目のインバータ９０の出力との間の接続状態を制御するための制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０とを備える。
図２３（ａ）の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。又、インバータ間に配置される容量９２，９４，９６の数は３個であるが、３個に限られないことは勿論である。尚、図２３において、容量１８，２０，２２は省略されていても良いことは勿論である。容量１８，２０，２２を省略した場合には、本発明の第８の実施の形態に係る半導体回路の可変容量性能は、インバータ９０間に接続された容量９２，９４，９６によって、調整されることになる。
本発明の第８の実施の形態に係る半導体回路において、バッファ１６は、インバータ９０が２段で構成されているが、インバータ間に可変容量を適用することによって、バッファ１６のドライブ力も調整可能となる。更に、図２３（ｂ）に示すように、制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０付きの容量９２，９４，９６を制御することによって、出力パッド（Ｚ）１４の電圧Ｖｚの波形の立上りを精密に調整できるという利点も有する。
本発明の第８の実施の形態に係る半導体回路として、図２３（ａ）に対応するインバータ２段で構成された制御端子付可変容量内蔵バッファ１５０の配置配線ツールでの認識例は、容量１８，２０，２２を省略した場合には、図１２に示すように極めて簡単に表すことができる。
本発明の第８の実施の形態に係る半導体回路においては、制御端子数が増加するというデメリットは存在するが、波形の立上り、立下りの微調整可能であるというメリットが存在する。
（遅延量制御回路システム）
本発明の第８の実施の形態に係る半導体回路の適用例として、遅延量制御回路システムの回路構成は、図１３と同様に、複数個の制御端子付可変容量内蔵バッファ１５０と、チップ外部より書き込み可能な記憶素子６２と、チップ外部より書き込み可能な記憶素子６２と制御端子付可変容量内蔵バッファ１５０内のインバータ９０間の制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０との間に接続される複数本の制御線６４とを備え、チップ外部より複数個の制御端子付可変容量内蔵バッファ１５０の遅延量を調整することができる。
図１３と同様に、複数個の制御端子付可変容量内蔵バッファ１５０内のインバータ９０間の制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０を不揮発性メモリのようなチップ外部から書き込み可能な記憶素子６２から制御可能にすることにより、チップになった後でも、またチップがボードに実装されシステムに組み込まれた後でも、遅延量を調整することが可能となる。
本発明の第８の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、インバータ２段で構成された制御端子付可変容量内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第９の実施の形態]
（インバータ２段で構成された可変ドライブ力内蔵バッファ）
本発明の第９の実施の形態に係る半導体回路として、個々のインバータに可変ドライブ力を適用した、インバータ２段で構成された可変ドライブ力内蔵バッファ１６０の構成は、図２４に示すように、それぞれドライブ力が異なリ，互いに並列接続可能な複数の第１段目のインバータ１００，１０２，１０４と、それぞれドライブ力が異なリ，互いに並列接続可能な複数の第２段目のインバータ１００，１０２，１０４と、複数の第１段目のインバータ１００，１０２，１０４の入力に接続される入力パッド（Ａ）１２と、複数の第２段目のインバータ１００，１０２，１０４の出力に接続される出力パッド（Ｚ）１４と、複数の第１段目のインバータ１００，１０２，１０４と複数の第２段目のインバータ１００，１０２，１０４の入力との接続状態を制御するスイッチ１０６と、複数の第２段目のインバータ１００，１０２，１０４と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ１０６とを備える。
図２４の例では、インバータ１０２に関係するスイッチ１０６のみが接続される構成例が示されているが、これに限られるものではないことは明らかである。互いに並列に接続可能なインバータ１００，１０２，１０４の接続例としては、図１６に示したように、７通りの接続例が可能である。
３個並列に接続したインバータ１００，１０２，１０４からなる並列回路を２段直列接続することで、バッファは、インバータが２段で構成される。個々のインバータに対し可変ドライブ力を適用して、本発明の第９の実施の形態に係る半導体回路におけるインバータ２段で構成された可変ドライブ力内蔵バッファ１６０が構成される。それぞれのインバータ１００，１０２，１０４はスイッチ１０６を有し、スイッチ１０６のオン／オフによって、図６に示した回路構成と同様に、７通りの可変ドライブ力が得られる。従って、３個並列に接続したインバータ１００，１０２，１０４からなる並列回路を２段直列接続することで、バッファとしては、７×７＝４９通りのインバータの接続状態が得られ、ドライブ力を調整することができる。図２４の例では、インバータ１００，１０２，１０４の数は３個であるが、３個に限られないことは勿論である。
インバータ１００，１０２，１０４のような可変ドライブ力は、例えば、図１９乃至図２０に示したように、トランジスタのチャネル幅を調整することによって、実現することができる。
本発明の第９の実施の形態に係る半導体回路として、図２４に対応するインバータ２段で構成された可変ドライブ力内蔵バッファ１６０の配置配線ツールでの認識例は、図１５に示すように極めて簡単に表すことができる。
本発明の第９の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、インバータ２段で構成された可変ドライブ力内蔵バッファを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第１０の実施の形態]
（可変容量内蔵ＮＡＮＤゲート）
以上の第１の実施の形態乃至第９の実施の形態においては、ＶＤＣを構成するプリミティブセルをバッファを用いて構成する例を説明したが、ＶＤＣを構成するプリミティブセルとしては、バッファだけではなく、他のトランジスタゲート等からなるプリミティブセルを適用することもできる。
本発明の第１０の実施の形態に係る半導体回路として、可変容量内蔵ＮＡＮＤゲート１７０の模式的回路構成は、図２５に示すように、ＮＡＮＤゲート１１０と、ＮＡＮＤゲート１１０の入力の接続される入力パッド（Ａ）１２1および（Ｂ）１２2と、ＮＡＮＤゲート１１０の出力に接続される出力パッド（Ｚ）１４と、ＮＡＮＤゲート１１０の出力に配置され，それぞれ値が異なリ，互いに並列接続可能な複数の容量１８，２０，２２と、ＮＡＮＤゲート１１０の出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に接続され、複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するスイッチ２４とを備える。図２５の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。
本発明の第１０の実施の形態に係る半導体回路として、図２５に対応する可変容量内蔵ＮＡＮＤゲート１７０の配置配線ツールでの認識例も、図２と同様に、極めて簡単に表すことができることは明らかである。
本発明の第１０の実施の形態に係る半導体回路として、図２５に対応する可変容量内蔵ＮＡＮＤゲート１７０は、図２２に示すように、インバータ２段で構成された可変容量内蔵バッファ１４０と同様の構成に適用することができることは勿論である。即ち、図２２においてインバータ９０の代わりにＮＡＮＤゲート１１０を適用することもできる。
或いは又、図２４に示すように、インバータ２段で構成された可変ドライブ力内蔵バッファ１６０と同様の構成に適用することもできる。即ち、図２４においてインバータ１００，１０２，１０４の代わりにそれぞれドライブ力を調整したＮＡＮＤゲート１１０を適用することもできる。可変ドライブ力は、例えば、図１９乃至図２０に示したように、トランジスタのチャネル幅を調整することによって、実現することができる。
本発明の第１０の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、可変容量内蔵ＮＡＮＤゲートを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第１１の実施の形態]
（制御端子付可変容量内蔵ＮＡＮＤゲート）
本発明の第１１の実施の形態に係る半導体回路として、制御端子付可変容量内蔵ＮＡＮＤゲート１８０の模式的回路構成は、図２６に示すように、ＮＡＮＤゲート１１０と、ＮＡＮＤゲート１１０の入力に接続される入力パッド（Ａ）１２1および（Ｂ）１２2と、ＮＡＮＤゲート１１０の出力に接続される出力パッド（Ｚ）１４と、ＮＡＮＤゲート１１０の出力に配置され，それぞれ値が異なリ，互いに並列接続可能な複数の容量１８，２０，２２と、ＮＡＮＤゲート１１０の出力パッド（Ｚ）１４と複数の容量１８，２０，２２との間に配置され，複数の容量１８，２０，２２と出力パッド（Ｚ）１４との間の接続状態を制御するための制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０とを備える。図２６の例では、容量１８，２０，２２の数は３個であるが、３個に限られないことは勿論である。
本発明の第１１の実施の形態に係る半導体回路として、図２６に対応する制御端子付可変容量内蔵ＮＡＮＤゲート１８０の配置配線ツールでの認識例も、図１２と同様に、極めて簡単に表すことができることは明らかである。
本発明の第１１の実施の形態に係る半導体回路として、図２６に対応する制御端子付可変容量内蔵ＮＡＮＤゲート１８０は、図２３（ａ）に示すように、インバータ２段で構成された制御端子付可変容量内蔵バッファ１５０と同様の構成に適用することができることは勿論である。即ち、図２３（ａ）においてインバータ９０の代わりにＮＡＮＤゲート１１０を適用することもできる。
或いは又、図２４に示すように、インバータ２段で構成された可変ドライブ力内蔵バッファ１６０と同様の構成に適用することもできる。即ち、図２４においてインバータ１００，１０２，１０４の代わりにそれぞれドライブ力を調整したＮＡＮＤゲート１１０を適用することもできる。可変ドライブ力は、例えば、図１９乃至図２０に示したように、トランジスタのチャネル幅を調整することによって、実現することができる。
（遅延量制御回路システム）
本発明の第１１の実施の形態に係る半導体回路の適用例として、図１３と同様に、制御端子付可変容量内蔵ＮＡＮＤゲート１８０を複数個配置し、チップ外部より書き込み可能な記憶素子６２によって制御する遅延量制御回路システムを構成することもできる。チップ外部より書き込み可能な記憶素子６２によって、図１３と同様に、制御線６４を、制御端子付可変容量内蔵ＮＡＮＤゲート１８０内の制御端子（Ｃ０）５０，（Ｃ１）５１，（Ｃ２）５２に接続することによって、チップ外部より制御端子付可変容量内蔵ＮＡＮＤゲート１８０の遅延量を調整することができる。
図１３と同様に、制御端子付可変容量内蔵ＮＡＮＤゲート１８０内の制御端子（Ｃ２）５２，（Ｃ１）５１，（Ｃ０）５０を不揮発性メモリのようなチップ外部から書き込み可能な記憶素子６２から制御可能にすることにより、チップになった後でも、またチップがボードに実装されシステムに組み込まれた後でも、遅延量を調整することが可能となる。
本発明の第１１の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、制御端子付可変容量内蔵ＮＡＮＤゲートを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[第１２の実施の形態]
（可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲート）
第１の実施の形態乃至第９の実施の形態においては、ＶＤＣを構成するプリミティブセルをバッファを用いて構成する例を説明し、又、第１０乃至第１１の実施の形態においては、ＶＤＣを構成するプリミティブセルをＮＡＮＤゲートを用いて構成する例を説明した。
本発明の第１２の実施の形態に係る半導体回路として、ＶＤＣを構成するプリミティブセルをＡＮＤゲートを用いて構成する例を図２７（ａ）、ＮＡＮＤゲートとインバータからなるプリミティブセルの構成例を図２７（ｂ）、ＮＡＮＤゲートとインバータからなるプリミティブセルの模式的回路構成を図２７（ｃ）にそれぞれ示す。図２７（ｂ）の構成は、図２７（ａ）を実現する一例であり、更に、図２７（ｃ）の回路構成は、図２７（ｂ）に示したＮＡＮＤゲート１１０とインバータ１１４の組み合わせを実現する一例である。
本発明の第１２の実施の形態に係る半導体回路として、可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲート１９０の構成は、図２７（ａ）に示すように、ＡＮＤゲート１１２と、ＡＮＤゲート１１２の入力に接続される入力パッド（Ａ）１２1および（Ｂ）１２2と、ＡＮＤゲート１１２の出力に接続される出力パッド（Ｃ）とを備える。図２７（ａ）の例では、可変容量および／或いは可変ドライブ力を実現する構成については、記載を省略している。図２５或いは図２６において、ＮＡＮＤゲート１１０の代わりにＡＮＤゲート１１２を適用することによって、可変容量内蔵ＡＮＤゲート或いは制御端子付可変容量内蔵ＡＮＤゲートを実現することができることは明らかである。
本発明の第１２の実施の形態に係る半導体回路として、図２７に対応する可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲート１９０の配置配線ツールでの認識例も、図２と同様に、極めて簡単に表すことができることは明らかである。
又、図１４に示すように、互いに並列に接続可能なバッファ７２，７４，７６の代わりに図２７に示す可変ドライブ力を調整したＡＮＤゲート１１２を適用することによって、可変ドライブ力内蔵ＡＮＤゲートを実現することができることは明らかである。
又、図２２に示すように、インバータ２段で構成された可変容量内蔵バッファと同様の構成に適用することができることは勿論である。即ち、図２２においてインバータ９０の代わりにＡＮＤゲート１１２を適用することもできる。
或いは又、図２４に示すように、インバータ２段で構成された可変容量内蔵バッファ１６０と同様の構成に適用することもできる。即ち、図２４においてインバータ１００，１０２，１０４の代わりにそれぞれドライブ力を調整したＡＮＤゲート１１２を適用することもできる。可変ドライブ力は、例えば、図１９乃至図２０に示したように、トランジスタのチャネル幅を調整することによって、実現することができる。
本発明の第１２の実施の形態に係る半導体回路によれば、遅延量を調整する手段を内蔵したプリミティブセルとして、可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲートを使用することにより、詳細配線後のタイミング調整を、再配置・再配線することなく実現することができ、又プロセス変動に基づく遅延ばらつきの調整が可能であり、更に、チップ形成後においても遅延調整が可能となる。
[その他の実施の形態]
上記のように、本発明は第１乃至第１２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
ＶＤＣを構成するプリミティブセルとしては、可変容量および／或いは可変ドライブ力内蔵バッファ、可変容量および／或いは可変ドライブ力内蔵ＮＡＮＤゲート、可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲートだけではなく、他のトランジスタゲート等からなるプリミティブセルを適用することもできる。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファの模式的回路構成図。 本発明の第１の実施の形態に係る半導体回路として、図１に対応する可変容量内蔵バッファの配置配線ツールでの認識例を示す模式図。 （ａ）〜（ｈ）本発明の第１の実施の形態に係る半導体回路として、可変容量内蔵バッファの可変容量接続例を示す８通りの模式的回路構成図。 可変幅の中央近傍の可変容量内蔵バッファＣＮＩＶＸ８Ｄ４において詳細配線、ＲＣ抽出、遅延計算、遅延解析を行い、解析の結果、遅らせる遅延量、早める遅延量を求め、それらに基づき参照しているセルを入れ替える場合のバッファｉＤａｔａ６３〜ｉＤａｔａ０に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))〜(．Ｚ(Ｄａｔａ[０])，．Ａ(ｎｅｔ０))の様子を示す模式図。 可変容量内蔵バッファＣＮＩＶＸ８Ｄ０〜ＣＮＩＶＸ８Ｄ７において、例えば、Ｄａｔａ[６３], Ｄａｔａ[６２]は早め、早める遅延量はＤａｔａ[６３]の方が大きく、Ｄａｔａ[１]， Ｄａｔａ[０]では遅らせ、遅らせる遅延量はＤａｔａ[０]の方が大きい場合のバッファｉＤａｔａ６３〜ｉＤａｔａ０に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))〜(．Ｚ(Ｄａｔａ[０])，．Ａ(ｎｅｔ０))の様子を示す模式図。 本発明の第１の実施の形態に係る半導体回路の動作フローチャート図。 本発明の第１の実施の形態に係る半導体回路の動作説明図であって、（ａ）アドレス入力ａｄｄｒとデータ出力ｄａｔａとの間の遅延を示す模式図、（ｂ）アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきの様子を示す模式図、（ｃ）バッファ１６に対する入力パッドＡ１２と出力パッドＺ１４の様子を示す模式図、および（ｄ）配置配線ツールでの認識例を示す模式図。 クロックツリーシンセシス（ＣＴＳ）における意図的スキュー調整を説明するための回路構成図。 図８に示すクロックツリーシンセシス（ＣＴＳ）における意図的スキュー調整を説明するための回路の動作波形説明図。 （ａ）アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきの様子を示す模式図、（ｂ）アドレス入力ａｄｄ[０]〜ａｄｄ[７]の間の遅延ばらつきを調整した様子を示す模式図、（ｃ）バッファｉＤａｔａ６３，ｉＤａｔａ６２に対する出力および入力データ(．Ｚ(Ｄａｔａ[６３])，．Ａ(ｎｅｔ６３))，(．Ｚ(Ｄａｔａ[６２])，．Ａ(ｎｅｔ６２))の様子を示す模式的回路構成図。 本発明の第２の実施の形態に係る半導体回路として、制御端子付可変容量内蔵バッファの模式的回路構成図。 本発明の第２の実施の形態に係る半導体回路として、図１１に対応する制御端子付可変容量内蔵バッファの配置配線ツールでの認識例を示す模式図。 本発明の第２の実施の形態に係る半導体回路の応用例として、制御端子付可変容量内蔵バッファを複数配置し、チップ外部より書き込み可能な記憶素子によって制御する様子を示す遅延量制御回路システムの模式的回路構成図。 本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファの模式的回路構成図。 本発明の第３の実施の形態に係る半導体回路として、図１４に対応する可変ドライブ力内蔵バッファの配置配線ツールでの認識例を示す模式図。 （ａ）〜（ｈ）本発明の第３の実施の形態に係る半導体回路として、可変ドライブ力内蔵バッファの組み合わせ接続例を示す８通りの模式的回路構成図。 本発明の第４の実施の形態に係る半導体回路として、制御端子付可変ドライブ力内蔵バッファの模式的回路構成図。 本発明の第４の実施の形態に係る半導体回路として、図１７に対応する制御端子付可変ドライブ力内蔵バッファの配置配線ツールでの認識例を示す模式図。 本発明の第５の実施の形態に係る半導体回路として、トランジスタのチャネル幅を調整可能な可変ドライブ力内蔵バッファの（ａ）模式的平面パターン構成図、および（ｂ）模式的回路構成図。 （ａ）〜（ｅ）本発明の第５の実施の形態に係る半導体回路として、トランジスタのチャネル幅を調整可能な可変ドライブ力内蔵バッファの５種類の模式的平面パターン構成図。 （ａ）本発明の第６の実施の形態に係る半導体回路として、可変ドライブ力内蔵および可変容量内蔵バッファの模式的回路構成図、（ｂ）本発明の第６の実施の形態の変形例に係る半導体回路として、可変ドライブ力内蔵および制御端子付可変容量内蔵バッファの模式的回路構成図。 本発明の第７の実施の形態に係る半導体回路として、インバータ２段で構成され、インバータ間に可変容量を適用した可変容量内蔵バッファの模式的回路構成図。 （ａ）本発明の第８の実施の形態に係る半導体回路として、インバータ２段で構成され、インバータ間に可変容量を適用した制御端子付可変容量内蔵バッファの模式的回路構成図および（ｂ）Ｚ出力端子における電圧波形Ｖｚの立上りを調整可能であることを説明する模式的波形図。 本発明の第９の実施の形態に係る半導体回路として、インバータ２段で構成され、個々のインバータに可変ドライブ力を適用した可変ドライブ力内蔵バッファの模式的回路構成図。 本発明の第１０の実施の形態に係る半導体回路として、ＮＡＮＤゲートからなるプリミティブセルに可変容量を適用した可変容量内蔵ＮＡＮＤゲートの模式的回路構成図。 本発明の第１１の実施の形態に係る半導体回路として、ＮＡＮＤゲートからなるプリミティブセルに可変容量を適用した制御端子付可変容量内蔵ＮＡＮＤゲートの模式的回路構成図。 本発明の第１２の実施の形態に係る半導体回路として、（ａ）可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲートからなるプリミティブセルの構成例、（ｂ）ＮＡＮＤゲートとインバータからなるプリミティブセルの構成例、（ｃ）ＮＡＮＤゲートとインバータからなるプリミティブセルの模式的回路構成図。
符号の説明
１０・・・可変容量内蔵バッファ
１２，１２1，１２2・・・入力パッド
１４・・・出力パッド
１６，３４，７２，７４，７６・・・バッファ
１８，２０，２２，９２，９４，９６・・・容量
２４，７８，１０６・・・スイッチ
３０・・・フリップフロップ（Ｆ／Ｆ）Ａ
３２・・・フリップフロップ（Ｆ／Ｆ）Ｂ
３６・・・ＰＬＬ
４０・・・組合せロジック
４２・・・パス経路
５０，５１，５２，８２，８４，８６・・・制御端子
６０，６０1，６０2，６０3・・・制御端子付可変容量内蔵バッファ
６２・・・チップ外部より書き込み可能な記憶素子
６４・・・制御線
７０・・・可変ドライブ力内蔵バッファ
８０・・・制御端子付可変ドライブ力内蔵バッファ
９０，１００，１０２，１０４，１１４・・・インバータ
１１０・・・ＮＡＮＤゲート
１１２・・・ＡＮＤゲート
１２０・・・可変ドライブ力内蔵および可変容量内蔵バッファ
１３０・・・可変ドライブ力内蔵および制御端子付可変容量内蔵バッファ
１４０・・・インバータ２段で構成された可変容量内蔵バッファ
１５０・・・インバータ２段で構成された制御端子付可変容量内蔵バッファ
１６０・・・インバータ２段で構成された可変ドライブ力内蔵バッファ
１７０・・・可変容量内蔵ＮＡＮＤゲート
１８０・・・制御端子付可変容量内蔵ＮＡＮＤゲート
１９０・・・可変容量および／或いは可変ドライブ力内蔵ＡＮＤゲート
Ｓ１〜Ｓ５・・・ステップ

Claims (5)

  1. 入力パッドと出力パッドとの間に接続された半導体回路であって、
    前記入力パッドと前記出力パッドとの間に接続された第１バッファと、
    前記第１バッファと前記出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量
    とを備え、前記複数の容量のそれぞれと前記出力パッドとの間の接続状態を制御することを特徴とする半導体回路。
  2. 前記出力パッドと前記複数の容量との間にそれぞれ直列接続され，前記複数の容量と前記出力パッドとの間の接続状態を個別に制御する複数の制御端子を更に備えることを特徴とする請求項１記載の半導体回路。
  3. 更に前記第１バッファは、
    第１段目のインバータと、
    前記第１段目のインバータと直列接続された第２段目のインバータと、
    前記第１段目のインバータと前記第２段目のインバータ間の電流経路と固定電位間に並列接続可能な複数の容量と、
    前記電流経路と前記複数の容量との間にそれぞれ直列接続され，前記複数の容量と前記電流経路との間の接続状態を個別に制御する複数のスイッチ
    とを更に備え、前記複数の容量は互いに値が異なることを特徴とする請求項１又は２記載の半導体回路。
  4. 入力パッドと出力パッドとの間に接続され、前記入力パッドと前記出力パッドとの間に接続された第１バッファと、前記第１バッファと前記出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量とを備え、前記複数の容量のそれぞれと前記出力パッドとの間の接続状態を制御する半導体回路の動作方法であって、
    可変幅の中央近傍の可変容量内蔵バッファで詳細配線、遅延抽出、遅延計算、遅延解析を行うステップと、
    遅らせる遅延量か否かを判定するステップと、
    解析の結果、遅らせる遅延量であるならば、遅らせる遅延量を求めるステップと、
    解析の結果、早める遅延量であるならば、早める遅延量を求めるステップと、
    求めた遅延量に基づき参照しているセルを入れ替えるステップ
    とを備えることを特徴とする半導体回路の動作方法。
  5. 入力パッドと出力パッドとの間に接続され、前記入力パッドと前記出力パッドとの間に接続された第１バッファと、前記第１バッファと前記出力パッド間の電流経路と固定電位間に並列接続可能な複数の容量とを備え、前記複数の容量のそれぞれと前記出力パッドとの間の接続状態を制御するために、前記出力パッドと前記複数の容量との間にそれぞれ直列接続され，前記複数の容量と前記出力パッドとの間の接続状態を個別に制御する複数の制御端子を備える半導体回路を構成する、複数個の制御端子付可変容量内蔵バッファと、
    チップ外部より書き込み可能な記憶素子と、
    前記チップ外部より書き込み可能な記憶素子と、前記複数個の制御端子付可変容量内蔵バッファ内の前記複数の制御端子との間に接続される複数本の制御線
    とを備え、前記電流経路と前記固定電位間に並列接続される前記複数の容量の接続状態を制御することによって、チップ外部より前記複数個の制御端子付可変容量内蔵バッファの遅延量を調整することを特徴とする遅延量制御回路システム。
JP2004365568A 2004-12-17 2004-12-17 半導体回路およびその動作方法および遅延量制御回路システム Pending JP2006172641A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004365568A JP2006172641A (ja) 2004-12-17 2004-12-17 半導体回路およびその動作方法および遅延量制御回路システム
US11/105,486 US7394302B2 (en) 2004-12-17 2005-04-14 Semiconductor circuit, operating method for the same, and delay time control system circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004365568A JP2006172641A (ja) 2004-12-17 2004-12-17 半導体回路およびその動作方法および遅延量制御回路システム

Publications (1)

Publication Number Publication Date
JP2006172641A true JP2006172641A (ja) 2006-06-29

Family

ID=36594906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365568A Pending JP2006172641A (ja) 2004-12-17 2004-12-17 半導体回路およびその動作方法および遅延量制御回路システム

Country Status (2)

Country Link
US (1) US7394302B2 (ja)
JP (1) JP2006172641A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108350A1 (ja) * 2012-01-20 2013-07-25 パナソニック株式会社 遅延回路
US8842485B2 (en) 2010-11-01 2014-09-23 Panasonic Corporation Delay circuit, delay controller, memory controller, and information terminal

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701261B2 (en) * 2006-06-22 2010-04-20 Stmicroelectronics Pvt. Ltd. Controlled impedance CMOS output buffer
KR101393310B1 (ko) 2008-02-25 2014-05-12 삼성전자주식회사 큰 지연시간을 갖는 딜레이 회로 및 이를 구비하는 반도체장치
KR20100108699A (ko) * 2009-03-30 2010-10-08 삼성전자주식회사 입력레벨 조절기능을 갖는 반도체 장치의 입력버퍼 회로
JP2010273186A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp 遅延回路
EP2765474B1 (en) * 2013-02-12 2015-05-20 Nxp B.V. Clock buffer
KR20150006693A (ko) * 2013-07-09 2015-01-19 삼성전자주식회사 입력 버퍼의 프로세스 변화 보상 회로 및 이의 동작 방법
US9671801B2 (en) * 2013-11-06 2017-06-06 Dialog Semiconductor Gmbh Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines
US10411686B2 (en) * 2017-06-29 2019-09-10 SK Hynix Inc. Delay cell and circuit including the same
KR20190073796A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 지연 제어 회로
KR102531863B1 (ko) * 2018-03-28 2023-05-11 삼성전자주식회사 반도체 메모리 장치의 홀드-마진을 제어하는 방법 및 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510542B1 (en) * 1998-10-08 2003-01-21 Kabushiki Kaisha Toshiba Method of placing a repeater cell in an electricalcircuit
JP2001111391A (ja) 1999-10-04 2001-04-20 Mitsubishi Electric Corp Ａｓｉｃ、ａｓｉｃにおける遅延補正方法、およびａｓｉｃにおける自動配置配線方法
US6404262B1 (en) * 1999-12-27 2002-06-11 Texas Instruments Incorporated Switched capacitor integrator using unity gain buffers
JP3465885B2 (ja) 2000-02-15 2003-11-10 Ｎｅｃマイクロシステム株式会社 遅延調整用ライブラリ及びそれを使用した遅延調整方法
US6470484B1 (en) * 2000-05-18 2002-10-22 Lsi Logic Corporation System and method for efficient layout of functionally extraneous cells
JP2002076855A (ja) * 2000-08-29 2002-03-15 Advantest Corp 遅延回路、試験装置、コンデンサ
US6654214B1 (en) * 2000-11-22 2003-11-25 Intel Corporation Electrostatic discharge compatible voltage reference buffer
US6754877B1 (en) * 2001-12-14 2004-06-22 Sequence Design, Inc. Method for optimal driver selection
US6785875B2 (en) * 2002-08-15 2004-08-31 Fulcrum Microsystems, Inc. Methods and apparatus for facilitating physical synthesis of an integrated circuit design
EP1599893A2 (en) * 2003-02-25 2005-11-30 Timelab Corporation Clocktree tuning shims and shim tuning method
TWI244267B (en) * 2003-10-31 2005-11-21 Realtek Semiconductor Corp Circuit and method for phase delay

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842485B2 (en) 2010-11-01 2014-09-23 Panasonic Corporation Delay circuit, delay controller, memory controller, and information terminal
WO2013108350A1 (ja) * 2012-01-20 2013-07-25 パナソニック株式会社 遅延回路

Also Published As

Publication number Publication date
US7394302B2 (en) 2008-07-01
US20060132212A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US7394302B2 (en) Semiconductor circuit, operating method for the same, and delay time control system circuit
JPH1166854A (ja) 半導体集積回路
JP2000151378A (ja) 半導体集積回路
US20110221516A1 (en) Information technology equipment
KR100366163B1 (ko) 메모리 판독 회로, ｓｒａｍ 및 그 제조 방법
JP2002015569A (ja) 半導体装置
CN110970063A (zh) 内部电压产生电路的设备及方法
KR100942946B1 (ko) 반도체 메모리 소자
US20060215467A1 (en) Method of increasing data setup and hold margin in case of non-symmetrical PVT
JP2007067819A (ja) 遅延調整回路及び該回路を備えた同期型半導体装置
KR100303675B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3212884B2 (ja) 半導体記憶装置
KR100350755B1 (ko) 반도체 메모리 장치, 그 형성방법, 및 그 방법을 기록한 기록매체
JP3620440B2 (ja) 半導体集積回路とそのクロック分配方法
JP2008277515A (ja) 半導体装置
US20100284228A1 (en) Semiconductor device having data input/output unit connected to bus line
WO2009139101A1 (ja) 電子機器システム、および半導体集積回路のコントローラ
US6376869B1 (en) Semiconductor device
US7202725B2 (en) Delay control circuit device, and a semiconductor integrated circuit device and a delay control method using said delay control circuit device
US20190348104A1 (en) Low power method and system for signal slew rate control
KR19980083817A (ko) 클럭 입력 버퍼를 분리시킨 반도체 메모리 장치
JP2013055575A (ja) 半導体装置及びこれを用いた情報処理システム
JP4170600B2 (ja) 半導体集積回路及びその設計方法
KR20020090287A (ko) 반도체 집적 회로 장치
US8717795B2 (en) Semiconductor device having plural circuit blocks operating at the same timing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020