JP2006166552A - 信号発生器の制御方法 - Google Patents
信号発生器の制御方法 Download PDFInfo
- Publication number
- JP2006166552A JP2006166552A JP2004352686A JP2004352686A JP2006166552A JP 2006166552 A JP2006166552 A JP 2006166552A JP 2004352686 A JP2004352686 A JP 2004352686A JP 2004352686 A JP2004352686 A JP 2004352686A JP 2006166552 A JP2006166552 A JP 2006166552A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switch element
- side switch
- pwm signal
- predetermined range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】 本発明は、3相電圧型インバータの2アーム変調制御において、制御回路の単位時間当りの演算量を低減し、低コストなインバータ制御装置を提供する。
【解決手段】 3相電圧型インバータを2アーム変調制御するPWM信号の生成過程において、各相の基準正弦波の絶対位相角が所定範囲にある場合には、半導体スイッチ素子のスイッチングを停止し、スイッチングを停止した相の電流指令値演算をスキップして、ソフトウェアで処理する演算量を従来のおよそ2/3に低減することを特徴とする3相電圧型インバータの制御方法。
【選択図】 図1
【解決手段】 3相電圧型インバータを2アーム変調制御するPWM信号の生成過程において、各相の基準正弦波の絶対位相角が所定範囲にある場合には、半導体スイッチ素子のスイッチングを停止し、スイッチングを停止した相の電流指令値演算をスキップして、ソフトウェアで処理する演算量を従来のおよそ2/3に低減することを特徴とする3相電圧型インバータの制御方法。
【選択図】 図1
Description
本発明は、パルス幅変調インバータの制御方法に関するものである。さらに詳しくは、インバータを制御するパルス幅変調(Pulse Width Modulation:PWM)信号のスイッチング・パターン生成に関するものである。
3相インバータのPWM制御装置では、従来からスイッチングロスの低減を図ることのできる2アーム変調方式(または2相変調)が提唱されている。
この2アーム変調方式は、インバータ出力の1周期内のある期間は3相ブリッジ内の1アームのオン・オフ状態を固定しておき、残りの2アームのみを制御することで出力電流を制御する方式であり、例えば特許文献1に開示されている。
図2は、一般的な3相インバータの構成を示しており、1は直流電力を供給するインバータの入力端子、2はインバータによって電力変換された交流電力を交流負荷に出力する出力端子である。3は、入力平滑コンデンサ4、コイルL1〜L3、半導体スイッチ素子Q1〜Q6により構成される直流/交流変換回路である。S1〜S3は出力電流を検出する出力電流検出器である。6はインバータの出力電流の制御などを行う制御回路であり、近年マイクロコンピュータなどで構成される事が多い。
制御回路6として使用するマイクロコンピュータは、CPU、メモリ、AD変換器、タイマ、I/Oポートなどの機能をワンチップに収めたものを使用し、インバータの電流制御の場合例えば図3に示すような構成で使用する。
10はU相、V相、W相の基準正弦波やパラメータを記憶するメモリ、11は出力電流検出器S1〜S3の検出信号をデジタル信号に変換するAD変換器、12はプログラムによって演算した値をPWM変調する三角波比較方式のPWM変調機能を有するタイマを示している。図4は上述したタイマ12の動作を示す図である。図中の基本三角波はタイマ12のカウントアップ及びカウントダウンにより生成している。タイマ12へ入力される各種設定値は、一時的にタイマ12に内蔵されるバッファレジスタに記憶されており、基本三角波の谷のタイミングでタイマの設定レジスタへ入力されて設定値として反映される。またタイマ12には基本三角波の山のタイミングでAD変換器11を自動的に開始することができるものもあり、この機能を使用すればAD変換器11の入力端子に加わる信号をスイッチング毎にデジタルデータに変換することができる。従って上記タイマ12を使用すれば、基本三角波の周期を専用の設定レジスタへ設定し、且つ基本三角波と比較する3つのデータを3つのバッファレジスタへスイッチング周期毎に設定するのみで、インバータの3相交流出力を作り出すための半導体スイッチ素子Q1〜Q6に入力する6つのPWM信号を簡単に生成することができる。
上述した構成における制御回路6の処理の流れを表すと、図5のようなフローチャートとなる。制御回路6では、メインルーチンにおいてインバータが起動可能かどうかの判定を行う。もしインバータの起動ができないと判断された場合には、インバータの起動が可能になるまで起動判定を繰り返して待機状態となる。起動判定において起動が可能であると判断された場合にはPWM信号のDuty比演算処理ルーチンに移行し、電流制御動作を連続的に行う。
Duty比演算処理ルーチンに移行すると、U相電流指令値の演算を行うために、負荷へ供給する出力電流の基準となるU相の基準正弦波をメモリ10から生成する。そしてAD変換器11によってデジタル値に変換されたインバータ出力電流の瞬時電流検出値を読み込み、U相基準制正弦波のデータとAD変換器11の出力データとの偏差を比例積分してU相電流指令値を演算する。演算後、U相電流指令値はタイマ12のバッファレジスタへ格納される。
V、W相においても同様の処理を順に行い、上述のタイマのバッファレジスタに演算結果を格納する。
その後、基本三角波の谷のタイミングで、バッファレジスタに設定したU相、V相、W相の電流指令値がタイマの設定レジスタに入力され、次のスイッチング周期における各相のDuty比の設定値として反映される。
タイマ12に設定されたDuty比演算値はタイマ12が生成する基本三角波と比較され、Duty比演算値の大きさに応じたPWM信号を生成する。このPWM信号に応じて半導体スイッチ素子Q1〜Q6をオン・オフ制御することにより出力電流をU相、V相、W相の各基準正弦波に追従した波形に制御する。つまり、上記演算により導出する電流指令値はインバータ出力電流を基本正弦波へ追従させるための補正量を表しており、半導体スイッチ素子のオン期間を制御している。
図6は2アーム変調制御時の各相の基準正弦波と基本三角波、PWM信号を示している。
また、3相の基準正弦波は、各相の基準正弦波の絶対位相角が60°〜120°、240°〜300°の範囲で最大値に固定された形状の波形となっている。前記絶対位相角の期間内は常にDuty比演算値が基本三角波よりも大きいかもしくは小さくなる。従って、タイマから出力されるPWM信号は、上記範囲において1もしくは0に維持されるため、半導体スイッチ素子のオン・オフが所定範囲内で停止している。またインバータが出力する瞬時電流の総和は常に0になる事から、インバータ出力の2相分の電流制御を行うことでスイッチングを停止している相の電流を制御している。
なお、本発明における絶対位相角とは正弦波1周期を360°とした時、0から始まり正の領域にある間を0°〜180°、負の領域にある間を180°〜360°に割り付けた正弦波の所定位置を示す角度である。
また本従来技術では、半導体スイッチ素子のスイッチング停止範囲を60°〜120°、240°〜300°に設定することで、スイッチングを休止する相を常に最大電流が流れる相に移動し、半導体スイッチ素子のスイッチング損失を低減している。
特開昭59−216476号公報
しかしながら、以上のような制御系で瞬時電流追従制御を実現するためには、図5に示す3相分の電流指令値の演算とAD変換を1スイッチング周期内に終える必要があるため、高速処理が可能なマイクロプロセッサを使用しなければならない。
また出力電流歪の低減および内部部品(コンデンサ・コイル)の小型化といった観点から、今後スイッチング周波数の増加が予想される。このようなスイッチング周波数の増加に伴って単位時間当りの演算量が増加し、さらに高速演算処理の可能なマイクロコンピュータが必要となる。高速演算処理の可能なマイクロコンピュータはコストが高く、消費電力が大きいことから、インバータの効率低下、温度上昇といった問題があり、特に小型・小容量の電力変換装置を作成する場合は不利な条件となる。
本発明は上記課題を解決するためになされたものであり、
2アーム変調制御を行うフルブリッジ構成の3相電圧型インバータの制御方法であって、
各相の基準正弦波の絶対位相角が所定範囲内にあるかを判定する第1工程と、
前記絶対位相角が所定範囲内と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を予め記憶した値に設定する第2工程と、
前記絶対位相角が所定範囲外と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を演算により導出する第3工程と、
前述したDuty比をPWM変調器にセットする第4工程を
含むことを特徴とする。
2アーム変調制御を行うフルブリッジ構成の3相電圧型インバータの制御方法であって、
各相の基準正弦波の絶対位相角が所定範囲内にあるかを判定する第1工程と、
前記絶対位相角が所定範囲内と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を予め記憶した値に設定する第2工程と、
前記絶対位相角が所定範囲外と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を演算により導出する第3工程と、
前述したDuty比をPWM変調器にセットする第4工程を
含むことを特徴とする。
また前述した第1工程における所定範囲には第1の所定範囲と第2の所定範囲があり、
前述した第2工程において
前述の絶対位相角が第1の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比100%に設定し、ローサイドのスイッチ素子へのPWM信号をDuty比0%に設定する第1のPWM信号の設定を行い、
前述の絶対位相角が第2の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比0%に設定し、ローサイドのスイッチ素子のPWM信号をDuty比100%に設定する第2のPWM信号の設定を行う
事を特徴とする。
前述した第2工程において
前述の絶対位相角が第1の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比100%に設定し、ローサイドのスイッチ素子へのPWM信号をDuty比0%に設定する第1のPWM信号の設定を行い、
前述の絶対位相角が第2の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比0%に設定し、ローサイドのスイッチ素子のPWM信号をDuty比100%に設定する第2のPWM信号の設定を行う
事を特徴とする。
さらに前述した3相電圧型インバータにおいて、
3相出力のうちの第1相に対して第1工程を行い、
第1相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第2の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行った後に、第2相に対して前述した第1工程を行い、
第2相に対して前述した第1工程を行った結果が、
第2相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第2の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子に対して前述した第3工程を行った後に、第3相に対して前述した第1工程を行い、
第3相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行い、
第3相の絶対位相角が前述の第2の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第3相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行い、
第1相から第3相の結果に対して一括して第4工程を行うこと
を特徴とする。
3相出力のうちの第1相に対して第1工程を行い、
第1相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第2の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行った後に、第2相に対して前述した第1工程を行い、
第2相に対して前述した第1工程を行った結果が、
第2相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第2の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子に対して前述した第3工程を行った後に、第3相に対して前述した第1工程を行い、
第3相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行い、
第3相の絶対位相角が前述の第2の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第3相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行い、
第1相から第3相の結果に対して一括して第4工程を行うこと
を特徴とする。
本発明によれば、インバータを制御するPWM信号の生成過程において、3相のうち1相に関しては、Duty比の演算をスキップすることができるため、ソフトウェアで処理する演算量を従来のおよそ2/3に低減することができる。これにより低速マイコンの使用が可能となり、制御回路のコストパフォーマンスが向上する。
以下に本発明の信号発生器の制御方法についての実施例を示すが、以下の実施例で本発明の内容が限定されるものではない。
本例で使用される3相インバータの制御は、図1に示すフローに沿って進められる。
まずメインルーチン内のインバータの起動判定において、インバータの起動が許可されるとPWM制御のDuty比演算処理ルーチンに移る。
そしてU相の基準正弦波の絶対位相角が60°〜120°もしくは240°〜300°の範囲内であるかを判定する第1工程を行う。もしU相基準正弦波の絶対位相角が第1の所定範囲に相当する60°〜120°の範囲内であれば、U相のハイサイドスイッチ素子へのPWM信号がDuty100%となる値をタイマに設定し、もしU相基準正弦波の絶対位相角が第2の所定範囲に相当する240°〜300°の範囲内であれば、U相のハイサイドスイッチ素子へのPWM信号がDuty0%となる値をタイマに設定する。一方、U相基準正弦波の第1工程の結果、U相基準正弦波の絶対位相角が上記範囲外(60°〜120°、240°〜300°の範囲外)と判定されると、U相電流指令値を演算する第3工程を行い、前記演算結果をU相電流指令値としてタイマに設定する。
V、W相に対しても上記と同様の処理を行い、U、V、Wの3相の出力電流指令値をタイマに設定する。
V、W相に対しても上記と同様の処理を行い、U、V、Wの3相の出力電流指令値をタイマに設定する。
以上の処理をスイッチング毎に行い、インバータの出力電流を各相の基準正弦波に追従した電流となるように制御する。
こうすれば、所定範囲内として決定した絶対位相角の範囲において、スイッチ素子のスイッチングを休止し、PWM信号のDuty演算処理をスキップすることができる。その結果、単位時間に処理すべき演算量を従来のおよそ2/3に低減できる。
本例では、PWM信号のDuty値演算結果の設定方法以外は、全て実施例1と同様にして3相インバータの制御が行われる。
本例では、図1の処理ルーチン内におけるPWM信号のDuty比演算工程は実施例1と同様の処理をU相、V相、W相の順で行い、全ての相の電流指令値演算を終えた後に、タイマの設定レジスタへ一括して入力する。演算により得られたデータは、全ての相の演算が終了するまで、タイマに内蔵されるバッファレジスタに一時的に記憶されており、基本三角波の谷のタイミングでタイマの設定レジスタに一括して入力する。従って、タイマのカウント中にタイマの設定レジスタの値が書きかわる事がない。つまり、タイマの設定レジスタは常に基本三角波の谷のタイミングでパラメータを変更することになる。その結果、仮にAD変換が遅いためにタイマへの設定がPWM信号の発生タイミング(基本三角波の谷のタイミング)を過ぎていたとしても、それがPWM信号に悪影響(パルス抜け)を与える事がないといったメリットがある。
1 入力端子
2 出力端子
3 直流/交流変換回路
4 入力平滑コンデンサ
5 ゲート駆動回路
6 制御回路
10 不揮発性メモリ(ROM)
11 AD変換器
12 三角波比較方式のPWM変調機能を有するタイマ
Q1〜Q6 半導体スイッチ素子
L1〜L3 コイル
2 出力端子
3 直流/交流変換回路
4 入力平滑コンデンサ
5 ゲート駆動回路
6 制御回路
10 不揮発性メモリ(ROM)
11 AD変換器
12 三角波比較方式のPWM変調機能を有するタイマ
Q1〜Q6 半導体スイッチ素子
L1〜L3 コイル
Claims (3)
- 2アーム変調制御を行うフルブリッジ構成の3相電圧型インバータの制御方法であって、
各相の基準正弦波の絶対位相角が所定範囲内にあるかを判定する第1工程と、
前記絶対位相角が所定範囲内と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を予め記憶した値に設定する第2工程と、
前記絶対位相角が所定範囲外と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するPWM信号のDuty比を演算により導出する第3工程と、
前述したDuty比をPWM変調器にセットする第4工程を
含むことを特徴とする3相電圧型インバータの制御方法。 - 前述した第1工程における所定範囲には第1の所定範囲と第2の所定範囲があり、
前述した第2工程において
前述の絶対位相角が第1の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比100%に設定し、ローサイドのスイッチ素子へのPWM信号をDuty比0%に設定する第1のPWM信号の設定を行い、
前述の絶対位相角が第2の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのPWM信号をDuty比0%に設定し、ローサイドのスイッチ素子のPWM信号をDuty比100%に設定する第2のPWM信号の設定を行う
事を特徴とする請求項1記載の3相電圧型インバータの制御方法。 - 前述した請求項2記載の3相電圧型インバータにおいて、
3相出力のうちの第1相に対して第1工程を行い、
第1相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第2の所定範囲内にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第2相に対して前述した第1工程を行い、
第1相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第1相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行った後に、第2相に対して前述した第1工程を行い、
第2相に対して前述した第1工程を行った結果が、
第2相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第2の所定範囲内にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第2相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第2相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子に対して前述した第3工程を行った後に、第3相に対して前述した第1工程を行い、
第3相の基準正弦波の絶対位相角が前述の第1の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第1のPWM信号の設定を行い、
第3相の絶対位相角が前述の第2の所定範囲内にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第2のPWM信号の設定を行った後に、第3相に対して前述した第1工程を行い、
第3相の絶対位相角が前述の第1および第2の所定範囲外にある時は、第3相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第3工程を行い、
第1相から第3相の結果に対して一括して第4工程を行うこと
を特徴とする請求項2記載の3相電圧型インバータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352686A JP2006166552A (ja) | 2004-12-06 | 2004-12-06 | 信号発生器の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352686A JP2006166552A (ja) | 2004-12-06 | 2004-12-06 | 信号発生器の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006166552A true JP2006166552A (ja) | 2006-06-22 |
Family
ID=36667947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004352686A Withdrawn JP2006166552A (ja) | 2004-12-06 | 2004-12-06 | 信号発生器の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006166552A (ja) |
-
2004
- 2004-12-06 JP JP2004352686A patent/JP2006166552A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1589650B1 (en) | Motor drive control | |
JP2004208494A (ja) | 信号発生器の制御方法 | |
US9543851B2 (en) | Matrix converter | |
JPH07108095B2 (ja) | インバータ装置及びその制御方法 | |
JP2005261093A (ja) | 交流モータの制御装置,2チップインバータ及びワンチップインバータ。 | |
JP5272319B2 (ja) | 電力変換装置 | |
JP2008131730A (ja) | 半導体装置、モータ駆動装置、及び空調機 | |
JP3848903B2 (ja) | 電力変換装置 | |
JP2011125147A (ja) | 電源回路及びそれを用いたモータ駆動装置並びに冷凍機器 | |
KR101907368B1 (ko) | 전력 제어 방법 및 전력 제어 장치 | |
JPH0974790A (ja) | インバータ装置 | |
WO2020059814A1 (ja) | モータ制御装置、モータシステム及びインバータ制御方法 | |
JP3481405B2 (ja) | インバータ装置 | |
JP2004304925A (ja) | インバータ装置 | |
JPWO2020240748A1 (ja) | 回転機の制御装置 | |
JP2006166552A (ja) | 信号発生器の制御方法 | |
JP7456834B2 (ja) | モータ制御装置、モータシステム及びモータ制御方法 | |
WO2021014947A1 (ja) | モータ制御装置およびモータシステム | |
CN112567620B (zh) | 逆变装置 | |
JP2000278987A (ja) | インバータ装置 | |
JP2003348858A (ja) | インバータ装置 | |
JP4681136B2 (ja) | インバータ制御方法およびその装置 | |
JP2015195649A (ja) | モータの制御装置 | |
JP3337769B2 (ja) | インバータ装置 | |
US20230261603A1 (en) | Motor control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |