JP2006159678A - シリアルバスにおける記録装置 - Google Patents

Abstract

【課題】 省電力性を向上させることができる印刷装置を提供することを目的とする。
【解決手段】 本発明は、シリアルバスを介したデータ転送のためのデータ転送制御装置において、シリアルバスに接続されたデバイスを制御するコントローラと、シリアルバスにホストコンピュータが接続されているか否かを判断する手段と、シリアルバスにホストコンピュータが接続されていないと判断したときコントローラの機能を停止する手段を有することを特徴とする。
【選択図】 図２

Description

本発明は省電力制御が可能な印刷装置などの、コンピュータ周辺機器に関するものである。

従来、ビデオ機器やオーディオ機器には、アナログ信号用の入出力信号が設けられており、ビデオやオーディオ信号は、アナログ形式で機器間の通信が行われていた。近年、アナログ通信に代わり、シリアル方式のデジタル通信が普及しつつある。デジタル通信の代表的な規格USBである。USBは、従来パソコンと様々なデバイス（周辺機器）を使いやすく、安価で接続できる規格として策定されたインターフェースの規格の一つである。

そして近年、プリンタ等の電子機器における省電力化の要望がますます高くなっており、例えばデータ転送が行われない期間はスリープモードへ以降し、データ転送が検知された場合にスリープモードを解除することにより省電力化を図ることができるプリンタが知られている。そして従来例として以下の内容が出願されている。

特許文献１には、上位装置との通信機能を除く印刷装置本体の各部への電源供給を休止するスリープモードへ遷移させた状態時に上位装置から情報を受信した場合、メモリやPHY部等を含んで構成された通信制御部が、前記受信した情報を解析して電源供給を開始すべき情報を受信しているかどうかを判別し、該判別結果に応じて電源供給を再開するか否かを制御する印刷制御装置が提案されている。この印刷制御装置によれば、上位装置からデータを受信する毎に不必要に電源供給を再開させることがなく、電力消費を抑えることができる。
特開平８−３２４０７１号公報

しかしながら、特許文献1では、制御部において電源供給を開始すべき情報を受信しているかどうかを常に監視しているため、制御部を構成するメモリやPHY部等に常に電源を供給する必要があり、スリープモードでも電力を消費してしまう。近年では、通信制御に関わるメモリやPHY部等の消費電力も無視できない状況となっており、印刷装置本体だけでなく通信制御に関わるメモリやPHY部等の消費電力も抑える必要がある。本発明は、上記問題を解決すべく成されたものであり、省電力性を向上させることができる印刷装置を提供することを目的とする。

上記課題を解決するために本発明は、シリアルバスを介したデータ転送のためのデータ転送制御装置において、シリアルバスに接続されたデバイスを制御するコントローラと、シリアルバスにホストコンピュータが接続されているか否かを判断する手段と、シリアルバスにホストコンピュータが接続されていないと判断したときコントローラの機能を停止する手段を有することを特徴とする。

以上説明したように請求項１または２に記載した本発明の記録装置によれば、USBを接続する機器においてホストコンピュータと接続されていないと判断した場合は、USBマクロ部の電源を完全にOFFする機能を設けることで消費電力の削減を実現できる。このように単にUSBマクロ部の低消費電力化をはかるのではなく完全に電力を遮断することで、従来の省電力モードより更なる省電力が可能となる。

そして請求項３に記載した発明の記録装置によれば、ＵＳＢマクロ部が電源ＯＦＦ状態であっても、ＵＳＢ以外の他のインターフェース、例えばＬＡＮなどのネットワークによるデータ転送による記録動作は可能となる。

そして請求項４に記載した発明の記録装置によれば、請求項１又は２に記載の記録装置による効果に加えて、自動的に省電力モードに移行させるか否かをユーザ設定によりあらかじめ定めておくことができる。

以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。

図１（Ａ）に示すように、ＵＳＢのケーブルはＡプラグ（広義には第１のプラグ。以下の説明でも同様）とＢプラグ（広義には第２のプラグ。以下の説明でも同様）を有する。なお、実際にはＡプラグとＢプラグは異なった形状になっている。

また、図１（Ｂ）の断面図に示すように、ＵＳＢケーブルは、データライン（Ｄ＋、Ｄ−）、ＧＮＤライン（接地ライン）、ＶＢＵＳライン（電源ライン）を有する。

そして、これまでのＵＳＢ（ＵＳＢ１．１等）では、ＵＳＢケーブルのＡプラグ（Ａコネクタ）はＰＣなどのホスト側に接続し、Ｂプラグ（Ｂコネクタ）はマウスなどのデバイス（ファンクション、ターゲット）側に接続することが規格化されている。現在のＵＳＢでは、データ転送の際にはＰＣなどのホストによる仲介が必要となっている。図１（C）（D）はUSBケーブルのプラグとマスター・スレーブの関係を示したものである。２つの電子機器が存在する場合は、Aプラグを挿入する側がマスター、Bプラグを挿入する側はスレーブとなる。図１（B）のVBUS(電源)はマスターからスレーブに供給される。本発明の記録装置はスレーブとして機能するものである。

図２に本実施形態の通信コントローラ及び周辺部の構成例を示す。

印刷装置50の内部には通信コントローラ40と記録制御部53が存在する。通信コントローラ52は、トランシーバ/レシーバ54、プロトコルエンジン55、レジスタ56、ディスクリプタRAM57、デバイスID RAM58、OSC部59、クロックジェネレータ60、EP0 FIFO61、EP1 FIFO62、EP2 FIFO63、電源制御部64、CPUインターフェース65によって構成されている。

トランシーバ/レシーバ54はシリアルデータ信号（本実施例ではUSBの差動信号）を送受信するバッファである。また転送モードの検出（HSモード、FSモードなど）も行っており、オートネゴシエーションで転送モードを切り替えられるようになっている。

プロトコルエンジン55はエンドポイントを制御するブロックである。トランシーバ/レシーバ54で処理された信号を適切なエンドポイントに格納、またはエンドポイントに格納されたデータをトランシーバ/レシーバ54に送信する制御を行うっている。またパケット・プロトコル作成、SOF,リセット信号等の検出、データのシリアル、パラレル変換、CRC生成・チェック等の処理も行っている。

レジスタ56は通信コントローラ52の内部動作設定用に設けられている。レジスタ値はCPU I/F65を介して記録制御部53内のCPU13によってリード/ライト可能となっている。

ディスクリプタRAM57・デバイスID RAM58は、プラグイン時にデバイスIDをホスト51に伝達しデバイスの認識、適切なドライバの組み込みを行うためのメモリである。ディスクリプタの中にはデバイス、コンフィグ、インターフェース、エンドポイント、ストリングがある。OSC部108（発振回路）は、例えば外部振動子との組み合わせによりベースクロックを生成する。クロックジェネレータ109は装置内部で使用する480MHzのクロックや、装置内部及びSIC部で使用する60MHzのクロックを生成する。

EP0 FIFO61はインタラプト転送やコントロール転送、EP1 FIFO62はバルクOUT（ホストからデバイスへの転送）、EP2 FIFO63はバルクIN（デバイスからホストへの転送）専用のエンドポイントFIFOである。電源制御部64は電源67の電力を通信コントローラ52全体に供給するものである。ただしASIC12からの制御信号101がOFF(”L”レベル)のときには電源制御部64は電力出力を遮断するため、通信コントローラ52には全く電力が供給されない。CPU I/F65はCPU13と通信コントローラ52内部のメモリ領域を接続するインターフェース部である。CPUからのリード/ライト動作は、CPU I/F65を介してレジスタ56,ディスクリプタRAM57,デバイスID RAM58, EP0 FIFO61, EP1 FIFO62, EP2 FIFO63に対して行われる。記録制御部内のASIC12は, EP1 FIFO62, EP2 FIFO63に対してDMAのデータ送受信を行い、印刷データや装置内部情報の伝達を行う。

図3にクロックジェネレータ60内部と他の機能ブロックとの接続について示す。クロックジェネレータ60に接続されているOSC部59は、XIN,XOUTに接続された外部振動子(不図示)を用いて発振動作を行い、ベースクロックBCLK（本実施例では12MHz）を生成する。そして、このベースクロックBCLKは、クロックジェネレータ60に出力される。

なお、XINに入力された外部クロックを直接にベースクロックとして用いることも可能である。クロックジェネレータ80が含むPLL480M81は、プロトコルエンジン55からの信号PLL480M_STがアクティブ時にPLL動作を行う。次にプロトコルエンジン55からの信号PLL480M_ENBがアクティブになったときに出力がイネーブルとなり、ベースクロックBCLKに位相同期した480MHzのクロックを生成する。生成された480MHzのクロックは、プロトコルエンジン55内のHSモード専用回路(不図示)に入力される。クロックジェネレータ80が含むPLL48M82は常にイネーブル状態であり、ベースクロックBCLKに位相同期した48MHzのクロックを生成する。生成された48MHzのクロックは、プロトコルエンジン55内のFSモード専用回路(不図示)に入力される。

実際の動作の流れとしては、まずUSBケーブル40を介しホスト51と印刷装置50が接続されると、VBUS信号103が“H”レベルとなり記録制御部内のASIC12にポートとして入力される。このASIC12のポートに入力されるVBUS信号103は、ホスト51による通信不可もしくはUSBケーブル40が抜かれるまで”H”レベルを維持する。CPU13は、ASIC12のポート定期的に読み取ることでホスト51との接続状態を把握する。未接続であると認識した場合はASIC12の出力ポートを利用し電源制御信号106を電源制御部64に入力次にホスト51はD+信号101、D-信号102の送信を行う。D+信号101,D-信号102はトランシーバ/レシーバ54で処理され、ネゴシエーション処理を行う。次にホスト51から受信データが送られてきた場合は、データはトランシーバ/レシーバ54にてD+信号101とD-信号102のデータ変換が行われる。そしてプロトコルエンジン55を通じて、転送内容によりRAM領域(ディスクリプタRAM57やデバイスID RAM58)、EP0送受信FIFO61、EP1受信FIFO62のいずれかにデータが格納される。EP1受信FIFO62にデータが格納された場合は、CPU13によるリードアクセスもしくはASIC12によるDMA転送によって記録制御部53にデータが送信される。RAM領域やEP0送受信FIFO61の場合はCPU13によるリードアクセスのみで記録制御部53にデータが送信される。ホストに対してデータを送信する場合は、CPU13からCPU I/F65を介して、もしくはASIC12からDMA転送にてEP2送信FIFOに一時データが格納される。そしてプロトコルエンジン55を介してトランシーバ/レシーバ54に送られ、D+信号101とD-信号102に変換されてホスト51に送信される。

次に省電力動作についてタイミング波形図を図4に示す。

時間t0において、USBケーブルが接続される前の初期状態として、ASIC12に入力されるVBUS信号103は未接続状態（”L”レベル）となる。CPU13はASIC12のポート出力である電源制御信号106をOFF（”L”レベル）し、電源制御部64の電源出力を遮断する。電力遮断に伴い、クロックジェネレータ60で生成されるCLK_OUT104も出力されない。よって印刷装置50は省電力モードとなっている。

時間t1においてUSBケーブル40が挿入されVBUSが接続状態（”H”レベル）になる。

時間t2において、CPU13はASIC12の入力ポートからホスト51との接続を認識し、ASIC12のポート出力である電源制御信号106をON（”H”レベル）する。電源制御部64は電源出力を開始する。このときからCLK_OUT104からCLK信号が出力され、通信コントローラ52は通常モードになる。

時間t3において、まずホスト51から初期の信号（バスリセット）がD+,D-から入力される。そして時間t3から時間t4にかけてUSB転送が行われる。

時間t4においてホスト51と印刷装置50とのUSB通信が終了する。

時間t5においてUSBケーブル40が抜かれてVBUS信号103は未接続状態（”L”レベル）となる。

時間t6において、CPU13はASIC12の入力ポートからホスト51との未接続状態を認識し、ASIC12のポート出力である電源制御信号106をOFF（”L”レベル）する。電源制御部64は電源出力を遮断する。電力遮断に伴い、クロックジェネレータ60で生成されるCLK_OUT104も出力が”OFF”になる。よって印刷装置50は省電力モードに戻る。

次に、本実施形態のデータ転送制御装置を含む電子機器の例について説明する。

図１は、電子機器（記録装置）の主要な部分の構成を示す図である。図１において、１は印字ヘッド、２は印字ヘッドを搭載するキャリッジ、３はキャリッジ２を駆動するキャリッジモータ、４は記録ヘッド２と不図示のヘッド駆動制御回路を接続するフレキシブルケーブルである。５は紙送りギア、６は紙送りギア５を介して紙送りローラ７を駆動する紙送りモータである。８はリニアエンコーダ、９はキャリッジの位置検出を行う光センサであり、８、９によりキャリッジの位置を検出する光学式エンコーダを構成している。Pは記録用紙である。

図６は、制御部分の構成を示した図である。記録装置は、記録制御部３５とヘッド部３６に分割される。ホスト３１は記録装置とUSBバスにて接続されたホストであり、記録装置に対して印字データを送信する。

USBを介して送られてきたシリアルの印字データは、データ転送制御装置10（本実施形態）にて受信され、I/F回路１２を経由してRAM１１に格納する。I/F回路１２にはパネル(不図示)からの信号線が接続されており、パネルからユーザによって入力されたデータはI/F回路１２を通じてCPU１３によって読み取られる。またI/F回路１２には他のインターフェースコントローラ（不図示）も接続されており、ＵＳＢ以外のインターフェースによるデータ転送が可能となっている。CPU１３は装置全体を制御するためのCPUであり、RAM１１に格納されたデータを処理してヘッド駆動回路１７に転送する。RAM１４は所要の作業領域を提供するために存在し、また、１５のROMには前記CPU１３が動作するためのプログラムや、ヘッド駆動、モータ駆動等の制御テーブルがあらかじめ格納されている。１６はキャリッジ位置検出素子であるエンコーダセンサ１９の出力によりキャリッジの位置を検出するエンコーダ回路である。１７は記録ヘッド２１やヘッドドライバ２０を駆動するための駆動回路であり、またCPU１３から送られてきたデータを更にヘッドドライバ２０に転送する。ヘッドドライバ２０が転送されてきたデータを記録ヘッド３６に送信し、そして記録ヘッド３６がデータに応じて吐出をすることで印字動作は行われる。モータ駆動回路１８はキャリッジモータ２２、紙送りモータ２３を駆動するための駆動回路であり、印字動作に合わせてキャリッジモータ２２、紙送りモータ２３を駆動させることでキャリッジの移動や紙送り動作を実行させる。

なお本実施形態のデータ転送制御装置を適用できる電子機器としては、上記以外にも例えば、種々の光ディスクドライブ（ＣＤ−ＲＯＭ、ＤＶＤ）、光磁気ディスクドライブ（ＭＯ）、ハードディスクドライブ、ビデオカメラ、オーディオ機器、パーソナルコンピュータなど種々のものを考えることができる。

また、本発明は、USB2.0でのデータ転送であることを基本としているが、それ以外にも。例えばUSB.0と同様の思想に基づく規格やUSB2.0を発展させた規格におけるシリアルデータ転送にも本発明は適用できる。

ＵＳＢのケーブルやプラグについて説明するための図 本実施例の通信コントローラの構成を示すブロック図 クロック生成回路の構成を示すブロック図 省電力モード切り替えのタイミング波形図 インクジェット記録装置の主要機構部分を示す図 記録装置の構成を示すブロック図

符号の説明

１ 印字ヘッド
２ キャリッジ
３ キャリッジモータ
４ 記録ヘッド
５ 紙送りギア
６ 紙送りローラを駆動するモータ
７ 紙送りローラ
８ リニアエンコーダ
９ 光エンコーダセンサ
１１ RAM
１２ ASIC
１３ CPU
１４ RAM
１５ ROM
１６ エンコーダ回路
１７ ヘッド駆動回路
１８ モータ駆動回路
１９ エンコーダセンサ
２０ ヘッドドライバ
２１ 記録ヘッド
３５ ヘッド部
４０ USBケーブル（USBバス）
５０ 印刷装置
５１ ホスト
５２ 通信コントローラ
５３ 記録制御部
５４ トランシーバ/レシーバ
５５ プロトコルエンジン
５６ レジスタ
５７ ディスクリプタRAM
５８ デバイスID RAM
５９ OSC部
６０ クロックジェネレータ
６１ ENDPOINT0送受信FIFO
６２ ENDPOINT1受信FIFO
６３ ENDPOINT2送信FIFO
６４ 電源制御部
６５ CPUインターフェース
６６ CPU
６７ 電源
８１ PLL480M
８２ PLL48M
１０１ D+
１０２ D-
１０３ VBUS
１０４ CLK_OUT
１０５ USB_OFF
１０６ 電源制御信号

Claims (4)

1. シリアルバスを介したデータ転送のためのデータ転送制御装置において、
   シリアルバスに接続されたデバイスを制御するコントローラと、シリアルバスにホストコンピュータが接続されているか否かを判断する手段と、
   シリアルバスにホストコンピュータが接続されていないと判断したときコントローラの電源を停止する手段を有することを特徴とする記録装置。
2. 前期データ通信規格はUSB（Universal Serial Bus）1.1またはUSB2.0に準拠したデータ通信であり、前記USBの電源ライン（VBUS）の状態によって前記ホストコンピュータとの接続を判断することを特徴とする請求項1記載のデータ転送制御装置。
3. 前記停止手段によって前記コントローラの電源を停止した場合においても、他のインターフェースによるデータ転送の制御は可能であることを特徴とする請求項2記載のデータ転送制御装置。
4. 前記各手段による一連の動作は,ユーザ設定に応じて有効または無効とされる、請求項1記載のデータ転送制御装置。

Images