JP2006147612A - 半導体試験装置及び半導体装置の試験方法 - Google Patents

半導体試験装置及び半導体装置の試験方法 Download PDF

Info

Publication number
JP2006147612A
JP2006147612A JP2004331464A JP2004331464A JP2006147612A JP 2006147612 A JP2006147612 A JP 2006147612A JP 2004331464 A JP2004331464 A JP 2004331464A JP 2004331464 A JP2004331464 A JP 2004331464A JP 2006147612 A JP2006147612 A JP 2006147612A
Authority
JP
Japan
Prior art keywords
semiconductor
test
wafer
semiconductor device
wafer chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004331464A
Other languages
English (en)
Other versions
JP4613589B2 (ja
Inventor
Akira Oguchi
朗 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004331464A priority Critical patent/JP4613589B2/ja
Publication of JP2006147612A publication Critical patent/JP2006147612A/ja
Application granted granted Critical
Publication of JP4613589B2 publication Critical patent/JP4613589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体試験装置の消費電力を少なくする。
【解決手段】本半導体試験装置は、外部の装置(例えばテスター)が生成した試験信号を半導体装置に入力し、該半導体装置から出力された応答信号を外部の装置に出力する半導体試験装置であって、半導体装置が形成された半導体ウェハ2を載置するウェハチャック10と、ウェハチャック10及び半導体ウェハ2を加熱する加熱部11と、半導体ウェハ2の試験が終了した旨を示す試験終了信号を外部の装置から受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を外部の装置から受信しない場合に、加熱部11の動作を終了させる制御部16とを具備する。
【選択図】 図1

Description

本発明は、半導体試験装置及び半導体装置の試験方法に関する。特に本発明は、消費電力を少なくすることができる半導体試験装置及び半導体装置の試験方法に関する。また本発明は、稼働率を上げることができる半導体試験装置及び半導体装置の試験方法に関する。
図14は、従来の半導体試験装置の構成を示す概略図である。この半導体試験装置は、シリコンウェハ102に形成された複数の半導体装置それぞれに試験信号を入力し、その応答信号を受信する装置である。なお、試験信号は、外部の装置(例えばテスター)から入力され、応答信号は、この外部の装置によって解析される。
この半導体試験装置において、シリコンウェハ102はウェハチャック100上に載置される。ウェハチャック100の上方では、プローブカード104aがカードホルダー104に保持されている。プローブカード104aには複数のプローブ針が設けられている。プローブ針それぞれは、シリコンウェハ102上の半導体装置に形成された外部接続端子(例えばバンプ)に接続し、半導体装置との間で試験信号及び応答信号の送受信を行う。
また、ウェハチャック100の近傍には、ローダー103、及びウェハキャリア102aが設置されている。ウェハキャリア102aは、複数のシリコンウェハ102をロット単位で保持している。ローダー103は、ウェハキャリア102aに保持されているシリコンウェハ102を順次ウェハチャック100上に載置する。
ところで、半導体装置には、高温環境で使用されるものがある。このような半導体装置を試験するためには、半導体装置を加熱する必要がある。ウェハチャック100にはヒーター101が内蔵されている。ウェハチャック100を加熱することにより、半導体装置が所定の温度(例えば125℃)に加熱された状態で、半導体装置の試験が行われる(例えば特許文献1参照)。
特開2001−77161号公報(図1、図7)
高温環境下で半導体装置を試験する場合、ウェハチャックは、例えば125℃まで加熱される。このため、ヒーターは多くの電力を消費する。従来は、試験信号の送信及び応答信号の解析を行う外部の装置の動作と、ヒーターの動作は連動していなかった。このため、例えば試験のインターバルが長い場合等、加熱不要なときにおいてもヒーターに電力が供給される場合があった。
また、一枚の半導体ウェハには複数の半導体装置が形成されているため、一枚の半導体ウェハの試験は複数回に分けて行われることが多い。しかし、従来は、一枚の半導体ウェハの試験を行っている間、ウェハチャックの全体を一様に加熱していたため、消費電力が多くなっていた。
また、同一のロットに含まれるシリコンウェハは、連続して同一の条件で試験される。そして、試験対象のロットが入れ替わるときに、必要に応じてウェハチャックの温度が切り替えられる。ところで、あるロットの試験が終了してから次のロットの試験を開始するまでに時間が空く場合がある。このような場合、ウェハチャックの温度は、それまでの試験条件と同一の温度に維持される場合が多い。しかし、次のロットの試験におけるウェハチャックの温度が、維持されている温度とは異なる場合、ウェハチャックは一定の熱容量を有するため、ウェハチャックの温度が変わるまでにある程度の時間が必要になり、試験が行えない時間が長くなる。このため、半導体試験装置の稼働率が下がっていた。これを解決する方法の一つに、同一の試験条件のロットをまとめ、これらを連続して試験することが考えられるが、これにも限界があった。
本発明は上記のような事情を考慮してなされたものであり、その目的は、消費電力を少なくすることができる半導体試験装置及び半導体装置の試験方法を提供することにある。また、本発明の他の目的は、稼働率を上げることができる半導体試験装置及び半導体装置の試験方法を提供することにある。
上記課題を解決するため、本発明に係る半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
前記半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記加熱部の動作を終了させる制御部と、
を具備する。
この半導体試験装置によれば、制御部は、試験終了信号を受信してから予め定められた時間以内(例えば3時間以内)に試験開始信号を受信しない場合に、加熱部の動作を終了させる。このため、加熱部で消費される電力量を削減することができる。
本発明に係る他の半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
半導体装置が形成された半導体ウェハを載置するウェハチャックと、
前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記ウェハチャックの温度を待機温度にする制御部と、
を具備する。
この半導体試験装置によれば、制御部は、試験終了信号を受信してから予め定められた時間以内(例えば3時間以内)に試験開始信号を受信しない場合に、ウェハチャックの温度を待機温度にする。待機温度は、例えば半導体装置の試験温度の平均値、又は荷重平均値である。従って、ウェハチャック10が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなり、半導体試験装置の稼働率が、従来と比べて高くなる。
前記半導体試験装置が、複数の前記半導体ウェハを互いに異なる温度で試験する場合、前記制御部は、現在の前記ウェハチャックの温度と、新たな半導体ウェハの試験を行う際の前記ウェハチャックの温度とに基づいて、前記予め定められた時間を設定してもよい。
本発明に係る他の半導体試験装置は、試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
半導体装置が形成された半導体ウェハを載置し、複数の区画に区画されているウェハチャックと、
前記ウェハチャックを前記区画ごとに加熱する加熱部と、
前記ウェハチャックのいずれの前記区画を加熱するかを制御する制御部とを具備する。
この半導体試験装置によれば、ウェハチャックの必要な区画のみを加熱することができる。従って、従来と比べて加熱部が消費する電力量を少なくすることができる。
半導体ウェハに複数の前記半導体装置が形成されている場合、前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、前記制御部は、試験が行われている前記領域と重なる前記区画を、前記加熱部を用いて加熱してもよい。この場合、前記制御部は、前記試験が行われている領域の周囲に位置する前記区画を、更に前記加熱部を用いて加熱してもよい。
前記半導体ウェハには複数の前記半導体装置が形成されており、前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、前記制御部は、予め前記ウェハチャックの全区画を加熱しておき、試験が終了した領域と重なる前記区画から順に加熱を終了させてもよい。
ウェハチャックは、前記複数の区画それぞれの間に溝を具備してもよい。また、ウェハチャックは、前記複数の区画それぞれの間に、該ウェハチャックの本体より断熱性が高い材料から形成された断熱部材を具備してもよい。これらの場合、他の区画に熱が逃げにくくなるため、加熱部が消費する電力量をさらに少なくすることができる。
本発明に係る半導体装置の試験方法は、半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックの加熱を終了させる工程とを具備する。
本発明に係る他の半導体装置の試験方法は、半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックを待機温度にする工程とを具備する。
本発明に係る他の半導体装置の試験方法は、複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記ウェハチャックを前記区画別に加熱し、加熱されている前記区画上に位置する前記半導体装置の試験を行う工程とを具備する。
本発明に係る他の半導体装置の試験方法は、複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記ウェハチャックの全体を加熱しておき、前記半導体装置の試験が終了する毎に、該半導体装置の下に位置する前記区画の加熱を終了する工程とを具備する。
発明を実施するための形態
以下、図面を参照して本発明の実施形態について説明する。図1は、第1の実施形態に係る半導体試験装置の構成を示す概略図である。この半導体試験装置は、外部の装置(例えばテスター)から入力された試験信号を、シリコンウェハに形成された複数の半導体装置それぞれに入力し、さらに、半導体装置それぞれから得られた応答信号を、試験信号を生成した装置に出力するものである。なお、半導体装置は、常温下(例えば25℃)及び高温下(例えば125℃)のいずれか、若しくは双方で試験されるが、これらに加えて常温より低い温度で試験される場合もある。
複数のシリコンウェハ2は、キャリア2a単位で半導体装置内に搬入及び搬出される。キャリア2aに保持されているシリコンウェハ2は、ローダー12によってキャリア2aから取り出され、ウェハチャック10上に載置されて試験される。ローダー12は、制御部16によって制御され、試験が終了すると、ウェハチャック10上のシリコンウェハ2を新たなシリコンウェハ2に交換する。
シリコンウェハ2に形成された半導体装置(図示せず)には、複数のパッド(図示せず)が形成されている。これらのパッドそれぞれにプローブカード14aのプローブ針が接触する。これにより、プローブ針及びパッドを介して、プローブカード14aと半導体装置の間で、試験信号及び応答信号の入出力が行われる。プローブカード14aはカードホルダー14に保持されている。
半導体装置とプローブ針の接触は、ウェハチャック10を移動させることにより行われる。ウェハチャック10は上下方向及び平面方向に移動可能であり、かつ回転することができる。
また、ウェハチャック10には、シリコンウェハ2を加熱するために、ヒーター11が内蔵されている。ヒーター11は制御部16によって制御され、ウェハチャック10を、例えば125℃まで加熱することができる。
制御部16は、上記した制御のほか、入出力インターフェース18を介して、外部の装置(例えばテスター)との間で信号の入出力を行う。入出力インターフェース18から出力される信号は、例えば半導体装置から得られた応答信号である。入出力インターフェース18から入力される信号は、例えば半導体装置に入力する試験信号、新たなロットの試験を開始する旨を示す試験開始信号、及び現在搬入されているロットが有するすべてのシリコンウェハ2の試験が終了した旨を示す試験終了信号である。
また、制御部16は、データベース16aに接続している。データベース16aには、試験すべき半導体装置及びその外部接続端子の座標、ならびに試験時のウェハチャック10の加熱温度が、シリコンウェハ2に形成された半導体装置の種類ごとに格納されている。
制御部16には、作業者によって、入力部20からシリコンウェハ2に形成された半導体装置の種類が入力される。制御部16は、入力された半導体装置の種類をデータベース16aに照会し、試験すべき半導体装置及びその外部接続端子それぞれの座標、ならびにヒーターの設定温度をデータベース16aから読み出す。制御部16は、ヒーターの温度設定、半導体装置の座標、試験開始信号及び試験終了信号に基づいて、ウェハチャック10、ヒーター11、ローダー12及びカードホルダー14を制御する。
また、制御部16には、作業者によって、入力部20から、試験終了信号を受信してからヒーター11をオフにするまでの時間tが入力される。時間tは、例えば3時間である。制御部16は、試験終了信号を受信してから時間t以内に次の試験開始信号を受信しない場合、ヒーター11をオフにするか、又はウェハチャック10の温度を待機温度に設定する。待機温度は、作業者によって入力部20から入力されるが、その温度は、例えば半導体装置で行われる試験における平均加熱温度、又は加重平均温度である。
図2は、図1に示した半導体試験装置の第1の動作例を示すフローチャートである。図3は、第1の動作例における信号のタイミングチャートである。本動作例において、制御部16は、外部の装置から試験開始信号を受信する(S2)と、シリコンウェハ2に形成された半導体装置の種類を用いて、データベース16aからウェハチャック10の加熱温度を読み出し、ウェハチャック10の温度に設定する。そして、ヒーター11をオンにして、ウェハチャック10の加熱を開始する(S4)。
また、制御部16は、ローダー12を制御してシリコンウェハ2をウェハチャック10上に載置する。そして、ウェハチャック10が設定された温度まで昇温すると、プローブカード14aをシリコンウェハ2の半導体装置に接続する。そして、試験が開始される(S6)。詳細には、外部の装置で試験信号が生成され、この試験信号が、入出力インターフェース18、制御部16及びプローブカード14aを介して半導体装置に入力される。半導体装置では、試験信号に対する応答信号が生成され、この応答信号が、プローブカード14a、制御部16、及び入出力インターフェース18を介して外部の装置に出力される。外部の装置は応答信号を解析し、半導体装置の電気的特性が正常か否か判断する。
シリコンウェハ2上のすべての半導体装置を試験すると、制御部16は、ローダー12を制御してウェハチャック10上のシリコンウェハ2を入れ替え、引き続き試験を行う。ウェハキャリア2aが有するすべてのシリコンウェハ2の試験が終了すると、外部の装置は、制御部16に試験終了信号を出力する(S8)。制御部16は、ヒーター11をそのままの温度に維持する。また、キャリア2aは入れ替えられる。
そして、制御部16は、一定時間t以内に次の試験開始信号を受信すると(S10:Yes)、入れ替えられたキャリア2aが保持するシリコンウェハ2の試験を開始する(S6)。一定時間t以内に次の試験開始信号を受信しない場合(S10:No)、制御部16は、節電のためにヒーター11をオフにする(S12)。
図4は、図1に示した半導体試験装置の第2の動作例を示すフローチャートである。本動作例は、一定時間t以内に次の試験開始信号を受信しない場合(S10:No)、制御部がヒーター11を待機温度に設定する点が、第1の動作と異なる。これ以外の動作は第1の例と同一であるため、説明を省略する。
第2の動作において、試験が終了してから一定時間t以内に次の試験が開始しない場合(S10:No)、ヒーター11は待機温度に設定される(S14)。待機温度は、例えばシリコンウェハ2に形成された半導体装置の試験温度の平均値である。このため、ウェハチャック10が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなる。従って、半導体試験装置の稼働率は、従来と比べて高くなる。
以上、本発明の第1の実施形態によれば、制御部16は、キャリア2aが有するすべてのシリコンウェハ2の試験が終了した旨を示す試験終了信号を受信してから一定時間t以内に、次のキャリア2aが有するシリコンウェハ2の試験を開始する旨を示す試験開始信号を受信しない場合、制御部16は、ヒーター11をオフにする。このため、半導体試験装置の消費電力を削減することができる。
また、半導体装置の稼働率を上げたい場合、制御部16は、試験終了信号を受信してから一定時間t以内に試験開始信号を受信しない場合に、ヒーター11を待機温度に設定する。このため、ウェハチャック10が次のロットの試験温度になるまでに必要な時間の平均値は、従来と比べて短くなる。従って、半導体試験装置の稼働率は、従来と比べて高くなる。
図5は、第2の実施形態に係る半導体試験装置の構成を説明する為の概略図である。この半導体試験装置は、動作時に、作業者が、入力部20を介して制御部16に試験スケジュールを入力し、制御部16が、この試験スケジュールを用いて、試験終了信号を受信してからヒーター11をオフにするまでの時間tを設定する点が、第1の実施形態と異なる。これに伴い、データベース16aに保持されているデータの構成も第1の実施形態と異なる。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
図6は、データベース16aに保持されているデータの一部を、テーブル形式で示す図である。図6に示していないが、データベース16aには、第1の実施形態と同様に、試験すべき半導体装置及び外部入力端子の座標、及び試験時の加熱温度が、シリコンウェハ2の種類ごとに格納されている。さらにデータベース16aには、図6に示すように、試験終了信号を受信してからヒーター11をオフにするまでの時間tが、試験終了信号受信前のウェハチャック10の温度(すなわち今回の試験における温度)と次回の試験におけるウェハチャック10の温度の組み合わせに対応付けて格納されている。
作業者が制御部16に入力する試験スケジュールには、ロット別の半導体装置の種類が、試験が行われるロット順に記録されている。制御部16は、この試験順に並んだ半導体装置の種類それぞれをデータベース16aに照会して、ウェハチャック10の加熱温度に変換する。
図7は、図5に示した半導体試験装置の動作例を示すフローチャートである。本動作例において、半導体試験装置は、外部の装置から試験開始信号を受信する(S22)と、制御部16は、これから試験を行うロットの半導体装置の種類、及びその次に試験を行うロットの半導体装置の種類をデータベース16aに照らし合わせ、ウェハチャック10の今回のロットにおける設定温度、及び次ロットにおける設定温度それぞれを読み出す。そして、これら2つの設定温度を、図6に示したデータに照会し、時間tを設定する(S24)。
次いで、ウェハチャック10が設定温度になるようにヒーター11を制御する(S26)。ウェハチャック10が設定温度になったら、シリコンウェハ2上の半導体装置の試験を開始する(S28)。この試験の内容は、第1の実施形態と同様である。
その後、制御部16は、外部の装置から試験終了信号を受信する(S30)。制御部16は、ヒーター11をそのままの温度に維持する。また、作業者はキャリア2aを入れ替える。
そして、制御部16は、設定した時間t以内に次の試験開始信号を受信すると(S32:Yes)、次ロットの半導体装置の種類をデータベース16aに照らし合わせ、次ロットにおけるウェハチャック10の設定温度を読み出す。そして、この設定温度と、今回のロットにおける設定温度を、図6に示したデータに照会し、時間tを設定する(S24)。以降、同様の動作を繰り返す。
時間t以内に次の試験開始信号を受信しない場合(S32:No)、制御部16は、節電のためにヒーター11をオフにするか、又は装置の稼働率を上げるために待機温度にする(S34)。
以上、第2の実施形態によれば、第1の実施形態と同一の効果を得ることができる。また、制御部16が、データベース16aに格納されているデータに基づいて、試験終了信号を受信してからヒーター11をオフ又は待機温度にするまでの時間tを設定する。このため、作業者に負荷をかけることなく、確実に時間tを適切な値に設定することができる。
図8(A)は、第3の実施形態に係る半導体試験装置の構成を説明する為の側面概略図であり、図8(B)は、本半導体試験装置におけるウェハチャック10の平面図である。本実施形態は、ウェハチャック10が複数の区画10aに区画されており、それぞれの区画10aごとにヒーター11aが設けられている点、及び制御部16が、複数のヒーター11aそれぞれを個別に制御できる点が、第1の実施形態と異なる。他の構成は第1の実施形態と同一であるため、説明を省略する。
プローブカード14aはシリコンウェハ2よりも小さく、一回の試験で、シリコンウェハ2に形成された複数の半導体装置の一部に対して試験を行う。このため、シリコンウェハ2に形成された複数の半導体装置は、複数のエリアに分割されて試験される。ウェハチャック10の区画10aは、プローブカード14aが一回に試験するエリアそれぞれに対応している。
なお、制御部16は、ウェハチャック10を平面方向に移動させることにより、プローブカード14aが試験するシリコンウェハ2のエリアを変更する。このとき、制御部16は、ウェハチャック10の位置に基づいて、プローブカード14aが試験を行っているエリアを特定する。
図9の各図は、制御部16によるヒーター11aの第1の制御例を説明する為のウェハチャック10の平面図である。まず、ウェハチャック10上にシリコンウェハ2が載置される。そして、図9(A)に示すように、制御部16は、エリアごとに順次シリコンウェハ2上の半導体装置を試験していく。このとき、制御部16は、ヒーター11aそれぞれを制御し、現在試験が行われているエリアに対応する区画10a(網かけのハッチングで示す)と、その周囲に位置する区画10a(斜線のハッチングで示す)を加熱し、試験を行うための温度にする。なお、その他の区画10aは加熱しない。従って、半導体試験装置の消費電力は、従来と比べて小さくなる。
図9(A)に示すエリアの試験が終了すると、図9(B)に示すように、隣のエリアに位置する半導体装置の試験を行う。新たに試験が行われるエリアに対応する区画10aは、予め加熱されている。このため、隣のエリアの試験はすぐに行える。
図10は、制御部16によるヒーター11aの第2の制御例を説明する為のウェハチャック10の平面図である。本図において、加熱されている区画10aにはハッチングが施されている。本制御例において、制御部16は、予めすべての区画10aが加熱されるように、ヒーター11aそれぞれを制御する。そして、試験が終了したエリアに対応する区画10aから、順次ヒーター11aをオフにして、消費電力の削減を行う。この場合、試験が終了した直後にヒーター11aをオフにしてもよいし、更に次のエリアの試験が終了してからヒーター11aをオフにしてもよい。なお、その区画10aに隣接するすべてのエリアの試験が終了してから、ヒーター11aをオフにしてもよい。
以上、第3の実施形態によれば、ウェハチャック10は複数の区画10aに区画されており、制御部16は、区画10aごとに加熱することができる。従って、半導体試験装置の消費電力を、従来と比べて小さくすることができる。
なお本実施形態において、試験温度に加熱されていない区画10aは、待機温度に維持されていてもよい。
図11は、第4の実施形態に係る半導体試験装置の構成を説明する為の概略図である。本実施形態は、撮像装置19を有している点、及び撮像装置19による画像を用いて制御部16が複数のヒーター11aそれぞれを制御する点が、第3の実施形態と異なる。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態において、撮像装置19は、プローブカード14a及びウェハチャック10上のシリコンウェハ2それぞれを撮像する。制御部16は、撮像装置19が撮像した画像を解析し、プローブカード14aに設けられているプローブ針の針先を検出することにより、プローブカード14aの4隅それぞれに位置するプローブ針の座標を認識する。そして、制御部16は、ウェハチャック10上のエリアのうち、プローブカード14aの4隅のプローブ針から特定されるプローブエリア領域のいずれか一部分と水平位置が重なっているエリアを、プローブカード14aが試験しているエリアと認識する。なお、これ以外の半導体試験装置の動作は、制御部16が行う制御も含めて第3の実施形態と同一である。
本実施形態においても、第3の実施形態と同一の効果を得ることができる。また、半導体装置のパッドに異物が付着している場合等、プローブ針がパッドにうまく接続しない場合、作業員が、撮像装置19の画像を見ながらマニュアル作業でプローブ針とパッドを接続させることができる。
図12は、第5の実施形態に係る半導体製造装置のウェハチャック10の側面図である。本実施形態は、ウェハチャック10の構成を除いて第3の実施形態と同一である。以下、ウェハチャック10以外の構成要素の説明を省略する。
本実施形態において、ウェハチャック10は、複数の区画10aに区画されており、それぞれの区画10aごとにヒーター11aが設けられている。各区画10aの間には溝10bが設けられており、互いの間で伝熱しないようになっている。
この半導体製造装置では、試験が行われるエリアに対応する区画10aが加熱される。また、次に試験が行われるエリアに対応する区画10aが余熱されており、速やかに試験が開始できるようになっている。そして、次のエリアに対する試験が開始すると、その次に試験が行われるエリアに対応する区画10aが余熱され始める。
この半導体試験装置においても、ウェハチャック10の一部のみが加熱されるため、従来と比べて消費電力は少なくなる。なお、余熱される区画10aは一つのみでもよいが、複数であってもよい。
図13は、第6の実施形態に係る半導体製造装置のウェハチャック10の側面図である。本実施形態は、ウェハチャック10の溝10bに断熱材10cが埋め込まれている点を除いて、第5の実施形態と同一である。断熱材10cは、半導体装置の試験温度(例えば125℃)に耐える程度の耐熱性を有している。
この半導体試験装置の動作は、第5の実施形態と同一である。本半導体試験装置においても、ウェハチャック10の一部のみが加熱されるため、従来と比べて消費電力は少なくなる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
第1の実施形態に係る半導体試験装置の構成を示す概略図。 図1に示した半導体試験装置の第1の動作例を示すフローチャート。 第1の動作例における信号のタイミングチャート。 図1に示した半導体試験装置の第2の動作例を示すフローチャート。 第2の実施形態に係る半導体試験装置の構成を説明する為の概略図 データベース16aに保持されているデータの一部を、テーブル形式で示す図。 図5に示した半導体試験装置の動作例を示すフローチャート。 (A)は第3の実施形態に係る半導体試験装置の構成を説明する為の側面概略図、(B)は本半導体試験装置におけるウェハチャック10の平面図。 (A),(B)それぞれは、制御部16によるヒーター11aの第1の制御例を説明する為のウェハチャック10の平面図。 制御部16によるヒーター11aの第2の制御例を説明する為のウェハチャック10の平面図。 第4の実施形態に係る半導体試験装置の構成を説明する為の概略図。 第5の実施形態に係る半導体製造装置のウェハチャック10の側面図。 第6の実施形態に係る半導体製造装置のウェハチャック10の側面図。 従来の半導体試験装置の構成を示す概略図。
符号の説明
2,102…シリコンウェハ、2a,102a…キャリア、10,100…ウェハチャック、10a…区画、10b…溝、10c…断熱材、11,11a,101…ヒーター、12,103…ローダー、14,104…カードホルダー、14a,104a…カードホルダー、16…制御部、16a…データベース、18…入出力インターベース、19…撮像装置、20…入力部

Claims (13)

  1. 試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
    前記半導体装置が形成された半導体ウェハを載置するウェハチャックと、
    前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
    前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記加熱部の動作を終了させる制御部と、
    を具備する半導体試験装置。
  2. 試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
    半導体装置が形成された半導体ウェハを載置するウェハチャックと、
    前記ウェハチャック及び前記半導体ウェハを加熱する加熱部と、
    前記半導体ウェハの試験が終了した旨を示す試験終了信号を受信してから、予め定められた時間以内に、新たな半導体ウェハの試験を開始する旨を示す試験開始信号を受信しない場合に、前記ウェハチャックの温度を待機温度にする制御部と、
    を具備する半導体試験装置。
  3. 前記半導体試験装置は、複数の前記半導体ウェハを互いに異なる温度で試験し、
    現在の前記ウェハチャックの温度と、新たな半導体ウェハの試験を行う際の前記ウェハチャックの温度とに基づいて、前記予め定められた時間が設定される、請求項1又は2に記載の半導体試験装置。
  4. 試験信号を半導体装置に入力し、該半導体装置から応答信号が出力される半導体試験装置であって、
    半導体装置が形成された半導体ウェハを載置し、複数の区画に区画されているウェハチャックと、
    前記ウェハチャックを前記区画ごとに加熱する加熱部と、
    前記ウェハチャックのいずれの前記区画を加熱するかを制御する制御部と、
    を具備する半導体試験装置。
  5. 前記半導体ウェハには複数の前記半導体装置が形成されており、
    前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、
    前記制御部は、試験が行われている前記領域と重なる前記区画を、前記加熱部を用いて加熱する請求項4に記載の半導体試験装置。
  6. 前記制御部は、前記試験が行われている領域の周囲に位置する前記区画を、更に前記加熱部を用いて加熱する請求項5に記載の半導体試験装置。
  7. 前記半導体ウェハには複数の前記半導体装置が形成されており、
    前記半導体試験装置は、前記半導体ウェハを複数の領域に分けて試験し、
    前記制御部は、予め前記ウェハチャックの全区画を加熱しておき、試験が終了した領域と重なる前記区画から順に加熱を終了させる請求項4に記載の半導体試験装置。
  8. 前記ウェハチャックは、前記複数の区画それぞれの間に溝を具備する請求項4〜7のいずれか一項に記載の半導体試験装置。
  9. 前記ウェハチャックは、前記複数の区画それぞれの間に、該ウェハチャックの本体より断熱性が高い材料から形成された断熱部材を具備する請求項4〜7のいずれか一項に記載の半導体試験装置。
  10. 半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
    前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
    前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックの加熱を終了させる工程と、
    を具備する半導体装置の試験方法。
  11. 半導体試験装置のウェハチャックに半導体ウェハを載置する工程と、
    前記ウェハチャックが加熱された状態で、試験信号を前記半導体ウェハに形成された半導体装置に入力し、該半導体装置から出力される応答信号を受信することにより、前記半導体装置を試験する工程と、
    前記半導体ウェハ上の前記半導体装置の試験が終了した旨を示す試験終了信号を取得してから予め定められた時間以内に、新たな半導体ウェハに形成された半導体装置の試験を開始する旨を示す試験開始信号を取得しない場合に、前記半導体試験装置の制御部が、前記ウェハチャックを待機温度にする工程と、
    を具備する半導体装置の試験方法。
  12. 複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
    前記ウェハチャックを前記区画別に加熱し、加熱されている前記区画上に位置する前記半導体装置の試験を行う工程と、
    を具備する半導体装置の試験方法。
  13. 複数の区画に区画されているウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
    前記ウェハチャックの全体を加熱しておき、前記半導体装置の試験が終了する毎に、該半導体装置の下に位置する前記区画の加熱を終了する工程と、
    を具備する半導体装置の試験方法。
JP2004331464A 2004-11-16 2004-11-16 半導体試験装置 Expired - Fee Related JP4613589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331464A JP4613589B2 (ja) 2004-11-16 2004-11-16 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331464A JP4613589B2 (ja) 2004-11-16 2004-11-16 半導体試験装置

Publications (2)

Publication Number Publication Date
JP2006147612A true JP2006147612A (ja) 2006-06-08
JP4613589B2 JP4613589B2 (ja) 2011-01-19

Family

ID=36626981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331464A Expired - Fee Related JP4613589B2 (ja) 2004-11-16 2004-11-16 半導体試験装置

Country Status (1)

Country Link
JP (1) JP4613589B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047999A1 (ja) * 2021-09-24 2023-03-30 東京エレクトロン株式会社 基板載置機構、検査装置、および検査方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210683A (ja) * 2000-01-25 2001-08-03 Tokyo Seimitsu Co Ltd プローバのチャック機構
JP2002184558A (ja) * 2000-12-12 2002-06-28 Ibiden Co Ltd ヒータ
JP2004140296A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 被検査体を温度制御するプローブ装置及びプローブ検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210683A (ja) * 2000-01-25 2001-08-03 Tokyo Seimitsu Co Ltd プローバのチャック機構
JP2002184558A (ja) * 2000-12-12 2002-06-28 Ibiden Co Ltd ヒータ
JP2004140296A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 被検査体を温度制御するプローブ装置及びプローブ検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047999A1 (ja) * 2021-09-24 2023-03-30 東京エレクトロン株式会社 基板載置機構、検査装置、および検査方法

Also Published As

Publication number Publication date
JP4613589B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
US7492176B2 (en) Prober and probe contact method
KR101169830B1 (ko) 웨이퍼 검사 장치와 웨이퍼 검사 방법, 및 컴퓨터 판독가능한 기록 매체
CN1902753B (zh) 用于电子部件的冷却系统
JP2009099693A (ja) 検査装置
JP5529769B2 (ja) プローブカードの熱的安定化方法及び検査装置
CN100438047C (zh) 转移基板和半导体器件的制造方法
US20080116910A1 (en) Apparatus for mass die testing
JP4932618B2 (ja) 検査方法及びこの方法を記録したプログラム記録媒体
JP2001210683A (ja) プローバのチャック機構
JP2003344498A (ja) 半導体試験装置
JP4613589B2 (ja) 半導体試験装置
JP2007324508A (ja) 半導体ウエハの検査方法及び半導体ウエハの検査装置
JP2009145151A (ja) 温度制御方式
JP2006339456A (ja) 電子デバイス製造方法およびプローブカード製造方法
KR20170078787A (ko) 프로그래머블 로직 컨트롤러 시스템
TW200836279A (en) Burn-in testing apparatus for semiconductor device
JP2009070874A (ja) 検査装置
JP2005228788A (ja) ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置
JP2003344478A (ja) 検査装置及び検査方法
JP4936705B2 (ja) プローバ
US9599663B2 (en) Probing method, probe card for performing the method, and probing apparatus including the probe card
KR100831990B1 (ko) 프로브 카드의 탐침 예열 장치 및 방법
JP2009204384A (ja) プローブカード
JP4911954B2 (ja) プローバ
JP2007121245A (ja) プローブカード

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees