JP2006140484A - 半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ - Google Patents

半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ Download PDF

Info

Publication number
JP2006140484A
JP2006140484A JP2005325171A JP2005325171A JP2006140484A JP 2006140484 A JP2006140484 A JP 2006140484A JP 2005325171 A JP2005325171 A JP 2005325171A JP 2005325171 A JP2005325171 A JP 2005325171A JP 2006140484 A JP2006140484 A JP 2006140484A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
semiconductor
etching
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005325171A
Other languages
English (en)
Inventor
Theresia Bauer
バウアー テレージア
Robert Hoelzl
ヘルツル ローベルト
Andreas Huber
アンドレアス　フーバー
Reinhold Wahlich
ヴァーリッヒ ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2006140484A publication Critical patent/JP2006140484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】６５ｎｍまたはそれよりも小さい線幅で素子を製造するのに適しており、（殊にエッジ領域における）平坦性およびナノトポグラフィを向上させた半導体ウェハを提供する。
【解決手段】半導体ウェハの特性を表すパラメータを位置に依存して測定し、位置に依存するこれらのパラメータの値を、半導体ウェハの面全体にわたり求めるステップａ）と、半導体ウェハの面全体を、エッチング媒体を作用させると同時に半導体ウェハの面全体を照射しながらエッチング処理するステップｂ）が設けられている。その際、エッチング処理の除去率を半導体ウェハの面における光強度に依存させ、ステップａ）において測定された位置に依存するパラメータの値における差異が位置に依存する除去率により低減されるよう、光強度を位置に依存して設定する。
【選択図】図１

Description

本発明は、局所的に材料除去を異ならせたエッチング処理により半導体ウェハを平坦化する方法および装置に関する。本発明はさらに、平坦度およびナノトポグラフィの改善された半導体ウェハならびに上述の方法により実現可能な層厚の均一なＳＯＩウェハに関する。
半導体ウェハたとえば半導体産業で利用するための単結晶シリコンウェハは高度な平坦性を有していなければならず、殊にその目的は集積回路製造に関する要求を考慮するためである。一般に認められているFaustルールによれば、半導体ウェハのＳＦＱＲｍａｘ値は半導体ウェハ上に製造すべき素子の線幅よりも大きくてはならない。しかも、できるかぎり多くの個数の回路を集積できるようにするためには、要求される平坦度が表側の面においてエッジのできるかぎり近くまで保証されていなければならない。なお、ここでは素子を製造すべき側を表側ないしは表側の面として定義する。つまりこのことが意味するのは、エッジの除外領域をできるかぎり僅かにして平坦度の測定を実施しなければならないこと、指定された平坦度の値をいわゆるフルサイトに関してすなわち全体的にだけでなくパーシャルサイトに関してもすなわち局所的にも満たさなければならないことである（フルサイトとは完全な素子を製造可能なすべての面要素とのことであり、パーシャルサイト Partial Site とは完全な素子のためのスペースがないウェハエッジにおける面要素のことである）。
半導体ウェハの平坦度の定義にあたり、ＳＥＭＩ規格ＭＩ−９４によれば、全体的な平坦度と局所的な平坦度とを区別している。全体的な平坦度は、定義すべきエッジ除外領域を差し引いたウェハ表面全体に係わるものである。これはＧＢＩＲ（"global backsurface-referenced ideal plane/range" = 半導体ウェハの表側の面全体について裏側の面を基準とする理想平面からの正と負の偏差の範囲）により記述され、これは以前に慣用的であったＴＴＶ（total thickness variation）という記述に対応するものである。局所的な平坦度は、一般に素子を上に作成すべき面に対応する半導体ウェハの限定された面に係わるものである。これはＳＦＱＲ（"site front surface referenced least squares/rang" ＝規定された寸法の面について最小２乗誤差により定義された表側からの正および負の偏差の範囲）として表される。ＳＦＱＲｍａｘという量は、特定の半導体ウェハ上のすべての素子平面について最大のＳＦＱＲ値のことを表す。ＳＦＱＲにおいて常に表さなければならないのは、呈示された値がどの面に関するものであるのかについてであり、たとえばＩＴＲＳロードマップによれば２６×８ｍｍ２の面について表される。
平坦度に関する別のパラメータはいわゆるナノトポグラフィである。これは所定の面要素たとえば２×２ｍｍ２におけるピーク・ツー・バレイ偏差（山対谷偏差）として定義される。ナノトポグラフィは、ADE CR 83 SQM, ADE PhaseShift NanomapperあるいはKLA Tencor SNTのような測定機器を利用して測定される。
半導体ウェハのエッジ領域における平坦度は、いわゆる「エッジロールオフ」により決定的な影響が及ぼされる。"A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer", Jpn.J.Appl.Phys., Vol. 38 (1999), 38-39" には、ウェハのロールオフ＝エッジロールオフ（"Wafer Roll off" = Edge Roll off）の測定について記載されている。エッジロールオフは、半導体ウェハの表側においても裏側においても発生する可能性がある。これにより、ウェハエッジに位置する面要素のＳＦＱＲ値に重大な影響を及ぼされる可能性がある。エッジロールオフは、たとえばＳＯＩウェハを製造するために別の半導体ウェハと接合される（貼り合わせられる）半導体ウェハにおいて殊に妨害を及ぼすものであり、その理由は、互いに接合すべきウェハ平面のエッジロールオフがウェハエッジ貼り合わせ品質に大きな影響を及ぼすからである。
今日、マイクロエレクトロニクス素子製造のための基板として用いられる半導体ウェハは、一般に以下の慣用的なプロセスシーケンスに従い作成される：スライス、ラッピングおよび／または研削、化学的ウェットエッチング、除去ポリッシング（stock removal polishing）、および仕上げポリッシング（鏡面研磨 mirror polishing）。その際に判明したのは、このようなプロセスシーケンスによっても線幅が絶えず小さくなっていく状況で必要とされる平坦度を確保できない、ということである。
EP 798766 A1によれば半導体ウェハの平坦度を向上させる目的で、除去ポリッシングと最終ポリッシングとの間にＰＡＣＥ法（プラズマ補助化学エッチング "plasma assisted chemical etching"）に従い気相エッチングステップおよびそれに続く熱処理ステップが挿入される。直径２００ｍｍのシリコンウェハの処理によれば、上述のプロセスシーケンスによって０．２〜０．３μｍのＧＢＩＲという結果の得られることが判明した。ここでは局所的な平坦度データは挙げられていない。さらに、平坦度測定のエッジ除外領域がどれほどの大きさであったのかも記載されていない。
EP 961314 A1にも同様の方法について記載されており、これによればスライス、研磨、ＰＡＣＥおよび仕上げポリッシングを経て最良で０．１４μｍのＧＢＩＲ値と最良で０．０７μｍのＳＦＱＲｍａｘ値が得られる。
EP 961314A1において提案されているようなＰＡＣＥ法によれば、ポリッシングされたウェハにおける粗さが劣化することになり、これはＰＡＣＥ直前の付加的な疎水化ステップによって部分的には低減可能である。ＰＡＣＥは真空中で実施しなければならず、これによってプロセスが装置技術的に煩雑になってしまう。しかもエッチングに使用されるガスの分解生成物によって半導体ウェハが汚染され、このためにはEP 1100117A2に記載されているような余分な洗浄ステップが必要とされる。さらにこのプロセスは面全体にわたって行われるのではなく、半導体ウェハのスキャンによって行われる。これは著しく時間がかかる一方、スキャンのオーバラップ領域におけるナノトポグラフィに関する問題点も引き起こされるし、ウェハエッジから約５ｍｍ離れたところまでの半導体ウェハ外側領域における平坦性（ＳＦＱＲｍａｘおよびエッジロールオフ）に関する問題点も引き起こされる。考えられる原因は、真空中で作業が行われるため、半導体ウェハエッジにおいて吸引作用が強められること、ひいてはエッチング媒体が減少することである。スキャンにおいて必要とされるオーバラップによって、オーバラップポジションにおいて殊にナノトポグラフィが劣化する。エッチング媒体を供給するノズルの直径が大きくなるにつれて、劣化がいっそうひどくなる。ただし経済的な理由から、ノズル直径を任意に小さく選定することはできない。
したがって従来技術において知られている方法であると、６５ｎｍ以下の線幅をもつ構成素子に対する幾何学的形状要求すなわち最大でも６５ｎｍであるＳＦＱＲｍａｘの値を満たすことはできない。その際に最も深刻な問題は半導体ウェハのエッジ領域において発生する。なぜならば、現在は（９０ｎｍの線幅で）３ｍｍであるエッジ除外領域は、６５ｎｍあるいはそれ以下という将来の線幅においては２ｍｍもしくは１ｍｍまで低減されるからであり、平坦度の判定においてパーシャルサイトが算入されるからである。
いわゆるＳＯＩウェハの場合には付加的な問題点が発生する。このような半導体ウェハは、ベースウェハ（英語では"base wafer"または"handle wafer"）の面上に存在する半導体層を有している。半導体層の厚さは、処理すべき構成素子に応じて変わる。一般に、いわゆる「薄い層（厚さ１００ｎｍよりも薄い層）といわゆる「厚い層」（厚さ１００ｎｍから約８０μｍまでの層）とに区別される。ベースウェハは、全体を電気的に絶縁性の材料（たとえばガラス、石英、サファイア）によって構成することもできるし、あるいはたとえば有利にはシリコンのような半導体材料によって構成し、単に電気的に絶縁性の層によって半導体層から分離しておくこともできる。電気的に絶縁性の層をたとえばシリコンオキサイドによって構成することができる。
ＳＯＩウェハは、マイクロエレクトロニクス素子を製造するために非常に重要なものである。ＳＯＩウェハの半導体層は、最も外側のエッジ領域に至るまで著しく均一な厚さをもっていなければならない。厚さ１００ｎｍまたはそれ以下の半導体層の場合には殊に、不均一な層厚であるとたとえばスイッチオン電圧のようなトランジスタ特性が著しく大きく変動する。薄い半導体層と厚い半導体層をもつＳＯＩウェハにおける絶対的な厚さの許容範囲は層厚に依存する。層厚測定方法として有利には分光エリプソメトリ、反射率測定法または干渉測定法が利用される。
しかもできるかぎり多くの個数の回路を集積できるようにするためには、必要とされる層厚均一性が表側エッジのできるかぎり近くまで保証されていなければならない。このことはやはり、エッジ除外領域が著しく僅かであることを意味する。
US 6306730にはＳＯＩウェハの慣用の製造方法について記載されており、これによればシリコンのドナウェハ（英語では"donor wafer"または"top wafer"）に水素イオンが所定の深さで注入され、注入されたドナウェハがベースウェハと結合され、ついで結合されたウェハが注入された水素の層に沿って分離される。この場合、注入深さをコントロールすることによって分離後、１３０ｎｍの層厚において０．４７ｎｍの層厚均一性（平均層厚からの標準偏差）が達成される。しかしながら分離直後、シリコン層表面は非常に粗い。したがって分離後（場合によってはシリコン層を薄くするさらに別のステップの後）、化学機械的研磨ステップ（ＣＭＰ）を実行する必要があり、このステップによって粗さは低減されるけれども、殊にウェハエッジにおいて層厚均一性が著しく劣化してしまう。US 6306730 B2には、研磨された最終製品に関する層厚均一性についても、分離後の中間製品に関するエッジ除外領域についても記載されていない。
さらに層厚均一性の向上を目的としたＳＯＩウェハの後処理方法も知られている。ここで全般的に対象としているのは、ＳＯＩウェハをスキャンしながら行う局所的なエッチング法であって、この場合、層厚が比較的厚い個所ではエッチングによりいっそう多くの除去が行われるようにしている。US 2004/0063329 A1によれば、ドライエッチングプロセスにおいてＳＯＩウェハ表面がノズルによってスキャンされ、このノズルを介して気体状のエッチング媒体が局所的に供給される。EP 488642 A2およびEP 511777 A1に記載されている方法によれば、ＳＯＩウェハの半導体層が面全体にわたりエッチング媒体に晒される。ただしこのエッチング媒体は、レーザビームまたは光学系によりフォーカシングされた光源の光ビームによって表面をスキャンをしながら局所的に活性化させなければならない（光化学的エッチング）。
エッチングにより局所的に異なる除去を実現するために半導体層表面をスキャンしなければならないすべての方法は著しく時間がかかり、ひいてはコストがかかってしまう。しかもスキャンのためには、時間のかかる光源もしくはノズルあるいはＳＯＩウェハの運動が必要とされる。
さらに殊にウェハエッジ領域において、つまりウェハエッジから５ｍｍまで離れた領域において、ならびにスキャンにあたりオーバラップが生じる領域において、層厚の付加的な不均一性が発生する。EP 488642 A2によれば、層厚が５２０ｎｍのとき１０ｎｍの層厚均一性が達成されるが、エッジ除外領域についての記述はない。さらにEP 511777 A1によれば、層厚が１０８ｎｍのとき８ｎｍの層厚均一性が達成されるが、エッジ除外領域についての記述はない。
したがって手間のかかる方法であるにもかかわらず、必要とされる層厚均一性殊にＳＯＩウェハのエッジ領域において必要とされる層厚均一性は実現されない。
EP 798766 A1 EP 961314 A1 US 961314 A1 US 2004/0063329 A1 EP 488642 A2 EP 511777 A1 A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer", Jpn.J.Appl.Phys., Vol. 38 (1999), 38-39"
したがって本発明の課題は、６５ｎｍまたはそれよりも小さい線幅で素子を製造するのに適しており、（殊にエッジ領域における）平坦性およびナノトポグラフィを向上させた半導体ウェハを提供することにある。なお、ここで「半導体ウェハ」という用語にはＳＯＩウェハも含まれる。さらに本発明の課題は、層厚均一性殊にエッジ領域における層厚均一性を向上させたＳＯＩウェハを提供することにある。
本発明によればこの課題は、半導体ウェハの平坦化方法において、半導体ウェハの特性を表すパラメータを位置に依存して測定し、位置に依存する該パラメータの値を、半導体ウェハの面全体にわたり求めるステップａ）と、該半導体ウェハの面全体を、エッチング媒体を作用させると同時に該半導体ウェハの面全体を照射しながらエッチング処理するステップｂ）が設けられており、該エッチング処理の除去率を半導体ウェハの面における光強度に依存させ、前記ステップａ）において測定された位置に依存するパラメータの値における差異が位置に依存する除去率により低減されるよう、前記光強度を位置に依存して設定することにより解決される。
本発明は、半導体ウェハのエッチング方法に関する。このエッチング方法によれば、半導体ウェハの面（ＳＯＩウェハであれば半導体層）が従来技術とは異なり、ポイントごとにまたはスキャンにより処理されるのではなく、面全体にわたり１つのステップで処理される。補正に必要とされる局所的に異なるエッチング除去量は、局所的に異なるエッチングレートにより達成され、さらにこのことは局所的に異なる光強度により達成される。局所的な光強度配分は、事前に測定されたパラメータの局所的な値によって決定される。本発明による方法において最適化すべきパラメータは、ステップａ）において測定される。その結果得られた測定値は、局所的な光強度を制御するために用いられる。
たとえばＳＯＩウェハの半導体層における厚さの均一性を最適化しようとするならば、ステップａ）において位置に依存する層厚が測定され、さらにステップｂ）において、層厚の大きい位置では高い除去率が、層厚の小さい位置では低い除去率が実現されるよう、局所的な光強度が制御される。
半導体ウェハにおける全体的な平坦度（ＧＢＩＲ）を最適化しようとするならば、ステップａ）において、ウェハ裏側により規定される理想平面からのウェハ表側の偏差が求められ、ステップｂ）において、局所的な凸部では高い除去率が、局所的な凹部では低い除去率が達成されるよう、局所的な光強度が制御される。
これに対し半導体ウェハにおける局所的な平坦度（ＳＦＱＲ）を最適化しようとするならば、ステップａ）において、たとえばサイズ２６×８ｍｍ２といった決められた測定窓に関連づけられた理想平面からのウェハ表側の偏差が求められ、ステップｂ）において、局所的な凸部では高い除去率が、局所的な凹部では低い除去率が達成されるよう、局所的な光強度が制御される。
ステップａ）における測定に基づき、半導体ウェハの面における各ポイントごとにエッチングにより必要とされる除去量が求められる。該当する半導体材料において使用されるエッチング媒体により達成される光強度に依存する除去率から、エッチング処理に必要とされる時間も計算されるし、半導体ウェハの面における各ポイントについて必要とされる光強度も計算される。
本発明は、所定のエッチング反応の除去率と半導体材料における電荷キャリア濃度との関係を利用しており、他方、これは照射する光の強度によって制御することができる。以下では、これについてシリコンを例として具体的に説明する。ただし本発明は他の半導体材料にも適用可能である。
シリコンのエッチングは常に２段階の反応から成る。すなわち第１のステップでシリコンが酸化され、酸中ではシリコンオキサイド（ＳｉＯ２）に、アルカリ中ではＳｉＯ３ ２−になる。第２のステップにおいて、酸中ではシリコンオキサイドの除去はフッ化水素（ＨＦ）により行われ、アルカリ中ではＳｉＯ３ ２−アニオンが溶解する。適切な組成のエッチング媒体を選定すれば、酸化ステップが速度を決定するステップとなるようエッチング反応を制御することができる。酸中においてはこのことはたとえば、フッ化水素を酸化剤に対し過剰量で使用することにより達成することができる。
本発明が利用しているのは、光の照射によりシリコンまたは他の半導体材料における化学ポテンシャルと電荷キャリア濃度に作用を及ぼすことができる点である。その結果、酸化反応速度が光強度に依存するようになる。ひいては光強度によってエッチングレートに作用が及ぼされる。１１００ｎｍよりも短い波長の光はシリコンにより吸収され、その際に電荷キャリアのペア（電子とホール）が発生する。吸収係数は光の波長に強く依存する。１１００ｎｍ付近の波長をもつ光はシリコン中に深く侵入し、さらに高い波長の光に対してシリコンは透過性である。
吸収のスペクトル依存性は、本発明を実施するための適切な光源の選択に関して重要である。たとえば光アークランプは幅の広いスペクトルと高い光強度の点で優れており、つまり半導体ウェハ全体の照射に関してきわめて有用である。適切なフィルタ（ハイパス、ローパス）を使用することによって、適合する波長範囲を設定することができる。
ただし基本的に、半導体表面における望ましい電荷キャリア濃度と電荷キャリア濃度の望ましい深さプロフィルを生じさせるあらゆる光源を利用することができる。たとえば水銀またはナトリウムの蒸気ランプ、レーザまたはＬＥＤも適している。
エッチング媒体を気体または液体とすることができるし、あるいは気体成分と液体成分から成る混合物を含有させることができる。ただし、使用される光の波長との組み合わせにおいて半導体材料に依存して、エッチング反応による除去率と光強度との間で強い依存性が生じるよう選定すべきである。
この処理は面全体にわたりスキャンを伴わずに１つのステップで行われるので、これは時間が著しく節約され、ひいてはコストが著しく節約される。位置に依存する光強度の段階づけおよび位置分解能を著しく細かく選定できるので、従来技術によればスキャンに際して現れていたオーバラップ作用を回避することができる。
本発明による方法の利点は、半導体ウェハのエッジに至るまで局所的に補正されながら動作するので、必要とされる品質がウェハエッジに至るまで達成されることである。
殊に、要求される平坦度または層厚を２ｍｍまたはそれよりも小さいエッジ除外領域においてパーシャルサイトを含めながら実現できる。また、本発明による方法は真空排気を必要としないので、従来技術によれば吸引により引き起こされてしまうような半導体ウェハエッジにおけるエッジ媒体の濃度変動を回避できる。半導体ウェハの特定のポジションたとえばエッジ近傍において渦が発生した場合、これを位置に依存する光強度の計算により補償することができる。
本発明による方法は、ＳＯＩウェハの半導体層の不均一性を取り除くためにも、エッジロールオフを含む半導体ウェハの不均一性を取り除くためにも適している。したがって本発明による方法を用いて処理される半導体ウェハは、別の半導体ウェハとの結合（貼り合わせ）のためにもきわめて適している。その理由は、貼り合わせ品質は殊にエッジにおいてＳＦＱＲ値およびエッジロールオフによって影響を受けるからである。著しく経済的な利点は、素子製造に関してウェハ面の有用性が著しく高いことである。ＳＯＩウェハの場合にはその製造コストが著しく高いことから、これによってきわめて大きい影響が及ぼされる。
本発明による方法は、ＳＯＩウェハの場合には一般に表側（＝半導体層を担持する面）においてのみ実行され、層構造をもたない半導体ウェハの場合には有利には表側において実行される。エッジロールオフを裏側においても低減すべき場合、本発明による方法を裏側にも適用する必要がある。この場合、本発明による方法を裏側と表側に順番に、あるいは両方の側に同時に適用することができる。
有利なことに、平坦度を再び劣化させない目的で本発明による方法のあとにポリッシングは実施されない。
本発明による方法は、半導体層をドナウェハからベースウェハへ移すことにより製造されるＳＯＩウェハの場合、これらのウェハを結合してドナウェハの残りの部分から層を分離した後に実行される。ＳＯＩウェハの場合には本発明による方法を、表面平滑化または貼り合わせ力強化のための１つまたは複数の熱処理プロセスと、および／または半導体層を薄くするための１つまたは複数の酸化処理プロセスと組み合わせることができる。
本発明による方法を実施するのに殊に適している（図１に略示されているような）半導体ウェハ７を平坦化する装置には、半導体ウェハ７の特性を表すパラメータを位置に依存して測定する測定装置１１と、半導体ウェハ７のための保持装置とエッチング媒体を供給および排出するためのシステム９を備えた半導体ウェハ収容のためのエッチングチャンバ６と、このエッチングチャンバ６内に存在する半導体ウェハ７の一方の面を位置に依存する光強度で照射できるように配置されている制御可能な照射装置１と、測定装置１１により求められたパラメータの値を照射装置１の制御命令に換算してこの命令を照射装置１へ転送する制御ユニット１０が設けられている。
制御可能な照射装置１は、規定された出力と波長をもつ光源２と、半導体ウェハ７を面全体にわたり照射できるようにする光学系４と、局所的な光強度を設定する装置３を有している。エッチングチャンバ６は（図示されていない）保持装置を有しており、これによって半導体ウェハが収容され、半導体ウェハの位置が調節され、半導体ウェハのうちエッチングすべきではない部分たとえば裏側が覆われる。
本発明による方法によれば、著しく平坦な表面をもつ半導体ウェハおよび層厚が著しく均一なＳＯＩウェハを製造することができる。
したがって本発明は以下のような半導体ウェハにも関する。すなわち、この半導体ウェハの表側は、最大０．０９μｍのＧＢＩＲ、エッジ除外領域が２ｍｍでパーシャルサイトを含むサイズ２６×８ｍｍ２の測定窓において最大０．０５μｍのＳＦＱＲｍａｘをもち、かつ半導体ウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側で最大０．２μｍのエッジロールオフをもっている。
さらに有利には本発明による半導体ウェハは、エッジ除外領域が２ｍｍでパーシャルサイトを含むサイズ２６×８ｍｍ２の測定窓において最大０．０３μｍのＳＦＱＲｍａｘをもつことを特徴としている。
本発明はさらに以下のような半導体ウェハにも関する。すなわちこの半導体ウェハの表側は、２ｍｍのエッジ除外領域でサイズ２×２ｍｍ２の測定窓において最大１６ｎｍのナノトポグラフィ（山対谷偏差 peak to valley）をもつ。
本発明によるきわめて平坦な半導体ウェハ殊に単結晶シリコンから成るきわめて平坦な半導体ウェハは、たとえば６５ｎｍまたはそれよりも小さい線幅をもつ電子素子の製造など半導体産業における用途に適している。このような半導体ウェハは、結合されたＳＯＩウェハを作成するためのドナウェハまたはベースウェハとしてきわめて良好に適しており、殊にその理由は、２ｍｍにすぎない著しく僅かなエッジ除外領域であってもエッジロールオフを含めて平坦性が確保されるからである。
本発明はさらに以下のようなＳＯＩウェハにも関する。すなわちこのＳＯＩウェハには半導体層と支持ウェハすなわちベースウェハとが設けられており、この半導体層は１００ｎｍよりも薄い厚さを有しており、この半導体層の平均厚さからの相対標準偏差はエッジ除外領域が２ｍｍで最大３％である。半導体層の厚さの相対標準偏差を、以下では層厚均一性とも称する。
さらに有利には本発明によるＳＯＩウェハは、最大１００ｎｍの層厚においてエッジ除外領域が２ｍｍで最大１％の層厚均一性を有している。
殊に有利であるのは、最初にドナウェハとベースウェハに対し本発明による方法を適用してから、これらのウェハを互いに結合し、その後、半導体層を伴うベースウェハをドナウェハの残りの部分から分離し、ついでこのようにして作成されたＳＯＩウェハに対し、半導体層の厚さを均一にする目的でもう一度本発明による方法を適用することである。このようにして製造されたＳＯＩウェハは上述の特性に加えて、最大０．１μｍのＧＢＩＲ、エッジ除外領域が２ｍｍでありサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大５３ｎｍのＳＦＱＲｍａｘをもち、かつウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側で最大０．２５μｍのエッジロールオフをもつことを特徴としている。
本発明による方法は厚い半導体層をもつＳＯＩウェハにも適用可能であるため、本発明は以下のようなＳＯＩウェハにも関する。すなわちこのＳＯＩウェハは半導体層と支持ウェハを有しており、この場合、半導体層は０．１μｍ〜８０μｍの範囲の厚さを有しており、この半導体層の平均厚さからの相対標準偏差はエッジ除外領域が２ｍｍで最大４％である。
さらに有利には厚い半導体層をもつ本発明によるＳＯＩウェハは、エッジ除外領域が２ｍｍで最大２％の層厚均一性を有することを特徴としている。
薄い半導体層をもつＳＯＩウェハに関してすでに述べたようにＳＯＩウェハを、ドナウェハとベースウェハに対して本発明による方法を適用し、ついでＳＯＩウェハに対して適用することによって製造するのが有利であるが、このようにして製造される場合、薄い半導体層をもつＳＯＩウェハは付加的に、最大で０．１１μｍのＧＢＩＲをもち、エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓において最大で５５ｎｍのＳＦＱＲｍａｘをもち、かつＳＯＩウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側のエッジロールオフが最大０．３μｍである。
しかも厚い半導体層または薄い半導体層をもつ本発明によるＳＯＩウェハは有利には、エッジ除外領域が２ｍｍでサイズ２×２ｍｍ２の測定窓において最大１６ｎｍのナノトポグラフィ（山対谷偏差 peak to valley）をもち、有利には最大８ｎｍ、殊に有利には最大２ｎｍのナノトポグラフィをもつ。
次に、図面を参照しながら本発明の有利な実施形態について説明する。
本発明による方法は層構造を伴わないすべての半導体ウェハに適用可能であって、この場合、半導体ウェハには有利には１つまたは複数の物質が含まれており、この物質はシリコン、ゲルマニウム、シリコンカーバイド、ＩＩＩ／Ｖ化合物半導体およびＩＩ／ＶＩ化合物半導体から成るグループから選択される。この種の半導体ウェハの表側の平坦性を向上させるのであれば、本発明による方法のステップａ）において測定されるパラメータとして、上述のように定義された理想平面からの高さの偏差が適している。この高さの偏差は、慣用の形状測定装置によって求めることができる。
本発明による方法はすべての半導体ウェハにも適用可能であって、この場合、ＳＯＩウェハの半導体層には有利には１つまたは複数の物質が含まれており、この物質はシリコン、ゲルマニウム、シリコンカーバイド、ＩＩＩ／Ｖ化合物半導体およびＩＩ／ＶＩ化合物半導体から成るグループから選択される。半導体層の層厚均一性を向上させようとするならば、この層厚が本発明による方法のステップａ）において測定される。半導体層の厚さはたとえばエリプソメータ、干渉計あるいは反射率計により位置に依存して測定することができる。
一般に測定ポイントの個数ならびにポジションは、望まれる解像度によってセットされる。最大可能な測定ポイント数は、測定センサのサイズに依存する。たとえば測定センサのサイズは、（直径２００ｍｍの半導体ウェハのための）測定装置ＡＤＥ ９５００および（直径３００ｍｍの半導体ウェハのための）測定装置ＡＤＥ ＡＦＳの場合、２×２ｍｍ２である。
ついで測定値から、必要とされる局所的な光強度が計算される。以下では適切な方法について形状データに基づき、すなわちＧＢＩＲまたはＳＦＱＲの最適化に関して説明するけれども、ＳＯＩウェハの場合にこの方法を半導体層のナノトポグラフィデータまたは層厚に対しても同様に適用可能である。
形状測定装置はＡ×Ａ（典型的には４×４ｍｍ２または２×２ｍｍ２）のサイズをもつ測定センサを用いて、直径Ｄである半導体ウェハの厚さｔにおける完全なマッピングを測定する。この場合、厚さｔは精確にいえば、半導体ウェハの裏側により規定される理想平面からの高さの偏差である。これらのデータを、形状測定装置の生データとしてコンピュータへ伝送することができる。ここでデカルト座標系を半導体ウェハの中心においた場合、各ポイントｘ，ｙそれぞれについて厚さの値ｔ（ｘ，ｙ）が存在する。この場合、ｘとｙは測定窓サイズのラスタ内で変化し、つまりｔ（ｘ，ｙ）はｘ−Ａ／２〜ｘ＋Ａ／２およびｙ−Ａ／２〜ｙ＋Ａ／２により規定された正方形に関する厚さの平均値として取られることができる。照射装置はＢ×Ｂ個の画素から成る分解能を有しており、たとえば１０２４×１０２４個の画素から成る分解能を有している。Ｂ×Ｂのサイズをもつコンピュータ内部のマトリックスを用いて、各マトリックス要素Ｍ（ａ，ｂ）にオリジナルの厚さマトリックスから対応する値が割り当てられる。
M (a, b) = t (| -D/2+a*D/B|, | -D/2+b*D/B| ) ( l )
ここでシンボル | | は絶対値関数を表す。 絶対値関数を適用できるようにしている理由は、典型的には照射装置の分解能がオリジナルの厚さデータよりも高いことによる。
これとは逆の事例では、単純にオリジナルデータの幾何学的な平均値形成が実行される。
この変換後、データが平滑化される。コントロールパラメータとして平均半径Ｒが存在する。座標ｉ，ｊをもつ画素に対し、ポイントｉ，ｊを中心とする半径Ｒをもつ円内に入るすべての画素による平均値が割り当てられる。ポイントｘ，ｙがｉ，ｊを中心とする円内に正確に収まるのは、次式が満たされたときである：
(i-x) * (i-x) + (j-y) * (j-y) ≦ R * R (2)
この新たな値は、上述の条件を満たすすべてのＭ（ｘ，ｙ）の平均値から計算される：
Mｓｍｏｏｔｈ (i, j) = 平均値 (M (x１, y１) , M(x２, y２), M(x３, y３), ... M(Xｎ,Yｎ)) (3)
Ｒはオリジナルの座標系に関して典型的には０．１ｃｍ〜２ｃｍにあり、これはチューニングパラメータとして用いられる。
ただしこのような幾何学的な平滑化のほか、データ処理において一般的な他のすべての平滑化のための標準的な方法を実行することもできる。
マトリックスＭｓｍｏｏｔｈの最大値ＭａｘＭと最小値ＭｉｎＭによって、半導体ウェハを照射するためのグレーレベルマトリックスを生成することができる。
画素i, jの黒色成分 = (Mｓｍｏｏｔｈ(i, j) - MinＭ) * (MaxＭ-MinＭ) * 100% (4)
画素i, jの透明成分 = 100% - (Mｓｍｏｏｔｈ(i ,j) - MinＭ) * (MaxＭ - MinＭ) * 100% (5) このアルゴリズムによって、半導体ウェハの殊に薄い個所が透明なものとして表され、その結果、それらの個所は高い光強度で照射される。これに対して最も厚い個所は黒色で表され、したがってそれらの個所は照射されないかまたはごく僅かな光強度でしか照射されない。この計算は、光強度が増すにつれて材料除去が減少する場合に適している。これとは逆の場合も同様に計算できる。
計算されたグレーレベルマトリックスは、適切な光学系を用いることで照射装置により半導体ウェハ表面にシャープに投影され、したがってこれは局所的な光強度を制御するステップｂ）において用いられる。
光源２としてたとえばハロゲンランプを使用することができ、このランプは２００ｎｍ〜１１００ｎｍまでの波長範囲で光を送出し、これによって半導体ウェハの被照射面上に１〜１００ｍＷ／ｃｍ２の照射強度で投射が行われる。この波長範囲を１つまたは複数の固定的なフィルタを介して狭め、処理すべき半導体材料に合わせて整合させることができる。
有利には光学系４は、半導体ウェハ７の被照射面ができるかぎり均一に面全体にわたり照射されるように構成され、つまり有利には、光源と半導体ウェハとの間にフィルタ３が介在しないときに±１０％よりも小さい偏差で照射されるように構成される。これに対する代案として、光源または光学系に起因する照射の不均一性を、グレーレベル計算アルゴリズムにおいて考慮し、それによって補償することもできる。
本発明の１つの実施形態によれば、この半導体ウェハに精確に整合されたフィルタ３（図２）を形成するために半導体ウェハの測定結果が利用され、ついでそのフィルタがこの半導体ウェハの照射に利用される。使用されるエッチング媒体とエッチングすべき半導体材料の組み合わせにおいて、光強度が増すにつれてエッチング反応の除去率が上昇するか減少するかに応じて、エッチングにより殊に多くの除去が必要とされる領域では、使用される波長範囲内で殊に高いまたは殊に低い光透過性をフィルタにもたせる必要がある。フィルタのグレーレベルは、上述のアルゴリズムを用いて計算することができる。
フィルタ自体は様々なやり方で簡単に形成することができ、これはたとえば印刷法によるフィルタシートの製造あるいは個別に制御可能な多数のＬＣＤ素子をもつＬＣＤフィルタの利用などにより行われる。ただし原則的に、０〜１００％の透過率を可能としかつ適切な局所分解能を実現するあらゆる種類のフィルタが適している。半導体ウェハ７に合わせて製造されたフィルタ３はそのウェハ７を照射するために、フィルタ３が半導体ウェハ７上に精確に結像されるよう、照射装置１において適切なやり方で光源２と半導体ウェハ７との間に取り付けられる。
位置によって異なる光透過率をもつフィルタの代わりに、位置によって異なる反射率をもつよう相応に製造されたミラーを使用することもできる。
そのつど１つの半導体ウェハのためだけに使用可能なフィルタまたはミラーを製造するのは、著しくコストがかかる。この理由で、本発明による以下の実施形態が有利である。この場合、ステップａ）において測定位置に依存するパラメータの値から、制御ユニット１０有利にはコンピュータによってグレーレベルマップが計算される。この目的で上述のアルゴリズムを使用することができる。ステップｂ）における半導体ウェハ７の照射は投影装置により行われ、この装置はグレーレベルマップの画像を半導体ウェハ７の表面に投影する。したがってこの事例では照射装置１は、固定的なフィルタまたはミラーを用いずにグレーレベルマップの画像を半導体ウェハにダイレクトに投影可能な投影装置である。この投影装置は有利には、データプロジェクタまたはビデオプロジェクタ（いわゆる「ビーマ」）の原理に従って動作する。その際、投影ランプ２の光は、制御可能な透過性のＬＣＤユニット３によって導かれるかまたは、制御可能なミラーチップ（数ｃｍ２サイズのチップ上に設けられた微視的に小さい数１０万個のミラーから成るマトリックス）を介して偏向される。現在市販されているようなこの種の投影装置によってたとえば、１０２４×７６８個のポイントから成る分解能を伴って０〜１００％の範囲で光透過率を制御することができる。これによって３００ｍｍの直径をもつ被処理半導体ウェハの表面に、約６．５ポイント／ｍｍ２の厚さが生じる。
制御ユニット１０は照射装置１のほか装置の別の機能も制御することができ、これはたとえばロボットによる半導体ウェハのロード／アンロード、あるいはたとえば温度、エッチング処理時間、エッチング媒体の流れのようなエッチング処理パラメータなどである。
エッチング処理は、液体または気体のエッチング媒体を利用して行うことができる。また、液体物質と気体物質の混合物を用いることもできる。
シリコンのための液体エッチング媒体として、たとえばエッチング混合物水溶液を利用することができる。酸性のエッチング媒体として、フッ化水素酸（ＨＦ）および酸化剤たとえば硝酸（ＨＮＯ３）、オゾン（Ｏ３）または過酸化水素（Ｈ２Ｏ２）を含む水溶液を使用することができる。酸性のエッチング媒体を利用して均等に湿らすために、エッチング媒体の表面張力を低減する物質たとえば界面活性剤または酢酸を添加するのが有利である。アルカリ性のエッチング媒体として、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）、水酸化テトラメチルアンモニウム（Ｎ（ＣＨ３）４ＯＨ，ＴＭＡＨ）、水酸化アンモニウム（ＮＨ４ＯＨ）またはフッ化アンモニウム（ＮＨ４Ｆ）のうち１つまたは複数の物質を含む水溶液を使用することができる。アルカリ性のエッチング溶液に付加的に、過酸化水素（Ｈ２Ｏ２）のような別の添加物を含めることができる。有利なアルカリ性エッチング媒体は、水酸化アンモニウムおよび水酸化テトラメチルアンモニウムのうち少なくとも１つの物質と過酸化水素とを含む水溶液である。
たとえば、１〜５０Ωｃｍの範囲の比抵抗をもちホウ素でドーピングされた配向１００のシリコンウェハを追加露光なく水溶液で６０秒間、エッチング処理した場合、以下の材料除去量が達成される：
・ＴＭＡＨ ２．５％，室温：６〜１２ｎｍの除去量
・ＴＭＡＨ／Ｈ２Ｏ２／Ｈ２Ｏ２ １：１：５，８５°Ｃ：２ｎｍの除去量
・ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ １：１：５，８５°Ｃ：０．５ｎｍの除去量
・ＨＦ １％，Ｏ３ ２０ｐｐｍ，室温：１〜２ｎｍ
有利には気体のエッチング媒体には、フッ化水素（ＨＦ）および酸化剤たとえば窒素酸化物またはオゾン（Ｏ３）が含まれている。気体のエッチング媒体を、不活性ガスまたは水蒸気によって希釈することができる。気体のエッチング媒体のもつ利点は、エッチング処理後に半導体ウェハを乾燥させる必要がなく、エッチング反応をきわめて迅速に終了させることができる点にある。
たとえば、室温においてオゾンを含有するガス流を濃度６０％のフッ化水素酸水溶液を通して案内し、フッ化水素の濃度が高いガス流をエッチング媒体として使用することができる。この事例では除去率を、たとえばオゾン濃度とフッ化水素酸溶液を貫流する速度とによって制御することができる。たとえばオゾンを照射により酸素から生成すれば、光の遮断によりエッチング反応をきわめて迅速に終了させることができる。
エッチング媒体は有利には、仕上げられた半導体ウェハに対する要求に依存して選択される。エッチング媒体水溶液によって一般に表面の粗さが比較的大きくなり、このことは適切な添加物（たとえばリン酸、Ｈ３ＰＯ４）または著しく僅かな水分によって低減することができる。等方性に作用するエッチング媒体によって、異方性に作用するエッチング媒体よりも粗さが小さくなる。気体のエッチング媒体によって粗さが比較的小さくなる傾向にあり、あるいはそれどころか表面が滑らかにさえなり、殊にこれはフッ化水素（ＨＦ）のほかに塩化水素（ＨＣｌ）がエッチング媒体に含まれている場合である。しかし粗さをもっと大きくしたエッチング媒体を選択することもでき、この場合、エッチング処理に続いて表面平滑化のために高温ステップを実行することができる。
すべてのエッチング媒体において温度と濃度は有利には半導体材料と所要材料除去量とに依存して、適切な除去率が達成されるよう選定される。
エッチング処理に用いられるエッチングチャンバ６は、半導体ウェハ７を水平に置いてまたは垂直に立てて収容することができる。また、照射５を半導体ウェハ７に向けてダイレクトに行うこともできるし、あるいは透過性の窓を介して行うこともできる。（局所的に異なる光強度は別にして）エッチングによる均一な除去を達成するために、エッチング媒体または半導体ウェハ７を動かすことができる。たとえば半導体ウェハ７を回転させることも可能であるが、この場合、回転に対し照射装置１を同時に追従させる必要があり、たとえばフィルタ３を同時に回転させることによってこれを行う必要がある。ただし有利であるのは、半導体ウェハ７は動かさないようにすることである。さらに、温度を均一にするために加熱装置または冷却装置を用いることができる。エッチングチャンバ６にエッチング媒体供給システム９が接続されており、これによってエッチング媒体が必要とされる量、調量状態および品質で（場合によっては濾過されて）供給される。この場合、エッチング処理を制御ユニット１０によって制御することができる。材料除去量のin-situ測定を、最適化すべきパラメータを測定するために組み込まれた測定システムによって行うことができ、これによれば最新の測定データを制御ユニット１０へただちに転送して処理することができる。
本発明のさらに別の有利な実施形態によれば、半導体ウェハエッジにおいて材料除去量が他とは異なってしまう結果を引き起こす流れの不均一性が、局所的な光強度の適切な補正によって補償されるように構成されている。
本発明のさらに別の有利な実施形態によれば、付加的なステップｃ）において半導体ウェハの面全体のエッチング処理が照射を伴わずに、あるいは面全体を同時にしながら行われ、その際、光強度は半導体ウェハの面全体にわたり一定であり、その結果、位置に依存しない一定の材料除去が達成される。このステップは必要に応じて、半導体ウェハまたはＳＯＩウェハにおける半導体層を所期の目標厚まで薄くする作用をもつ。このような２段階のプロセスにおいては局所的に異なる光強度の計算により、測定されたパラメータの不均一性だけが考慮される。ステップｂ）における均一化の後、半導体ウェハまたは半導体層はステップｃ）において望ましい厚さまで低減される。
しかし均一化と薄板化ないしは薄膜化の組み合わせを、単一段階のプロセスで実行することもできる。この事例では局所的に異なる光強度の計算において、望まれる最終厚に至るまでに必要とされる全除去量が考慮される。
実施例１
直径２００ｍｍのＳＯＩウェハを扱う場合、これはドナウェハのシリコン層をベースウェハへ移すことにより製造される。ウェハの厚さは７３０μｍであり、シリコンオキサイド層の厚さは１４０ｎｍ、シリコンオキサイド層の上に設けられるシリコン層の目標厚は５０ｎｍである。
ステップａ）において、シリコン層の厚さが位置に依存して干渉計により精密に測定された。４０００個の測定ポイントと１ｍｍのエッジ除外領域を伴う測定の結果、５８．３ｎｍの平均層厚が得られ、その際に標準偏差は２．９ｎｍ、最大層厚と最小層厚との差は９．４ｎｍとなった。図２には、直径方向に沿った厚さのプロフィルが描かれており、つまり単位ｎｍで測定された半導体層の厚さｔＳＯＩが単位ｍｍで測定された半径方向ポジションｒに依存して描かれている。厚さ測定値はコンピュータに格納され、グレーレベルコントラストフィルタに換算された。この場合、層厚がいっそう大きい個所はフィルタの光透過性が小さくされ、その結果、それらの個所ではいっそう少ない照射が行われ、ひいてはいっそう大きい除去率が達成され、さらにこれとは逆のことが行われた。
ついでＳＯＩウェハはステップｂ）においてエッチングチャンバ内で、ＨＦ，ＨＮＯ３，Ｈ２Ｏから成る液体のエッチング媒体と接触させられた。この場合、ＳＯＩウェハは完全に照射され、エッチングレートは著しく僅かである。シリコン層がエッチング媒体によって完全に湿らされた後、ＳＯＩウェハが面全体にわたり照射されたが、事前に作成されたフィルタに基づき局所的に異なる光強度で照射された。用いられる波長範囲は２５０〜４００ｎｍであり、光強度はウェハ上でフィルタリングに従い局所的に約５〜１００ｍＷ／ｃｍ２で変えられた。エッチング処理は室温で４分間続けられ、エッチングレートはそれに応じて２．１ｎｍ／分となった。ついでＳＯＩウェハはエッチングチャンバ内でただちに脱イオン水により洗浄された。これはエッチングプロセスを迅速に停止させるためである。その後、ＳＯＩウェハをエッチングチャンバから取り出し、従来技術に従い乾燥させた。
ついでエッチング処理前と同じ厚さ測定法を用いて、位置に依存するシリコン層厚が再び測定された。平均層厚はここでは５０．２ｎｍとなり、標準偏差は０．８ｎｍ、最大層厚と最小層厚との差は２．９ｎｍであった。直径方向に沿った図３の厚さプロフィルは、シリコン層が著しく平坦化されたことを表している。
実施例２
チョクラルスキー法により引き上げられホウ素でドーピングされた（１〜１０Ωｃｍ）単結晶から製造され除去ポリッシングの施された直径３００ｍｍの６個のシリコンウェハにおいて、１ｍｍのエッジ除外領域を伴ってステップａ）において局所的な平坦性が測定された。その際、面要素のサイズが２６×８ｍｍ２である測定装置ＡＤＥ９９００Ｅ＋が用いられた。表１には、パーシャルサイトを含む測定されたＳＦＱＲｍａｘ値が示されている。
ＡＤＥ測定における生データ（個別測定値）はコンピュータに格納され、グレーレベルコントラストフィルタに換算され、シリコンウェハごとに対応するフィルタが作成された。
ついで実施例１で述べたようにシリコンウェハが個別にエッチングチャンバに収容され、個々のフィルタを用いて平坦化のための片面のエッチング処理が施された。この場合、エッチング媒体として１％のＨＦと２０ｐｐｍのＯ３から成る水溶液が用いられた。室温においてシリコンウェハが約１０分間処理され、その際、局所的な光強度は約５〜５０ｍＷ／ｃｍ２の範囲で変えられた。
エッチング処理終了後、各シリコンウェハは実施例１と同様に後処理され、新たに局所的な平坦性が測定された。
Figure 2006140484
本発明による半導体ウェハ平坦化装置の構造を概略的に示す図 従来技術に従って製造されたＳＯＩウェハのシリコン層における半径方向の厚さプロフィルを示す図 本発明による方法を適用した後のＳＯＩウェハのシリコン層における半径方向の厚さプロフィルを示す図
符号の説明
１ 照射装置
２ 光源
３ フィルタ
４ 光学系
５ 照射光
６ エッチングルーム
７ 半導体ウェハ
９ エッチング媒体供給システム
１０ 制御ユニット
１１ 測定装置

Claims (25)

  1. 半導体ウェハの平坦化方法において、
    半導体ウェハの特性を表すパラメータを位置に依存して測定し、位置に依存する該パラメータの値を、半導体ウェハの面全体にわたり求めるステップａ）と、
    該半導体ウェハの面全体を、エッチング媒体を作用させると同時に該半導体ウェハの面全体を照射しながらエッチング処理するステップｂ）が設けられており、
    該エッチング処理の除去率を半導体ウェハの面における光強度に依存させ、
    前記ステップａ）において測定された位置に依存するパラメータの値における差異が位置に依存する除去率により低減されるよう、前記光強度を位置に依存して設定することを特徴とする、
    半導体ウェハの平坦化方法。
  2. 請求項１記載の方法において、
    前記ステップｂ）で半導体ウェハの厚さを低減することを特徴とする方法。
  3. 請求項１または２記載の方法において、
    半導体ウェハ（７）の照射を、光源（２）および該光源（２）と半導体ウェハ（７）との間に取り付けられたフィルタ（３）により行い、位置に依存する光強度を該フィルタ（３）にもたせ、該光強度は位置に依存する前記パラメータの値と一義的な関係にあることを特徴とする方法。
  4. 請求項１または２記載の方法において、
    前記ステップａ）で測定された位置に依存するパラメータの値から、コンピュータの計算によりグレーレベルマップを形成し、前記ステップｂ）における半導体ウェハの照射を投影装置により行い、該投影装置により前記グレーレベルマップの画像を半導体ウェハの面に投影させることを特徴とする方法。
  5. 請求項１から４のいずれか１項記載の方法において、
    半導体ウェハの面全体にわたるエッチング処理を照射と同時に行う付加的なステップｃ）を設け、該ステップｃ）では光強度を半導体ウェハの面全体わたり一定にするかまたはゼロにして、位置に依存しない一定の材料除去を達成させることを特徴とする方法。
  6. 請求項１から５のいずれか１項記載の方法において、
    前記エッチング処理を気体または液体のエッチング媒体によって行うかまたは、気体と液体のエッチング媒体から成る混合物によって行うことを特徴とする方法。
  7. 請求項１から６のいずれか１項記載の方法において、
    半導体ウェハに１つまたは複数の物質を含有させ、該物質をシリコン、ゲルマニウム、シリコンカーバイド、ＩＩＩ／Ｖ化合物半導体およびＩＩ／ＶＩ化合物半導体から成るグループから選択することを特徴とする方法。
  8. 請求項７記載の方法において、
    前記パラメータを、規定された理想平面からの高さの偏差とすることを特徴とする方法。
  9. 請求項１から６のいずれか１項記載の方法において、
    前記半導体ウェハを、電気的に絶縁性の支持体上に設けられた半導体層を含むＳＯＩウェハとすることを特徴とする方法。
  10. 請求項９記載の方法において、
    前記半導体層に１つまたは複数の物質を含有させ、該物質をシリコン、ゲルマニウム、シリコンカーバイド、ＩＩＩ／Ｖ化合物半導体およびＩＩ／ＶＩ化合物半導体から成るグループから選択することを特徴とする方法。
  11. 請求項９または１０記載の方法において、
    前記パラメータを半導体層の厚さとすることを特徴とする方法。
  12. 半導体ウェハにおいて、
    該半導体ウェハの表側は、最大０．０９μｍのＧＢＩＲ、エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大０．０５μｍのＳＦＱＲｍａｘをもち、かつ半導体ウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側で最大０．２μｍのエッジロールオフをもつことを特徴とする半導体ウェハ。
  13. 請求項１２記載の半導体ウェハにおいて、
    該半導体ウェハの表側は、エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大０．０３μｍのＳＦＱＲｍａｘをもつことを特徴とする半導体ウェハ。
  14. 半導体ウェハにおいて、
    該半導体ウェハの表側は、エッジ除外領域が２ｍｍでサイズ２×２ｍｍ２の測定窓において最大１６ｎｍのナノトポグラフィ（山対谷偏差 peak to valley）をもつことを特徴とする半導体ウェハ。
  15. ＳＯＩウェハにおいて、
    半導体層と支持ウェハが設けられており、
    該半導体層は１００ｎｍよりも薄い厚さを有しており、該半導体層の平均厚さからの相対標準偏差は、エッジ除外領域が２ｍｍで最大３％であることを特徴とするＳＯＩウェハ。
  16. 請求項１５記載のＳＯＩウェハにおいて、
    前記半導体層の平均厚さからの相対標準偏差はエッジ除外領域が２ｍｍで最大１％であることを特徴とするＳＯＩウェハ。
  17. 請求項１５または１６記載のＳＯＩウェハにおいて、
    最大０．１μｍのＧＢＩＲ、エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大５３ｎｍのＳＦＱＲｍａｘをもち、かつＳＯＩウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側で最大０．２５μｍのエッジロールオフをもつことを特徴とするＳＯＩウェハ。
  18. 請求項１７記載のＳＯＩウェハにおいて、
    エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大３３ｎｍのＳＦＱＲｍａｘをもつことを特徴とするＳＯＩウェハ。
  19. ＳＯＩウェハにおいて、
    半導体層と支持ウェハが設けられており、
    該半導体層は０．１μｍ〜８０μｍの範囲の厚さを有しており、該半導体層の平均厚さからの相対標準偏差はエッジ除外領域が２ｍｍで最大４％であることを特徴とするＳＯＩウェハ。
  20. 請求項１９記載のＳＯＩウェハにおいて、
    前記半導体層の平均厚さからの相対標準偏差はエッジ除外領域が２ｍｍで最大２％であることを特徴とするＳＯＩウェハ。
  21. 請求項１９または２０記載のＳＯＩウェハにおいて、
    最大０．１１μｍのＧＢＩＲ、エッジ除外領域が２ｍｍでサイズ２６×８ｍｍ２の測定窓においてパーシャルサイトを含み最大５５ｎｍのＳＦＱＲｍａｘをもち、かつＳＯＩウェハエッジから１ｍｍ〜３ｍｍ隔たった範囲内の測定において表側で最大０．３μｍのエッジロールオフをもつことを特徴とするＳＯＩウェハ。
  22. 請求項１５から２１のいずれか１項記載のＳＯＩウェハにおいて、
    該ＳＯＩウェハの表側は、エッジ除外領域が２ｍｍでサイズ２×２ｍｍ２の測定窓において最大１６ｎｍのナノトポグラフィ（山対谷偏差 peak to valley）をもつことを特徴とするＳＯＩウェハ。
  23. 半導体ウェハ（７）の平坦化装置において、
    半導体ウェハ（７）の特性を表すパラメータを位置に依存して測定する測定装置（１１）と、
    半導体ウェハ（７）のための保持装置とエッチング媒体を供給および排出するためのシステム（９）を備えた半導体ウェハ収容のためのエッチングチャンバ（６）と、
    該エッチングチャンバ（６）内に存在する半導体ウェハ（７）の一方の面を位置に依存する光強度で照射できるように配置されている制御可能な照射装置（１）と、
    前記測定装置（１１）により求められたパラメータの値を前記照射装置（１）の制御命令に換算して該命令を前記照射装置（１）へ転送する制御ユニット（１０）が設けられていることを特徴とする、
    半導体ウェハ（７）の平坦化装置。
  24. 請求項２３記載の装置において、
    前記測定装置（４）は、層厚を測定するためのエリプソメータ、干渉計または反射率計であり、または規定された理想平面からの高さの偏差を測定するための形状測定装置であることを特徴とする装置。
  25. 請求項２３または２４記載の装置において、
    前記照射装置（１）は投影装置であり、該投影装置は前記制御ユニット（１０）により計算されたグレーレベルマップの画像を投影するように構成されていることを特徴とする装置。
JP2005325171A 2004-11-11 2005-11-09 半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ Pending JP2006140484A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054566A DE102004054566B4 (de) 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit

Publications (1)

Publication Number Publication Date
JP2006140484A true JP2006140484A (ja) 2006-06-01

Family

ID=36241844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325171A Pending JP2006140484A (ja) 2004-11-11 2005-11-09 半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ

Country Status (7)

Country Link
US (1) US7407891B2 (ja)
JP (1) JP2006140484A (ja)
KR (1) KR100732690B1 (ja)
CN (1) CN100463118C (ja)
DE (1) DE102004054566B4 (ja)
FR (1) FR2878074A1 (ja)
TW (1) TWI329344B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP4863409B2 (ja) * 2006-05-11 2012-01-25 ジルトロニック アクチエンゲゼルシャフト エッチングによって半導体ウェハを処理するための方法および装置
JP2012248695A (ja) * 2011-05-27 2012-12-13 Tokyo Electron Ltd 基板反り除去装置、基板反り除去方法及び記憶媒体
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素（ＳｉＣ）基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP7383339B2 (ja) 2019-10-16 2023-11-20 株式会社ディスコ 被加工物の加工方法及び加工装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006023946A1 (de) * 2006-05-17 2007-11-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Reduktion einer Verformung eines Wafers
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
KR100774558B1 (ko) * 2006-11-10 2007-11-08 주식회사 실트론 나노토포그래피 측정방법
DE102007006151B4 (de) 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20090042390A1 (en) * 2007-08-09 2009-02-12 Sakae Koyata Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP4831216B2 (ja) * 2009-07-28 2011-12-07 株式会社Ｓｕｍｃｏ ウェーハ表面処理方法
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE102012207324A1 (de) * 2012-05-03 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Herstellen von mehreren optoelektronischen Bauelementen
FR2991099B1 (fr) 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9145332B2 (en) 2012-08-16 2015-09-29 Infineon Technologies Ag Etching apparatus and method
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
CN107258011A (zh) 2014-10-31 2017-10-17 维克精密表面处理有限责任公司 执行湿蚀刻工艺的系统和方法
CN104862702A (zh) * 2015-05-21 2015-08-26 中国科学院半导体研究所 偏[111]晶向锗单晶片位错显示用腐蚀液及腐蚀方法
CN107293475B (zh) * 2016-04-01 2021-01-01 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
KR101933008B1 (ko) * 2016-08-08 2018-12-27 에스케이실트론 주식회사 웨이퍼 평탄도 측정 시스템 및 이를 이용한 웨이퍼 평탄도 측정 방법
CN108231614A (zh) * 2016-12-14 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种检测离子注入之后晶圆表面残留电荷量的方法
WO2018160461A1 (en) 2017-03-03 2018-09-07 Veeco Precision Surface Processing Llc An apparatus and method for wafer thinning in advanced packaging applications
WO2019090122A1 (en) * 2017-11-03 2019-05-09 Tokyo Electron Limited Enhancement of yield of functional microelectronic devices
CN111261506A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 一种半导体器件光化学刻蚀方法及装置
DE102020125929A1 (de) * 2020-05-06 2021-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur nicht destruktiven überprüfung parasitärer ätzabscheidungen auf zellen
CN114754707B (zh) * 2022-04-18 2024-01-30 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种红外探测芯片的平整度检测方法及水平检测台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
JP2004281485A (ja) * 2003-03-13 2004-10-07 Dainippon Screen Mfg Co Ltd 基板加工装置および基板加工方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401367A (en) * 1980-11-03 1983-08-30 United Technologies Corporation Method for pattern masking objects and the products thereof
JPH0834198B2 (ja) 1990-11-28 1996-03-29 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
JPH1187978A (ja) * 1997-09-09 1999-03-30 Nitto Boseki Co Ltd 不燃性電波吸収体
IL122937A (en) * 1998-01-14 2003-05-29 Technion Res & Dev Foundation Process and apparatus for etching a semiconductor material
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP4677650B2 (ja) * 1999-10-08 2011-04-27 トヨタ自動車株式会社 車両用遊星歯車装置
JP4294816B2 (ja) 1999-11-11 2009-07-15 スピードファム株式会社 シリコンウエハの表面処理方法，無臭シリコンウエハ製造方法，シリコンウエハの酸化膜形成方法，酸化シリコンウエハ製造方法，酸素活性種雰囲気形成装置，及び平坦化処理システム
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP2003047750A (ja) * 2001-08-07 2003-02-18 Heiwa Corp 遊技球検出器の診断方法および装置ならびに遊技機
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
US20040018733A1 (en) * 2002-07-23 2004-01-29 Hak Baek Jae Method of planarizing a surface of a semiconductor wafer
US20040108297A1 (en) * 2002-09-18 2004-06-10 Memc Electronic Materials, Inc. Process for etching silicon wafers
JP2004128079A (ja) * 2002-09-30 2004-04-22 Speedfam Co Ltd Ｓｏｉウェハーのための多段局所ドライエッチング方法
US7433811B2 (en) * 2003-05-06 2008-10-07 The Regents Of The University Of California Direct patterning of silicon by photoelectrochemical etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
JP2004281485A (ja) * 2003-03-13 2004-10-07 Dainippon Screen Mfg Co Ltd 基板加工装置および基板加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863409B2 (ja) * 2006-05-11 2012-01-25 ジルトロニック アクチエンゲゼルシャフト エッチングによって半導体ウェハを処理するための方法および装置
JP2011142327A (ja) * 2006-11-22 2011-07-21 Siltronic Ag 前面および背面を有する半導体ウェハ
JP2012248695A (ja) * 2011-05-27 2012-12-13 Tokyo Electron Ltd 基板反り除去装置、基板反り除去方法及び記憶媒体
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素（ＳｉＣ）基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP7383339B2 (ja) 2019-10-16 2023-11-20 株式会社ディスコ 被加工物の加工方法及び加工装置

Also Published As

Publication number Publication date
US7407891B2 (en) 2008-08-05
US20060097355A1 (en) 2006-05-11
CN1773682A (zh) 2006-05-17
DE102004054566B4 (de) 2008-04-30
DE102004054566A1 (de) 2006-05-24
FR2878074A1 (fr) 2006-05-19
KR100732690B1 (ko) 2007-06-27
CN100463118C (zh) 2009-02-18
TW200623255A (en) 2006-07-01
KR20060052637A (ko) 2006-05-19
TWI329344B (en) 2010-08-21

Similar Documents

Publication Publication Date Title
JP2006140484A (ja) 半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ
JP4942547B2 (ja) 半導体ウェハを処理する方法および装置
US8137574B2 (en) Processing method of glass substrate, and highly flat and highly smooth glass substrate
US8563332B2 (en) Wafer reclamation method and wafer reclamation apparatus
JP4863409B2 (ja) エッチングによって半導体ウェハを処理するための方法および装置
US9316902B2 (en) Photomask-forming glass substrate and making method
JP3975321B2 (ja) フォトマスク用シリカガラス系基板及びフォトマスク用シリカガラス系基板の平坦化方法
US7081038B2 (en) Polishing method and apparatus
JP5044354B2 (ja) 表面平坦化方法
US20020019198A1 (en) Polishing method and apparatus, and device fabrication method
CN1305112C (zh) 半导体装置的制造方法
JP2002329690A (ja) 半導体ウェーハの製造方法
US20160168020A1 (en) Method of finishing pre-polished glass substrate surface
JP2006076816A (ja) ガラス基板表面の加工方法
JP2001044154A (ja) 半導体ウェーハの製造方法
JP2010153627A (ja) 裏面照射型固体撮像素子の製造方法
JP2006027936A (ja) ガラス基板の高平坦加工方法
JPH11186254A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090312

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228