CN100463118C - 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆 - Google Patents

校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆 Download PDF

Info

Publication number
CN100463118C
CN100463118C CNB2005101203930A CN200510120393A CN100463118C CN 100463118 C CN100463118 C CN 100463118C CN B2005101203930 A CNB2005101203930 A CN B2005101203930A CN 200510120393 A CN200510120393 A CN 200510120393A CN 100463118 C CN100463118 C CN 100463118C
Authority
CN
China
Prior art keywords
wafer
semiconductor crystal
crystal wafer
semiconductor
situation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101203930A
Other languages
English (en)
Other versions
CN1773682A (zh
Inventor
特蕾西娅·鲍尔
罗伯特·赫茨儿
安德烈亚斯·许贝尔
赖因霍尔德·瓦利希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1773682A publication Critical patent/CN1773682A/zh
Application granted granted Critical
Publication of CN100463118C publication Critical patent/CN100463118C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本发明涉及一种用于校平半导体晶圆的方法，包括下列步骤：a)描述该半导体晶圆特征的参数的与位置相关的测量，以便在该半导体晶圆的整个表面上确定该参数的与位置相关的值，b)在蚀刻介质作用及该整个表面同时照明的情况下，对该半导体晶圆的整个表面进行蚀刻处理，该蚀刻处理的材料—去除速率取决于该半导体晶圆表面的光强，并且以通过与位置相关的材料—去除速率降低了步骤a)中所测量的该参数的与位置相关的诸值之间的差异的方式、以与位置相关的方式预设该光强。本发明还涉及平坦度及纳米构形改善的半导体晶圆、具有改善的层厚均匀性的SOI晶圆及实施本发明方法的装置。

Description

校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆
本发明涉及用于通过材料局部不同的去除的蚀刻处理来校平半导体晶圆的方法及装置。本发明还涉及具有改善的平坦度与纳米构形的半导体晶圆，且涉及以此方法可制得的具有均质层厚的SOI晶圆。
半导体晶圆，特别是用于半导体业的单晶硅晶圆，应具有高的平坦度，尤其是考虑到生产集成电路的要求。公认的经验法则规定：半导体晶圆的SFQRmax值不应大于将在半导体晶圆上制造的元件的线宽。为了允许最大可能数目的电路集成，直到尽可能接近正面的边缘处都应该确保具有要求的平坦度；正面定义为其上将要制造元件的表面。这意味着可以以非常小的边缘排除量来执行平坦度的测量，并且不仅需要被描述为整个部位的部位满足指定的平坦度值，而且部分部位也应当满足指定的平坦度值。(整个部位(full site)是能在其上生产全部元件的所有表面单元，而部分部位(partial site)是晶圆边缘的表面单元，其上的空间不够全部元件的使用。
对于确定半导体晶圆的平坦度，SEMI标准M1—94对整体及局部平坦度予以区分。整体平坦度涉及整个晶圆表面减去边缘排除量，该边缘排除量即将界定。它由GBIR(“整体参考背面的理想平面/范围”＝半导体晶圆整个正面与参考背面的理想平面的正偏差及负偏差范围)来描述，其对应于之前惯用的术语TTV(“总厚度变化”)。局部平坦度涉及半导体晶圆上的有限的面积，其通常对应于在其上将要制造的元件的面积。其通常表示成SFQR(“部位正面参考最小平方/范围”＝对于限定尺寸的面积与正面的正偏差与负偏差的范围，其以误差平方极小化来界定)。可变SFQRmax代表界定的半导体晶圆上全部元件面积的最高SFQR值。在SFQR的情况下，通常需要指明所给出的值涉及的面积，例如26×8mm2(根据国际半导体技术发展指南)。
另一平坦度的参数通常称为纳米构形。这定义成在预定的表面单元，例如2×2mm2内的峰谷偏差。该纳米构形用测量设备，例如：ADE CR 83 SQM、ADE PhaseShift Nanomapper、或KLA Tencor SNT来测量。
半导体晶圆的边缘区域的平坦度主要受称为“边缘滚降(edge rolloff)”的影响。日本应用物理学报第38卷(1999)，38至39页的“ANew Method for the Precise Measurement of Wafer Roll off of SiliconPolished Wafer”介绍了如何测量“晶圆滚降”(＝边缘滚降)。该边缘滚降可能发生在半导体晶圆正面或背面。其对于位于晶圆边缘的面积单元的SFQR值有关键性的影响。边缘滚降是破坏性的，特别是在半导体晶圆，例如为了生产SOI晶圆，键合到另一个半导体晶圆的情况下，因为将要相互键合的晶圆表面的边缘滚降对晶圆边缘的键合品质有相当大的影响。
目前，用作生产微电子元件的衬底的半导体晶圆通常由下述传统加工顺序来制造：锯割、研磨和/或研磨加工、湿式化学蚀刻、除料(stock-removal)抛光及镜面抛光。已经发现：这种加工顺序无法确保持续减小的线宽所要求的平坦度。
欧洲专利EP 798766 A1中，使用PACE(等离子辅助化学蚀刻)工艺继之以热处理的气相蚀刻步骤插入传统加工顺序的除料抛光及镜面抛光之间，以改善半导体晶圆的平坦度。基于直径为200mm的硅晶圆的加工，证实了所介绍的加工循序使GBIR结果为0.2—0.3μm。该文献并未提供任何局部平坦度的数据。而且，并未说明用于平坦度测量的边缘排除量的尺寸。
欧洲专利EP 961314A1介绍了一种类似的方法。在锯割、研磨、PACE及镜面抛光之后，实现了最多为0.14μm的GBIR值及最多为0.07μm的SFQRmax值。
如欧洲专利EP 961314 A1中提出的该PACE工艺导致抛光的晶圆的粗糙度恶化，其可以通过紧接在该PACE前的疏水步骤来部分地减轻。PACE应在真空中实施，这在所需要的设备方面使工艺复杂化。而且，该半导体晶圆被用于蚀刻的气体的分解产物所污染，需要一个额外的清洁步骤，如欧洲专利EP 1100117 A2中所述的。而且，此工艺并非在整个表面上实施，而是仅扫描半导体晶圆。如此一方面非常费时，另一方面导致在扫描重迭区域中关于纳米构形的问题及导致关于从晶圆边缘一直到大约5厘米的距离的半导体晶圆外区中的平坦度(SFQRmax及边缘滚降)问题。一种可能的原因是，在半导体晶圆边缘增加的吸取及因此蚀刻介质的减少，因为操作是在真空中进行。在扫描期间所要求的重叠特别对重叠位置的纳米构形有负面效应。用于供应蚀刻介质的喷嘴直径越大，恶化变得更糟。然而，由于经济原因喷嘴直径不能随心所欲的小。
因此，现有技术中已知的方法无法满足线宽小于或等于65nm的元件的几何(学)要求，也就是说SFQRmax值最高为65nm。在上下文中，在半导体晶圆的边缘区域中发生最严重的问题，因为当前3mm(对于90nm的线宽)的边缘排除量对于将来的65nm或更小的线宽已减至2mm或1mm，并且在评估平坦度时，也考虑了部分部位。
在所谓的SOI晶圆的情况下出现一个附加的问题。这些半导体晶圆具有一个半导体层，该层位于基础晶圆或操作(handle)晶圆的表面上。半导体层的厚度变化是待加工元件的函数。通常，对所谓的“薄层”(厚度在100nm以下)和所谓的“厚层”(从100nm至约80μm)予以区分。该基础晶圆可完全由电绝缘材料(例如玻璃、石英、蓝宝石)组成，或例如可由半导体材料组成，优选为硅，并且仅通过电绝缘层与半导体层分离。例如，该电绝缘层可由氧化硅组成。
SOI晶圆对于微电子元件的制造相当重要。SOI晶圆的半导体层必须具有非常均匀的厚度，一直到最外面的边缘区域。尤其在半导体层厚度为100nm或更低的情况下，晶体管特性，例如阈值电压，在不均匀层厚的情况下变化非常大。具有薄及厚半导体层的SOI晶圆的绝对厚度公差取决于层厚。用于测量层厚的测量方法优选是光谱椭圆偏光法、反射测量法或干涉测量法。
而且，为了容许最大数目的电路的集成，所要求的层厚均匀性必须确保尽可能一直到正面边缘都要均匀。这也就意味着非常小的边缘排除量。
美国专利US6,306,730涉及用于制造SOI晶圆的标准工艺，其中氢离子注入到硅施主晶圆或顶晶圆的预定深度，该注入的施主晶圆键合到基础晶圆，且随后沿着注入的氢的层来分隔所述键合的晶圆。通过控制注入深度，假定层厚为130nm，在分隔之后，达到了0.47nm的层厚均匀度(与平均层厚的标准偏差)。然而，紧接在分隔后，硅层表面具有高的粗糙度。因此，必须在分隔后(及用于减薄硅层的任何进一步的步骤之后)实施化学机械抛光(CMP)步骤，并且该化学机械抛光步骤一方面减低了粗糙度，而另一方面也对层厚均匀度具有显著的负面影响，尤其是在晶圆的边缘。美国专利US6306730B2并未公开抛光的成品的层厚均匀度，也未说明分隔之后中间产品的边缘排除量。
用于SOI晶圆的再处理以改善层厚均匀度的方法也是众所周知的。这些通常是局部蚀刻法，其与扫描该SOI晶圆有关，在层厚较高处，通过蚀刻去除较多量的材料：根据美国专利US 2004/0063329A1，在干蚀刻工艺中，通过一个喷嘴来扫描该SOI晶圆的表面，该喷嘴用于局部供给气态蚀刻介质。欧洲专利EP 488642 A2及EP 511777 A1介绍了其中SOI晶圆的半导体层的整个表面曝露于蚀刻介质的方法。然而，必须通过来自一个光源的、利用扫描该表面的光学系统来聚焦的激光束或光束来局部活化该蚀刻介质(光化学蚀刻)。
其中必须扫描该半导体层的表面以便通过蚀刻达到材料的局部不同的去除的所有的方法非常耗时且因此很昂贵。而且，该扫描一方面在光源部分或喷嘴需要复杂的动作，或另一方面在SOI晶圆上也需要复杂的动作。
而且，出现层厚额外的不均匀现象，尤其是在晶圆的边缘区域中，，即距离该晶圆边缘5mm的区域中，以及其中在扫描期间发生重迭的区域中。根据欧洲专利EP 488642 A2，假定层厚为520nm，达到了10nm的层厚均匀度，而对边缘排除量并未详细叙述。根据欧洲专利EP 511777 A1，在层厚为108nm的情况下，达到了8nm的层厚均匀度，虽然仍未提及边缘排除量。
因此，纵使是复杂的方法，也未实现需要的层厚均匀度，特别是在SOI晶圆的边缘区域中。
因此，本发明是基于一个目的，即提供平坦度(特别是在边缘区域)及纳米构形均已改善的半导体晶圆，其适合于制造线宽为65nm或以下的元件。在上下文中，术语“半导体晶圆”也包含SOI晶圆。另一个目的是提供具有改善的层厚均匀度(特别是在边缘区域中)的SOI晶圆。
该目的是通过用于校平半导体晶圆的方法实现的，该方法包括下列步骤：
a)与位置相关的参数测量，该参数描述该半导体晶圆的特征，以便确定该半导体晶圆整个表面上该参数与位置相关的值，
b)在蚀刻介质作用及该整个表面同时照明的情况下，对该半导体晶圆的整个表面进行蚀刻处理，该蚀刻处理的材料去除速率取决于该半导体晶圆表面的光强度，并且以与位置相关的方式预设该光强，使得所述与位置相关的材料去除速率降低步骤a)中所测量的该参数的与位置相关的各值之间的差异。
本发明的主题是一种蚀刻半导体晶圆的方法。在该蚀刻法中，该半导体晶圆的表面(在SOI晶圆的情况下，为半导体层)，与现有技术不同，并不以点状或扫描方式来处理，而是在一个步骤中对整个表面进行处理。利用局部不同的材料去除率实现了进行修正所需的局部不同的蚀刻去除量，而局部不同的材料去除率是通过局部不同的光强来实现的。光强的局部分布是由先前量得的参数的局部值决定的。在步骤a)测量在根据本发明的方法中将被最优化的参数。该最终测量得到的值用于控制局部光强。
假如，举例来说，SOI晶圆的半导体层的厚度均匀性将被最优化，则应在步骤a)，测量与位置相关的层厚，及在步骤b)，以这种方式来控制局部光强，使得在层厚度厚的位置上获得高材料去除速率，而在层厚度薄的位置上获得低材料去除速率。
假如要最优化半导体晶圆的整体平坦度(GBIR)，则在步骤a)，确定晶圆正面与理想平面间的偏差，该理想平面是由晶圆背面限定的，且在步骤b)，以这种方式来控制局部光强，使得在局部高处获得高材料去除速率，而在局部凹陷的位置获得低材料去除速率。
假如，另一方面，要最优化半导体晶圆的局部平坦度(SFQR)，则在步骤a)，确定晶圆正面与理想平面的偏差，该理想平面参考一个特定测量视窗，例如尺寸为26×8mm2，且在步骤b)中，以这种方式来控制局部光强，使得在局部高处获得高材料去除速率，而在局部凹陷的位置获得低材料去除速率。
该半导体晶圆表面上每一点应蚀刻去除的量是以步骤a)中的测量为基准来确定。根据光强，蚀刻处理所需的时间及半导体晶圆表面上每一点所需的光强度都可由材料去除速率来计算，该材料去除速率是所使用的蚀刻介质对相应的半导体材料达到的去除速率。
本发明利用了这样的事实，即一些蚀刻反应的材料去除速率取决于半导体材料中的电荷载流子浓度，而其反过来可以受到辐射进来的光强的影响。以硅的例子为基础，以下会作更具体的介绍。然而，本发明还可以适用于其他半导体材料。
硅的蚀刻总是包括两阶段反应：在第一步骤，硅被氧化，在酸性蚀刻介质中被氧化成氧化硅(SIO2)或在碱性蚀刻介质中被氧化成SiO3 2-。在第二步骤，假若使用碱性蚀刻介质，通过氟化氢(HF)来去除该氧化硅，或假若使用碱性蚀刻介质，该SiO3 2-则溶解。假若选用适合组成物的蚀刻介质，则可以这种方式来控制该蚀刻反应，使得氧化步骤成为决定反应速率的步骤。假如使用酸性蚀刻介质，则这可以例如通过与氧化剂有关的超量氟化氢来实现。
本发明利用了通过辐射光可以影响化学势及硅或其他半导体材料中的电荷载流子浓度这一事实。结果氧化反应速率变得取决于光强度。因此，光强影响蚀刻速率。波长低于1100nm的光被硅所吸收，且形成电荷载流子对(电子及空穴)。吸收系数是高度依赖于光的波长。波长接近1100nm的光深深穿透进入硅；对具有更长波长的光来说硅是透明的。
吸收的频谱(光谱)相依性对选择实施本发明的合适的光源非常重要。举例来说，弧光灯以宽频谱及高强度著称，亦即它们可成功地用于照明整个半导体晶圆。适当的波长区域可利用合适的滤波器(高通、低通)来设定。然而，原则上可以使用在半导体晶圆的表面导致理想的电荷载流子浓度及导致电荷载流子浓度的理想深度轮廓的所有光源。举例来说，水银灯或钠蒸气灯、激光或LED也适合。
该蚀刻介质可为气体，也可为液体或可包含气体及液体成分的混合物。然而，应按照如下方式来选择：与所用光波长区域结合且作为半导体材料的函数，该蚀刻反应的材料去除速率充份地取决于光强。
因为在整个表面上以一个步骤(无需扫描)完成该处理，所以节省相当长的时间及成本。因为可以高精度选择与位置相关的光强的调整及位置分辨率(resolution)，因此可避免根据现有技术在扫描期间发生的重迭效应。
本方法具有下述优点：其具有一直到半导体晶圆边缘的局部修正作用，所以一直到晶圆边缘都获得了所要求的品质。尤其是在边缘排除量为2mm或更小时，可达到所要求的平坦度或层厚，包括部分部位。因为本发明的方法不需要真空，因此可避免现有技术中使用的吸取(suction)引起的半导体晶圆边缘处蚀刻介质的浓度变化。当紊流(turbulence)发生在半导体晶圆的某位置时，例如，边缘附近，该紊流在计算与位置相关的光强时可予以补偿。
本方法既适合于除去SOI晶圆的半导体层的不均匀度，又适合于除去半导体晶圆的不均匀性，包括边缘滚降。因此，已经用本发明的方法处理的半导体晶圆也极其适合于键合至其他半导体晶圆，因为键合的品质(尤其是在边缘)是受SFQR值及边缘滚降的影响。主要经济益处在于晶圆表面对于制造元件更高的可利用性。特别是SOI晶圆的情况，因为考虑到相当高的生产成本。
在SOI晶圆的情况下，根据本发明的方法通常仅在正面实施(亦即支承半导体层的表面)，而在不具有层结构的半导体晶圆的情况下，根据本发明的方法优选在正面上实施。如果也要减小背面上的边缘滚降，则该方法也必须在背面上实施。在此情况下，该方法可依序应用于正面及背面，或同时应用于两个表面。
优选在根据本发明的方法之后，不实施抛光以免再次降低平坦度。
在通过由施主晶圆转移一个半导体层到基础晶圆而制得的SOI晶圆的情况下，在该晶圆已结合且该层已自施主晶圆残余物分离之后实施该方法。在SOI晶圆的情况下，根据本发明的方法可与用于平滑该表面或提高键合力的一种或多种加热工艺结合，和/或与用于减薄半导体层的一种或多种氧化处理相结合。
一种用于校平半导体晶圆7的装置(如图1所图示)，包括
一实施与位置相关的参数的测量所用的测量装置11，该参数可描述该半导体晶圆7的特征，
—用以容纳半导体晶圆7的蚀刻室6，其包括：用于夹持该半导体晶圆7的夹持装置，及用于供应及排放蚀刻介质的系统9，
—可控制的照明装置1，该照明装置1是以适当的方式加以设置，使其可以与位置相关的光强照明位于蚀刻室6中的半导体晶圆7的一个面，及
—控制单元10，该控制单元10用于将测量装置11所确定的参数值转换成用于控制照明装置1的指令，并将所述指令传递至照明装置1，
该装置特别适于实施本发明的方法。
该可控制的照明装置1包括光源2，该光源具有一定的功率及波长，光学装置4，容许照明半导体晶圆7的整个表面，以及装置3，用于设定局部光强。蚀刻室6包括一个夹持装置(未示出)，其容纳该半导体晶圆、调整半导体晶圆的位置并且覆盖不被蚀刻的部分半导体晶圆，例如背面。
本发明的方法使得可以生产具有非常平坦的表面的半导体晶圆，以及可以生产具有优异的层厚均匀度的SOI晶圆。
因此，本发明还涉及一种半导体晶圆，该半导体晶圆的正面具有最多为0.09μm的GBIR，在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的最多为0.05μm的SFQRmax，以及在正面上的最多为0.2μm的边缘滚降，在距离半导体晶圆边缘1mm至3mm的区域内测得该值。
优选根据本发明的半导体晶圆通过在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的最多为0.03μm的SFQRmax而显得更加优异。
本发明还涉及一种半导体晶圆，该半导体晶圆的正面在边缘排除量为2mm的情况下在大小为2×2mm2的测量窗口内具有至多为16nm的纳米构形(峰至谷)。
根据本发明的非常平坦的半导体晶圆(特别是由单晶硅组成的)适合半导体业使用，尤其是适合于线宽为65nm或更小的电子元件的制造。它们还特别适合于用作制造键合的SOI晶圆的施主晶圆或基础晶圆，特别是因为即使在仅仅为2mm的非常小的边缘排除量的情况下也确保了包括边缘滚降的平坦度。
本发明还涉及SOI晶圆，包括一个半导体层及一个基础晶圆，该半导体层厚度小于100nm，并且在边缘排除量为2mm的情况下，与半导体层的平均厚度的相对标准偏差至多为3％。半导体层厚度的相对标准偏差在以下还称为层厚均匀度。
假定层厚至多为100nm，根据本发明的SOI晶圆优选通过在边缘排除量为2mm的情况下至多为1％的层厚均匀度而显得更加优异。
特别优选在施主晶圆及基础晶圆彼此键合在一起之前，首先将根据本发明的方法应用于这些晶圆，然后使具有半导体层的基础晶圆由施主晶圆的剩余部分分离，之后对以这种方式制造的SOI晶圆再施加一次本发明的方法，以便使半导体层的厚度均匀。以此方式制造的SOI晶圆，除上述的特性外，还具有下述特征：GBIR最多为0.1μm，且在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的SFQRmax最多为53nm，及正面上的边缘滚降最多为0.25μm，在距离半导体晶圆边缘1mm至3mm的区域内测得该值。
因为根据本发明的方法还可用于具有厚半导体层的SOI晶圆，因此本发明还涉及SOI晶圆，包含一个半导体层及一个基础晶圆，该半导体层的厚度范围自0.1μm至80μm，且在边缘排除量为2mm的情况下，与该半导体层平均厚度的相对标准偏差最多为4％。
根据本发明的具有厚半导体层的SOI晶圆优选通过在边缘排除量为2mm的情况下至多为2％的层厚均匀性而显得更加优异。
假如该SOI晶圆，如对于具有一个薄半导体层的SOI晶圆上面进行的介绍，是通过将根据本发明的方法用于施主晶圆及基础晶圆，然后再用于SOI晶圆这种优选的方式来制造的，则具有厚半导体层的SOI晶圆通过下面的特性来进一步区分：GBIR至多为0.11μm的，及在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的SFQRmax最多为55nm，且在正面上的边缘滚降最多为0.3μm，在距离SOI晶圆边缘1mm至3mm的区域内测得该值。
而且，根据本发明的具有厚或薄的半导体层的SOI晶圆优选在边缘排除量为2mm的情况下、在大小为2×2mm2的测量窗口内具有至多为16nm的纳米构形(峰至谷)，优选最多为8nm，并且特别优选最多为2nm。
图1图示了根据本发明用以校平半导体晶圆的装置的结构。
图2示出了根据现有技术制造的SOI晶圆的硅层的径向厚度轮廓。
图3示出已经被根据本发明的方法处理过的SOI晶圆的硅层的径向厚度轮廓。
参照附图，本发明的优选实施例说明如下：
本发明的方法可用于不具有层结构的所有半导体晶圆，该半导体晶圆优选包含选自由硅、锗、碳化硅、III/V化合物半导体及II/VI化合物半导体组成的组中的一种或多种物质。如果将要改善这种类型的半导体晶圆正面的平坦度，在该方法的步骤a)中测量的合适的参数是与定义的理想平面的高度偏差，如上所述。该高度偏差可利用一个传统几何测量单元来测定。
本发明的方法也可用于所有的SOI晶圆，该SOI晶圆的半导体层优选包含选自由硅、锗、碳化硅、III/V化合物半导体及II/VI化合物半导体组成的组中的一种或多种物质。如果将要改善半导体层的层厚均匀性，则于本发明方法的步骤a)中测量该层厚。该半导体层的厚度可以与位置相关的方式来测量，例如利用椭率计、干涉计或反射计。
通常，测量点的数目及位置视所期望的分辨率而定。测量点的最大可能数取决于测量传感器的大小。举例来说，在测量设备为ADE9500(用于直径为200mm的半导体晶圆)及ADE AFS(用于直径为300mm的半导体晶圆)的情况下，测量传感器的大小为2×2mm2。
然后，从测得的值计算出所需的局部光强。一种适合的方法以几何数据为基准如下所述，亦即用于优化GBIR或SFQR，但该方法也可经过适当修改后适用于纳米构形数据或半导体层(SOI晶圆的情况下)的层厚。
该几何(学)一测量单元使用大小为A×A(典型为4×4mm2或2×2mm2)的测量传感器来测量直径D的半导体晶圆的厚度t的完整映射。严格来说，厚度t是与半导体晶圆的背面界定的理想平面的高度偏差。此数据可作为未处理数据，由几何—测量单元传送至电脑。然后，假如笛卡尔座标系放置成通过半导体晶圆的中心，则厚度值t(x，y)存在于每一点x，y。在上下文中，x及y在测量窗口大小的栅格内变化，这意味着t(x，y)应当理解成在由x—A/2至x+A/2及y—A/2至y+A/2限定的整个方形的厚度平均值。该照明装置具有B×B像素的分辨率，例如1024×1024。借助于B×B大小的计算机-内部矩阵，将来自原始厚度矩阵的相应值分配给每一个矩阵单元M(a，b)：
M(a，b)＝t(|—D/2+a*D/B|，|—D/2+b*D/B|   (1)
在上面，||代表绝对量函数。因为该照明装置的分辨率通常大于原始厚度数据的分辨率，因此可使用该绝对量函数。反之，只需进行原始数据的几何平均。
按照这种变换，该数据被修匀。平均半径R作为控制参数存在。将环绕像素i、j半径为R的圆中的所有像素的平均值赋予坐标为i、j的像素。如果满足下述条件，则点x，y精确地存在于环绕i、j的圆圈内：
(i—x)*(i—x)+(j—y)*(j—y)≤R*R    (2)
由满足上述条件的所有M(x，y)的平均值计算出新值：
Msmooth(i，j)＝mean(M(x1，y1)，M(x2，y2)，M(x3，y3)，…M(xn，yn))   (3)
以原始坐标系为基础，R通常在0.1cm与2cm之间，且用作调谐参数。
然而，除了这种几何修匀外，还可以实施通常用于EDP的所有其他标准修匀法。
矩阵Msmooth的最大值MaxM及最小值MinM容许为半导体晶圆的照明生成灰度矩阵：
像素i，j的黑色分量(blackcomponent)＝
(Msmooth(i，j)—MinM)*(MaxM—MinM)*100％   (4)
像素i，j的透明分量(transparent component)＝
100％—(Msmooth(i，j)—MinM)*(MaxM—MinM)*100％   (5)
此算法特别将该半导体晶圆的薄区表示成透明的，所以这些区用高光强度照明。相反，最厚的区用黑色代表，因此不能被照明或只可用低光强照明。该计算适合于其中材料去除量随着光强度增加而减少的情况。相反的情况可用相似的方式来计算。
借助于适合的光学装置通过照明装置将计算出的灰度矩阵以清晰聚焦的方式投影在半导体表面上，并因此将其用于步骤b)以控制局部光强。
所使用的光源2例如可以是卤素灯，其发射光的波长为200nm至1000nm，从而从1至100mW/cm2的辐照强度冲击在将被照明的半导体晶圆的那个表面上。在这种情况下，该波长范围可通过一个或多个固定滤光器变窄，并且适应待加工的半导体材料。
该光学装置4优选如此设计，使半导体晶圆7的待处理表面在整个表面上被尽可能均匀地照明，即：如果光源与半导体晶圆之间没有滤光器3，则优选波动小于±10％。或者，在用于计算灰度的算法中可以考虑由光源或光学装置引起的照明不均匀性，并且以这种方式来进行补偿。
在本发明的一个实施例中，半导体晶圆的测量结果用于生产滤光器3，该滤光器精确地配合此半导体晶圆(图2)，并用于此半导体晶圆的照明。在其中将要通过蚀刻除去特别大量的材料的区域，该滤光器在所用波长的范围内必须具有特别高或特别低的光透明度，这取决于所用的蚀刻介质及待蚀刻的半导体材料的结合是否意味着随光强度增高，蚀刻反应中的材料去除率提高或减小。滤光器的灰度可用如上所述的算法来计算。
滤光器本身可用各种方式来制造，例如通过利用印刷工艺制造滤光薄膜或通过利用具有可以单独激励的大量LCD元件的LCD滤光器。然而，原则上，允许0至100％的透射及允许适合的局部分辨率的所有类型的滤光器都是适合的。该滤光器3以适当方式设置在光源2及半导体晶圆7之间、设置在照明装置1中，用于照明该半导体晶圆7，这种方式使得该滤光器3精确地成像在该半导体晶圆7上。
作为具有局部不同的光透射的滤光器的可选方案，还可用具有局部不同反射率的相应制造的镜子。
在每种情况下只能供一个半导体晶圆用的滤光器或镜子生产起来非常昂贵。由于这个原因，特别优选本发明下面的实施例：借助于控制单元10(优选计算机)、由步骤a)测得的参数的与位置相关的值来计算灰度图。上述的算法可用于此目的。步骤b)中半导体晶圆7的照明通过投影装置实施，该投影装置将这个灰度图的影像投射在半导体晶圆7的表面上。因此在这种情况下，该照明装置1为可将灰度图的影像直接投射在半导体晶圆上而不需使用固定滤光器或镜子的投影装置。该投影装置优选根据数据或影像投影机(“(beamer)”)的原则操作。在这种情况下，来自投影灯2的光或者通过可控制的透明LCD单元3或者借助可控制的镜片(在几cm2面积的小片上的几十万个精微小镜子的矩阵)来转向。这种类型的投影装置，如目前可以购买得到的，例如可以将光的透射控制在0至100％的范围内且分辨率为1024×768像素。这导致待处理的直径为300mm的半导体晶圆表面上的密度约为6.5点/mm2。
控制单元10可控制该装置的其他功能及该照明装置1，例如：借助机器人完成的半导体晶圆的装载及卸载，或蚀刻处理的参数，例如：温度、蚀刻处理的持续时间及蚀刻介质的流速。
蚀刻处理可用液体或气体蚀刻介质来完成。还可以使用液体及气体物质的混合物。
举例来说，含水蚀刻混合物可用作硅的液体蚀刻介质。可使用的酸性蚀刻介质包括水溶液，该水溶液包含氢氟酸(HF)及氧化剂，例如硝酸(HNO3)、臭氧(O3)或过氧化氢(H2O2)。在使用酸性蚀刻介质时，为了确保均匀润湿，优选添加降低蚀刻介质的表面张力的物质，例如表面活性剂或醋酸。可使用的碱性蚀刻介质包括水溶液，该水溶液包括氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化四甲铵(N(CH3)4OH，TMAH)、氢氧化铵(NH4OH)或氟化铵(NH4F)中的一种或多种物质。另外，该碱性蚀刻溶液可以包含进一步的添加剂，例如过氧化氢(H2O2)。优选的碱性蚀刻介质是水溶液，该水溶液包括过氧化氢以及氢氧化铵和氢氧化四甲铵这两种中的至少一种物质。
举例来说，在60秒内在没有额外的照明的情况下利用对100定向的掺硼的硅晶圆进行蚀刻处理的水溶液获得了下述材料去除量，该硅晶圆的电阻率为1至50Ωcm。
·TMAH 2.5％，室温：材料去除6—12nm
·TMAH/H2O2/H2O21：1：5，85℃：材料去除2nm
·NH4OH/H2O2/H2O1：1：5，85℃：材料去除0.5nm
·HF1％，O320ppm，室温：1—2nm
气体蚀刻介质优选包括氟化氢(HF)及氧化剂，例如氧化氮或臭氧(O3)。气体蚀刻介质可用惰性气体或水蒸气加以稀释。气体蚀刻介质的优点为：半导体晶圆在蚀刻处理之后不需烘干，且蚀刻反应可迅速终止。
举例来说，含有臭氧的气流在室温下可通过含水的氢氟酸溶液(浓度为60％)，并且已经用氟化氢加以浓化的该气流可用作蚀刻介质。在这种情况下，例如通过臭氧浓度及通过氢氟酸溶液的流速可以控制材料去除率。例如，如果臭氧是由氧通过照明制造的，则可以通过关掉光源而非常迅速地终止蚀刻反应。
优选根据对成品半导体晶圆的需求来选择蚀刻介质：含水蚀刻介质通常导致表面更粗糙，而这可通过适当的添加剂(例如磷酸，H3PO4)或通过非常低的水含量来减低。具有各向同性作用的蚀刻介质与具有各向异性作用的蚀刻介质相比，前者使得表面较不粗糙。气体蚀刻介质倾向导致表面较不粗糙或甚至于导致表面的平滑化，特别是如果气体蚀刻介质除氟化氢(HF)外还含有氯化氢(HCl)的话。然而，还可以选择具有较高粗糙度的蚀刻介质，并且在蚀刻处理后实施高温步骤以对该表面进行平滑化。
对于所有的蚀刻介质，优选以这种方式选择温度及浓度作为半导体材料及所需材料去除量的函数，以使得达到合适的材料去除率。
用于蚀刻处理的蚀刻室6可容纳无论是水平置放还是垂直站立的半导体晶圆7。照明5可直接作用在半导体晶圆7上或者可以通过透明窗。为达到均匀的材料蚀刻去除量(除局部不同光强之外)，该蚀刻介质或半导体晶圆7可移动。举例来说，可旋转该半导体晶圆7，但这必须同时通过照明装置1来补偿，例如通过同时旋转滤光器3。然而，优选不移动半导体晶圆7。而且，可以利用加热或冷却来使温度均匀化。系统9供应蚀刻介质，以所需的量、计量及质量(如果被适当地过滤)交付蚀刻介质，该系统9连接至蚀刻室6。在这种情形下，可由控制单元10控制该蚀刻处理。通过用于测量待优化参数的集成测量系统可以现场测量材料去除的量，在这种情况下，当前测量数据可立即传输至控制单元10并加以处理。
在本发明的另一优选实施例中，假定在半导体晶圆边缘导致材料去除量波动的蚀刻介质的流动不均匀性通过局部光强的相应校正来予以补偿。
在本发明的另一个优选实施例中，在附加步骤c)中，在无照明或同时照明整个表面的情况下实施半导体晶圆整个表面的蚀刻处理，在这种情况下，光强在半导体晶圆的整个表面上是恒定的，从而达到材料的恒定的、与位置相关的去除。如果需要的话，该步骤将半导体晶圆或SOI晶圆的半导体层减薄至理想的目标厚度。在这种两阶段工艺的情况下，当计算局部不同光强时，只考虑测量得到的参数不均匀度。在步骤b)中的均匀化之后，在步骤c)中半导体晶圆或半导体层减低至所欲的厚度。
然而，均匀化与薄化的结合也可以作为单阶段工艺来实施。在这种情况下，在计算局部不同光强时，要考虑需要移除的以达到理想最终厚度的材料的总量。
例子
例1
对通过将硅层由施主晶圆转移至基础晶圆制造的直径为200mm的SOI晶圆进行处理。晶圆厚度为730μm，氧化硅层的厚度为140nm，并且位于氧化硅层上的硅层的目标厚度为50nm。
步骤a)中，用干涉计以与位置相关的方式精确测量硅层厚度。具有4000测量点且边缘排除量为1mm的该测量给出了平均层厚为58.3nm、标准偏差为2.9nm、且最大及最小层厚间的差值为9.4nm。图2示出沿着直径的厚度轮廓，即半导体层的厚度tSOI，以nm为测量单位，作为径向位置r的函数：以mm为测量单位。厚度量得的值储存在计算机中且转变成灰度对比度滤光器。在这种情况下，具有较大层厚的位置在滤光器中光透明度较低，从而在这些位置上产生较低亮度，并因此达到较高的材料去除率，反之亦然。
然后，在步骤b)中，SOI晶圆在蚀刻室中与一种液体蚀刻介质接触，该介质由HF、HNO3及H2O组成。在这种情况下，该SOI晶圆被全部照明，即材料去除率非常低。用蚀刻介质润湿硅层的整个表面后，辐照SOI晶圆的整个表面，但是因为先前制造的滤光器，因此是以局部不同的光强进行照射。所用波长范围为250至400nm，晶圆上的光强在约5至100mW/cm2间局部变化，视滤光作用而定。该蚀刻处理在室温下持续4分钟，并因此该蚀刻率为2.1nm/min。然后在蚀刻室内立即用去离子水清洗该SOI晶圆，以便快速停止蚀刻工艺。之后，该SOI晶圆从蚀刻室移出，并且根据现有技术来烘干。
然后，利用与蚀刻处理前使用的相同的厚度测量法再次测量硅层的与位置相关的厚度。现在的平均层厚为50.2nm，标准偏差为0.8nm且最大及最小层厚间的差值为2.9nm。沿直径的厚度剖面，图3清楚地示出硅层的校平。
例2
步骤a)中，在边缘排除量为1mm的情况下测量由柴克拉斯基法拉晶、掺硼(1至10Ωcm)单晶制成的且经过除料抛光的6个直径为300mm的硅晶圆的局部平坦度。使用测量设备ADE 9900 E+，且表面单元大小为26×8mm2。表1示出包括部分部位的SFQRmax测量值。
来自ADE测量的未处理数据(个别测量值)储存在计算机中，且转入灰度对比滤光器内，并且为每一个硅晶圆制造一个相应的滤光器。然后，将硅晶圆个别地引入到蚀刻室，如例1所述，并且为了校平的目的，用相关联的滤光器在一侧进行蚀刻处理。所用蚀刻介质为1％HF及20ppmO3的水溶液。室温下，处理硅晶圆约10分钟，且局部光强在从约5至50mW/cm2的范围内变化。
蚀刻处理结束后，以与例1中相同的方式进一步处理每一个硅晶圆，并且再次测量局部平坦度。表1示出通过根据本发明的蚀刻处理显著地降低了SFQRmax值(以纳米为单位)。
表1
 
晶圆编号 1 2 3 4 5 6
SFQR<sub>max</sub>前 101 103 96 105 101 104
SFQR<sub>max</sub>后 49 43 47 48 46 46

Claims (25)

1、一种用于校平半导体晶圆的方法，包括下列步骤：
a)描述该半导体晶圆的特征的参数的与位置相关的测量，以便在该半导体晶圆的整个表面上确定这个参数的与位置相关的值，
b)在蚀刻介质作用及该整个表面同时照明的情况下，对该半导体晶圆的整个表面进行蚀刻处理，该蚀刻处理的材料去除速率取决于该半导体晶圆表面的光强，并且以与位置相关的方式预设该光强，使得所述与位置相关的材料去除速率降低步骤a)中所测量的该参数的与位置相关的各值之间的差异。
2、如权利要求1所述的方法，其中在步骤b)中减小该半导体晶圆的厚度。
3、如权利要求1或2所述的方法，其中半导体晶圆(7)的照明受到光源(2)及设置在该光源(2)和该半导体晶圆(7)之间的滤光器(3)的影响，该滤光器(3)具有与位置相关的光透射，该光透射与该参数的与位置相关的值具有界定的关系。
4、如权利要求1或2所述的方法，其中借助计算机由步骤a)中所测得的该参数的所述与位置相关的值计算出灰度图，且步骤b)中该半导体晶圆的照明受一个投射装置的影响，该投射装置将该灰度图的影像投射在该半导体晶圆的表面上。
5、如权利要求1或2所述的方法，其中在附加的步骤c)中，在同时照明的情况下实施该半导体晶圆整个表面的蚀刻处理，该半导体晶圆整个表面上的光强为常数或为零，从而达到材料的恒定不变的、与位置相关的去除。
6、如权利要求1或2所述的方法，其中借助气体或液体蚀刻介质或气体与液体蚀刻介质的混合物来进行所述蚀刻处理。
7、如权利要求1或2所述的方法，其中该半导体晶圆含有选自硅、锗、碳化硅、III/V化合物半导体及II/VI化合物半导体组成的组中的一种或多种物质。
8、如权利要求7所述的方法，其中该参数是偏离界定理想平面的高度偏差。
9、如权利要求1或2所述的方法，其中该半导体晶圆是一个SOI晶圆，该SOI晶圆包括电绝缘基底上的半导体层。
10、如权利要求9所述的方法，其中该半导体层含有选自硅、锗、碳化硅、III/V化合物半导体及II/VI化合物半导体组成的组中的一种或多种物质。
11、如权利要求9所述的方法，其中该参数是该半导体层的厚度。
12、一种根据权利要求1所述的方法得到的半导体晶圆，其正面具有至多为0.09μm的GBIR，在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的最多为0.05μm的SFQRmax，以及在距离该半导体晶圆的边缘1mm至3mm的区域内测得的、该正面上的至多为0.2μm的边缘滚降。
13、如权利要求12所述的半导体晶圆，其正面在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内具有最多为0.03μm的SFQRmax。
14、一种根据权利要求1所述的方法得到的半导体晶圆，其正面在边缘排除量为2mm的情况下，在大小为2×2mm2的测量窗口内具有至多为16nm的纳米构形，所述纳米构形被定义为在预定的表面单元内的峰谷偏差。
15、一种根据权利要求1所述的方法得到的SOI晶圆，包括一个半导体层及一个基础晶圆，该半导体层的厚度小于100nm，并且在边缘排除量为2mm的情况下，相对于该半导体层的平均厚度的相对标准偏差至多为3％。
16、如权利要求15所述的SOI晶圆，其中在边缘排除量为2mm的情况下，相对于该半导体层的平均厚度的相对标准偏差至多为1％。
17、如权利要求15或16所述的SOI晶圆，该SOI晶圆具有至多为0.1μm的GBIR，在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的最多为53nm的SFQRmax，以及在距离该SOI晶圆的边缘1mm至3mm的区域内测得的、该正面上的至多为0.25μm的边缘滚降。
18、如权利要求17所述的SOI晶圆，该SOI晶圆在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内具有最多为33nm的SFQRmax。
19、一种根据权利要求1所述的方法得到的SOI晶圆，包括一个半导体层及一个基础晶圆，该半导体层的厚度介于0.1μm至80μm，并且在边缘排除量为2mm的情况下，相对于该半导体层的平均厚度的相对标准偏差至多为4％。
20、如权利要求19所述的SOI晶圆，其中在边缘排除量为2mm的情况下，相对于该半导体层的平均厚度的相对标准偏差至多为2％。
21、如权利要求19或20所述的SOI晶圆，该SOI晶圆具有至多为0.11μm的GBIR，在边缘排除量为2mm的情况下，在包括部分部位的大小为26×8mm2的测量窗口内的最多为55nm的SFQRmax，以及在距离该SOI晶圆的边缘1mm至3mm的区域内测得的、该正面上的至多为0.3μm的边缘滚降。
22、如权利要求15至21中的一项所述的SOI晶圆，其中其正面在边缘排除量为2mm的情况下，在大小为2×2mm2的测量窗口内具有至多为16nm的纳米构形，所述纳米构形被定义为在预定的表面单元内的峰谷偏差。
23、一种用于校平半导体晶圆(7)的装置，该装置包括：
—用于参数的与位置相关的测量的测量装置(11)，该参数描述该半导体晶圆(7)的特征，
—用于容纳该半导体晶圆(7)的蚀刻室(6)，包括：用于夹持该半导体晶圆(7)的夹持装置，及用于供应及排放蚀刻介质的系统(9)，
—可控制的照明装置(1)，该照明装置(1)包括光源(2)、容许照明该半导体晶圆(7)的整个表面的光学装置(4)、以及用于设定局部光强的装置(3)，从而其可用与位置相关的光强照射位于该蚀刻室(6)内的该半导体晶圆(7)的一个面，及
—控制单元(10)，该控制单元(10)用于将该测量装置(11)所确定的参数值转换成控制该照明装置(1)的指令，并将所述指令传递至该照明装置(1)。
24、如权利要求23所述的装置，其中该测量装置(11)是用于测量层厚的椭率计、干涉计或反射计或用于测量与界定理想平面的高度偏差的几何学-测量单元。
25、如权利要求23或24所述的装置，其中该照明装置(1)是适于投影由该控制单元(10)计算出的灰度图的影像的投影装置。
CNB2005101203930A 2004-11-11 2005-11-11 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆 Expired - Fee Related CN100463118C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004054566.9 2004-11-11
DE102004054566A DE102004054566B4 (de) 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit

Publications (2)

Publication Number Publication Date
CN1773682A CN1773682A (zh) 2006-05-17
CN100463118C true CN100463118C (zh) 2009-02-18

Family

ID=36241844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101203930A Expired - Fee Related CN100463118C (zh) 2004-11-11 2005-11-11 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆

Country Status (7)

Country Link
US (1) US7407891B2 (zh)
JP (1) JP2006140484A (zh)
KR (1) KR100732690B1 (zh)
CN (1) CN100463118C (zh)
DE (1) DE102004054566B4 (zh)
FR (1) FR2878074A1 (zh)
TW (1) TWI329344B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006022093B4 (de) * 2006-05-11 2010-04-08 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen
DE102006023946A1 (de) * 2006-05-17 2007-11-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Reduktion einer Verformung eines Wafers
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
KR100774558B1 (ko) * 2006-11-10 2007-11-08 주식회사 실트론 나노토포그래피 측정방법
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102007006151B4 (de) 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20090042390A1 (en) * 2007-08-09 2009-02-12 Sakae Koyata Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP4831216B2 (ja) * 2009-07-28 2011-12-07 株式会社Ｓｕｍｃｏ ウェーハ表面処理方法
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
DE102012207324A1 (de) 2012-05-03 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Herstellen von mehreren optoelektronischen Bauelementen
FR2991099B1 (fr) * 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9145332B2 (en) * 2012-08-16 2015-09-29 Infineon Technologies Ag Etching apparatus and method
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
US10026660B2 (en) 2014-10-31 2018-07-17 Veeco Precision Surface Processing Llc Method of etching the back of a wafer to expose TSVs
CN104862702A (zh) * 2015-05-21 2015-08-26 中国科学院半导体研究所 偏[111]晶向锗单晶片位错显示用腐蚀液及腐蚀方法
CN107293475B (zh) * 2016-04-01 2021-01-01 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
JP6821948B2 (ja) * 2016-05-23 2021-01-27 株式会社豊田中央研究所 炭化ケイ素（ＳｉＣ）基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
KR101933008B1 (ko) * 2016-08-08 2018-12-27 에스케이실트론 주식회사 웨이퍼 평탄도 측정 시스템 및 이를 이용한 웨이퍼 평탄도 측정 방법
CN108231614A (zh) * 2016-12-14 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种检测离子注入之后晶圆表面残留电荷量的方法
EP3590128A1 (en) 2017-03-03 2020-01-08 Veeco Precision Surface Processing LLC An apparatus and method for wafer thinning in advanced packaging applications
US11346882B2 (en) * 2017-11-03 2022-05-31 Tokyo Electron Limited Enhancement of yield of functional microelectronic devices
CN111261506A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 一种半导体器件光化学刻蚀方法及装置
JP7383339B2 (ja) * 2019-10-16 2023-11-20 株式会社ディスコ 被加工物の加工方法及び加工装置
DE102020125929A1 (de) * 2020-05-06 2021-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur nicht destruktiven überprüfung parasitärer ätzabscheidungen auf zellen
CN114754707B (zh) * 2022-04-18 2024-01-30 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种红外探测芯片的平整度检测方法及水平检测台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US6521118B1 (en) * 1998-01-14 2003-02-18 Technion Research And Development Foundation Semiconductor etching process and apparatus
CN1490848A (zh) * 2002-07-23 2004-04-21 ��һ��Բ���죨�������ǣ��ɷ����޹� 一种平整半导体晶片表面的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401367A (en) * 1980-11-03 1983-08-30 United Technologies Corporation Method for pattern masking objects and the products thereof
JPH0834198B2 (ja) 1990-11-28 1996-03-29 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
JPH1187978A (ja) * 1997-09-09 1999-03-30 Nitto Boseki Co Ltd 不燃性電波吸収体
DE19823904A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP4677650B2 (ja) * 1999-10-08 2011-04-27 トヨタ自動車株式会社 車両用遊星歯車装置
JP4294816B2 (ja) 1999-11-11 2009-07-15 スピードファム株式会社 シリコンウエハの表面処理方法，無臭シリコンウエハ製造方法，シリコンウエハの酸化膜形成方法，酸化シリコンウエハ製造方法，酸素活性種雰囲気形成装置，及び平坦化処理システム
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP2003047750A (ja) * 2001-08-07 2003-02-18 Heiwa Corp 遊技球検出器の診断方法および装置ならびに遊技機
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers
JP2004128079A (ja) 2002-09-30 2004-04-22 Speedfam Co Ltd Ｓｏｉウェハーのための多段局所ドライエッチング方法
JP2004281485A (ja) * 2003-03-13 2004-10-07 Dainippon Screen Mfg Co Ltd 基板加工装置および基板加工方法
US7433811B2 (en) * 2003-05-06 2008-10-07 The Regents Of The University Of California Direct patterning of silicon by photoelectrochemical etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US6521118B1 (en) * 1998-01-14 2003-02-18 Technion Research And Development Foundation Semiconductor etching process and apparatus
CN1490848A (zh) * 2002-07-23 2004-04-21 ��һ��Բ���죨�������ǣ��ɷ����޹� 一种平整半导体晶片表面的方法

Also Published As

Publication number Publication date
KR20060052637A (ko) 2006-05-19
TWI329344B (en) 2010-08-21
CN1773682A (zh) 2006-05-17
US7407891B2 (en) 2008-08-05
DE102004054566A1 (de) 2006-05-24
TW200623255A (en) 2006-07-01
US20060097355A1 (en) 2006-05-11
JP2006140484A (ja) 2006-06-01
FR2878074A1 (fr) 2006-05-19
DE102004054566B4 (de) 2008-04-30
KR100732690B1 (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
CN100463118C (zh) 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆
JP4942547B2 (ja) 半導体ウェハを処理する方法および装置
US8497210B2 (en) Shallow trench isolation chemical mechanical planarization
US7815812B2 (en) Method for controlling a process for fabricating integrated devices
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
US8563332B2 (en) Wafer reclamation method and wafer reclamation apparatus
Fang et al. An efficient approach for atomic-scale polishing of single-crystal silicon via plasma-based atom-selective etching
CN105531811A (zh) 衬底背面纹理
US7279657B2 (en) Scanned rapid thermal processing with feed forward control
JP4863409B2 (ja) エッチングによって半導体ウェハを処理するための方法および装置
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
JPH08216016A (ja) 半導体ウェーハの研磨方法および研磨装置
JP2009094345A (ja) 表面平坦化方法
US20070269908A1 (en) Method for in-line controlling hybrid chemical mechanical polishing process
JP2002329690A (ja) 半導体ウェーハの製造方法
JP2001044154A (ja) 半導体ウェーハの製造方法
US7833908B2 (en) Slurry composition for chemical-mechanical polishing capable of compensating nanotopography effect and method for planarizing surface of semiconductor device using the same
KR20180092966A (ko) 연마방법
US10978321B2 (en) Method and system for processing patterned structures
US20160168020A1 (en) Method of finishing pre-polished glass substrate surface
JP2007149923A (ja) 半導体ウェーハの平坦化加工方法
JP2006076816A (ja) ガラス基板表面の加工方法
JP2010153627A (ja) 裏面照射型固体撮像素子の製造方法
CN116631855A (zh) 用于产生外延晶片的系统和方法
Yanagisawa et al. Nano-topography removal employing numerically controlled local dry etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20111111