CN1490848A - 一种平整半导体晶片表面的方法 - Google Patents
一种平整半导体晶片表面的方法 Download PDFInfo
- Publication number
- CN1490848A CN1490848A CNA031502679A CN03150267A CN1490848A CN 1490848 A CN1490848 A CN 1490848A CN A031502679 A CNA031502679 A CN A031502679A CN 03150267 A CN03150267 A CN 03150267A CN 1490848 A CN1490848 A CN 1490848A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- etching
- layer
- etchant
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000013078 crystal Substances 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000001788 irregular Effects 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000003989 dielectric material Substances 0.000 claims abstract description 5
- 239000004642 Polyimide Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 229920001721 polyimide Polymers 0.000 claims abstract description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000009969 flowable effect Effects 0.000 claims description 2
- 238000012876 topography Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- 239000007788 liquid Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种平整半导体晶片的方法，包括首先在不规则晶片表面涂敷一层光刻胶，以平坦地涂敷在晶片的不理想外形上，以便提供基本上平坦的光刻胶层顶面，其次，以基本上相同的速率蚀刻光刻胶和介质层。光刻胶的可流动性确保光刻胶均匀遍布在不规则表面上，以获得基本上平坦的顶面。较佳地还可以进一步蚀刻介质层直到该层的厚度合乎后续制造的需要。在一个实施例中，蚀刻剂可以包括氧化物、多晶硅、金属、光刻胶以及聚酰亚胺蚀刻剂的任意一种或它们的组合。可以使用氧化物蚀刻剂蚀刻介质材料，同时可以使用多晶硅和金属蚀刻剂蚀刻由导电结构或材料组成的层。
Description
技术领域
本发明涉及由于底面使平整度不规则的半导体晶片表面的平面化方法，具体涉及使用光刻法充分平整晶片不规则表面的方法。
背景技术
随着VLSI器件尺寸的减小，电路复杂性和互连数目增加，导致器件上的表元和周边区域之间的拓扑差异具有更低的容差。在这些工艺要求晶片表面平坦时，这种拓扑差异还使图案形成、光刻和蚀刻工艺容易受误差和故障的影响，或者使质量控制难以进行。
在晶片的每层上蚀刻电路图案导致层表面变为高低台阶。在这个图案形成层顶上的后续层的层叠产生不规则的顶面，由此由于底层的高台阶而出现突起，由于底层的低台阶而出现凹陷。
由所有底层累积的不平坦也引起顶面的不平坦。因此，随着互连底层数目的增加，必须准确地遵从每个平面的平坦度，以使最上面的平面是平坦的。
目前已经提出多种方法来平整表面，最普遍的方法是化学机械抛光(CMP)。但是，众所周知，CMP工艺不能提供一致的表面平坦度，该平坦度可能根据互连结构的底密度而变化。为了克服这种基底拓扑效应的影响，通常敷设更厚的介质层，因此在给定厚度的半导体设备中可能使总层数减少。
此外，用于CMP工艺中使用的化学溶解和机械研磨的结合还可能导致擦伤、浸蚀和残渣。由于抛光的晶片数目增加时CMP抛光率的系统改变而引起的介质厚度中晶片对晶片的严重变化也是一个问题。因此，在整个抛光工序中必须严密地监控CMP工艺，并为每一个待制造的新器件调整CMP工艺。由于在每一批晶片处理之后需要重校准制造设备，因此增加了生产成本和损失时间。
通常，使用光刻法将半导体晶片层蚀刻为图案。光刻胶是一种光敏材料，最初为液体或可溶解的形式，也就是具有高度流动性。一旦暴露于光(或光谱的具体波长)，感光液体聚合并变得不可溶。根据电路图案，光可以直接聚合顶层的电路图案上的光刻胶。然后使用蚀刻剂蚀刻该层露出的部分。之后光刻胶层可以溶解。
在下述现有技术中公开了用光刻法实现平面化的尝试。
Agere Systems的美国专利6,280,644(发明人为Martin等)公开了一种平整半导体晶片的不规则表面的方法，包括在不规则表面的凹陷区域上和突出区域上涂敷光刻胶，以及使用光刻从不规则表面的突出区域有选择地除去部分光刻胶的步骤。然后蚀刻光刻胶，部分地蚀刻到不规则表面的突出区域。
通常，该现有技术工艺包括在表现出底层互连结构地形效应的介质层上涂敷光刻胶。然后在光刻工序中用光源处理涂敷的光刻胶。该方法，包括CMP，并不能通过单独蚀刻光刻胶和介质层实现平面化，并且需要将蚀刻的不规则表面抛光为平坦。
Lucent Technologies的美国专利6,010,828(发明人为Lippitt)公开了一种平整半导体晶片的不规则表面上的诸如光刻胶的感光材料的方法。该方法包括，首先将辐射穿过第一玻璃介质和第二流体介质(例如水和气体)，其中玻璃介质与流体介质接触。然后，来自流体介质的辐射穿到与第二介质接触的感光材料上，以露出感光材料。
第一和第二介质和感光材料具有辐射吸收系数，这样辐射基本上终止在感光材料的平面内。然后，将露出的感光材料蚀刻为平面。第一和第二介质可以具有相同或不同的折射率，以允许辐射过程中发生最小量折射，从而促进感光材料的均匀曝光，以使光刻胶可以被蚀刻为平面。
发明内容
本发明试图用光刻方法有效地平整半导体晶片表面，不需要如现有技术中所需的CMP修整。
该工艺不需要为了将光刻胶蚀刻为平面，对具有折射系数的介质进行光刻设置以实现平坦曝光。
具体地说，该工艺试图提供一种以基本上相同的速率蚀刻光刻胶和介质层以获得平坦的晶片表面的蚀刻工艺。
作为一个普通实施例，本发明公开了一种平整半导体晶片的不规则表面的方法，其中，首先在不规则的晶片表面上涂敷光刻胶层，以平坦地涂敷在晶片不理想的外形特征上，以便提供基本上平坦的光刻胶层顶面。然后，以基本上相同的速率蚀刻光刻胶和介质层。
光刻胶的流动性使之能平坦地涂敷和遍布在不规则的晶片表面上，以获得基本上平坦的顶面。较佳地，进一步蚀刻光刻胶层和光刻胶下面的介质层，直到该层的厚度降低到合乎后续层的需要。
在一个实施例中，蚀刻剂可以是氧化物蚀刻剂、多晶硅蚀刻剂、金属蚀刻剂、光刻胶蚀刻剂和聚酰亚胺蚀刻剂中的任意一种，也可以是它们的组合。可以使用氧化物蚀刻剂蚀刻介质材料，同时可以使用多晶硅和金属蚀刻剂蚀刻由导电结构或材料组成的层。
附图说明
参考下面的附图可以详细说明本发明的光刻胶蚀刻平面化方法，附图是一种具体示例或说明，并不用于限定本发明的范围和其他实施例在工艺上的改进。
图1示出了晶片的不规则顶面的剖面图；
图2示出了用光刻胶覆盖的不规则顶面的剖面图；
图3示出了蚀刻光刻胶和介质层的剖面图；
图4示出了为了减小层厚度而蚀刻介质层的剖面图。
具体实施方式
参考图1，正在制造的半导体晶片10可以由晶片的每一层上蚀刻的电路图案组成。例如，下层20可以变为高台阶22和低台阶24。在下构图层20项上的后续层30的层叠产生不规则的顶面，由此由于底下的高台阶22出现突起32，由于底下的低台阶24出现凹陷34。
如图2所示，本发明的方法包括，首先，在不规则的顶面层30上敷设一层光刻胶40。应该知道涂敷在顶面层30上的光刻胶40的平坦性是由于光刻胶液体的可流动性。然后，通过曝光可以显影光刻胶液体40或聚合为不可溶解的光刻胶。还应知道光刻胶的平面优选应该为足以覆盖突起32的最高部的厚度，以便在光刻胶层上得到最初的平坦表面。
如图3所示，然后可以用以相同的速率蚀刻光刻胶和介质层30的光刻胶溶液蚀刻光刻胶层40和晶片的不规则顶面。当以相同速率蚀刻光刻胶40和介质层30时，在蚀刻工序中能使顶面保持平坦。
如图4所示，为了减小介质层30的厚度，可以进一步进行蚀刻，以便可以在单个半导体器件中制造全部数目的互连图案层，因此解决了需要厚介质层以克服上述的底拓扑效应的问题。
为了使蚀刻溶液以相同的速率溶解光刻胶40和介质层30，蚀刻剂可以是能够溶解光刻胶和介质层的单一化合物或合成物溶液，或专用于光刻胶40和专用于介质层30的蚀刻剂的混合物。
具体蚀刻剂的例子是氧化物蚀刻剂、多晶硅蚀刻剂、金属蚀刻剂、光刻胶蚀刻剂和聚酰亚胺蚀刻剂，或这些蚀刻剂的组合，或者使这里没有具体提到的其他蚀刻剂。
例如，可以用氧化物蚀刻剂蚀刻包括介质材料的层，介质材料可以由常规材料例如二氧化硅组成。至于导电结构、互连或材料，可以使用多晶硅和金属蚀刻剂来蚀刻这些材料。
包括本方法的蚀刻溶液的组分蚀刻剂的组合，可以基于用于待蚀刻材料的具体蚀刻剂的公知选择，也就是(i)介质材料或层，(ii)导电结构或互连，(iii)使用的光刻胶的类型。可以根据已知的图案和底层结构调整每一组分蚀刻剂的浓度，以便使对于上面分类的三种材料的每一种的蚀刻速率相同。
本领域技术人员可以知道，除了上述蚀刻剂的示例以外，还有许多可代替的化合物和组合物可以用于代替上述相应蚀刻剂，以实现本发明的方法或工作原理。应当认为这些实施例并没有背离通过示例和特定实施例说明的本发明，而应该认为包含于下面的权利要求的文字和精神范围内。
Claims (11)
1.一种平整半导体晶片的不规则表面的方法，包括：
在不规则晶片表面上涂敷一层光刻胶，以平坦地涂敷在晶片的不理想的外形特征上，以便提供基本上平坦的光刻胶层的顶面；和
以基本上相同的速率蚀刻光刻胶和介质层。
2.根据权利要求1的方法，其中光刻胶的可流动性使其能平坦地涂敷和遍布在不规则的晶片表面上，以得到基本上平坦的顶面。
3.根据权利要求1的方法，进一步包括蚀刻光刻胶层和光刻胶下面的介质层，直到介质层的厚度合乎后续制造的需要。
4.根据权利要求1的方法，其中蚀刻剂是氧化物蚀刻剂、多晶硅蚀刻剂、金属蚀刻剂、光刻胶蚀刻剂和聚酰亚胺蚀刻剂中的任意一种或它们的组合。
5.根据权利要求4的方法，其中氧化物蚀刻剂用于蚀刻由介质材料组成的层。
6.根据权利要求4的方法，其中多晶硅和金属蚀刻剂用于蚀刻由导电结构或材料组成的层。
7.一种根据权利要求1的方法处理得到的半导体晶片。
8.一种用权利要求1的方法制造的半导体器件。
9.一种包括根据权利要求8的半导体器件的机器。
10.一种为了在根据权利要求1的方法中使用而配置的蚀刻剂。
11.一种为了在根据权利要求1的方法中使用而配置的蚀刻溶液，包括所选择的能以相同速率蚀刻材料的两种或更多蚀刻剂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/201,752 | 2002-07-23 | ||
| US10/201,752 US20040018733A1 (en) | 2002-07-23 | 2002-07-23 | Method of planarizing a surface of a semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1490848A true CN1490848A (zh) | 2004-04-21 |
Family
ID=30000091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031502679A Pending CN1490848A (zh) | 2002-07-23 | 2003-07-23 | 一种平整半导体晶片表面的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040018733A1 (zh) |
| EP (1) | EP1385197A1 (zh) |
| JP (1) | JP2004134749A (zh) |
| CN (1) | CN1490848A (zh) |
| SG (1) | SG120107A1 (zh) |
| TW (1) | TW200403740A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463118C (zh) * | 2004-11-11 | 2009-02-18 | 硅电子股份公司 | 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆 |
| CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
| US8421137B2 (en) | 2008-06-30 | 2013-04-16 | Qualcomm Incorporated | Magnetic random access memory |
| CN106025000A (zh) * | 2016-06-02 | 2016-10-12 | 天津三安光电有限公司 | 一种外延缺陷的处理方法 |
| CN106229295A (zh) * | 2016-09-05 | 2016-12-14 | 京东方科技集团股份有限公司 | 显示面板的减薄方法和显示装置 |
| US9829805B2 (en) | 2013-03-14 | 2017-11-28 | Applied Materials, Inc. | Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor |
| US10209613B2 (en) | 2013-03-12 | 2019-02-19 | Applied Materials, Inc. | System and method for manufacturing planarized extreme ultraviolet lithography blank |
| US10788744B2 (en) | 2013-03-12 | 2020-09-29 | Applied Materials, Inc. | Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528075B2 (en) * | 2004-02-25 | 2009-05-05 | Hrl Laboratories, Llc | Self-masking defect removing method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE52971B1 (en) * | 1979-07-23 | 1988-04-27 | Fujitsu Ltd | Method of manufacturing a semiconductor device wherein first and second layers are formed |
| US4451326A (en) * | 1983-09-07 | 1984-05-29 | Advanced Micro Devices, Inc. | Method for interconnecting metallic layers |
| US4470874A (en) * | 1983-12-15 | 1984-09-11 | International Business Machines Corporation | Planarization of multi-level interconnected metallization system |
| US4732658A (en) * | 1986-12-03 | 1988-03-22 | Honeywell Inc. | Planarization of silicon semiconductor devices |
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| US5532191A (en) * | 1993-03-26 | 1996-07-02 | Kawasaki Steel Corporation | Method of chemical mechanical polishing planarization of an insulating film using an etching stop |
| US6194296B1 (en) * | 1995-10-31 | 2001-02-27 | Integrated Device Technology, Inc. | Method for making planarized polycide |
| US5773367A (en) * | 1996-09-06 | 1998-06-30 | Integrated Device Technology, Inc. | High throughput planarization etch process for interlayer oxide films between metals and pre-metals |
| US5968843A (en) * | 1996-12-18 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of planarizing a semiconductor topography using multiple polish pads |
| US6010828A (en) * | 1998-02-19 | 2000-01-04 | Lucent Technologies Inc. | Method of and device for planarizing a surface of a semiconductor wafer |
| US6004863A (en) * | 1998-05-06 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer |
| US6280644B1 (en) * | 1998-06-05 | 2001-08-28 | Agere Systems Guardian Corp. | Method of planarizing a surface on an integrated circuit |
-
2002
- 2002-07-23 US US10/201,752 patent/US20040018733A1/en not_active Abandoned
-
2003
- 2003-07-21 SG SG200304001A patent/SG120107A1/en unknown
- 2003-07-23 CN CNA031502679A patent/CN1490848A/zh active Pending
- 2003-07-23 TW TW092120076A patent/TW200403740A/zh unknown
- 2003-07-23 JP JP2003277964A patent/JP2004134749A/ja active Pending
- 2003-07-23 EP EP03254632A patent/EP1385197A1/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463118C (zh) * | 2004-11-11 | 2009-02-18 | 硅电子股份公司 | 校平半导体晶圆的方法及装置，及平坦度改进的半导体晶圆 |
| US8421137B2 (en) | 2008-06-30 | 2013-04-16 | Qualcomm Incorporated | Magnetic random access memory |
| CN102768944A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种修补去层次样品的方法 |
| US10209613B2 (en) | 2013-03-12 | 2019-02-19 | Applied Materials, Inc. | System and method for manufacturing planarized extreme ultraviolet lithography blank |
| US10788744B2 (en) | 2013-03-12 | 2020-09-29 | Applied Materials, Inc. | Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor |
| US9829805B2 (en) | 2013-03-14 | 2017-11-28 | Applied Materials, Inc. | Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor |
| CN106025000A (zh) * | 2016-06-02 | 2016-10-12 | 天津三安光电有限公司 | 一种外延缺陷的处理方法 |
| CN106229295A (zh) * | 2016-09-05 | 2016-12-14 | 京东方科技集团股份有限公司 | 显示面板的减薄方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040018733A1 (en) | 2004-01-29 |
| TW200403740A (en) | 2004-03-01 |
| SG120107A1 (en) | 2006-03-28 |
| EP1385197A1 (en) | 2004-01-28 |
| JP2004134749A (ja) | 2004-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531102B2 (en) | Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning | |
| KR19980016034A (ko) | 반도체소자의 배선형성방법 | |
| US20070196980A1 (en) | Line edge roughness reduction | |
| CN1490848A (zh) | 一种平整半导体晶片表面的方法 | |
| CN101023042A (zh) | 形成原位凹陷结构的方法 | |
| US7465672B2 (en) | Method of forming etching mask | |
| EP0285245A1 (en) | Device fabrication involving planarization | |
| Bhave et al. | Developer-soluble gap fill materials for patterning metal trenches in via-first dual damascene process | |
| JP4578635B2 (ja) | 電子回路基板上の表面形状の影響を補正する方法 | |
| WO2010024988A2 (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
| US11335566B2 (en) | Method for planarization of spin-on and CVD-deposited organic films | |
| US7166546B2 (en) | Planarization for integrated circuits | |
| KR920010129B1 (ko) | 콘택홀의 패턴형성방법 | |
| JPH0458167B2 (zh) | ||
| Takei et al. | New advanced BARC and gap fill materials based on sublimate reduction for 193nm lithography | |
| US6686129B2 (en) | Partial photoresist etching | |
| JPH06224118A (ja) | 微細パターン形成方法 | |
| KR100311495B1 (ko) | 반도체소자의 절연막 평탄화방법 | |
| JPH03177022A (ja) | 半導体装置の製造方法 | |
| KR100701674B1 (ko) | 반도체 소자의 제조방법 | |
| KR940001229B1 (ko) | 반도체 장치의 제조방법 | |
| KR19990088338A (ko) | 집적회로를화학기계적으로폴리싱하는방법및집적회로를제조하는방법 | |
| US20030180666A1 (en) | Method of forming patterned photoresist layer | |
| US20080272459A1 (en) | Semiconductor Device and Manufacturing Method of Semiconductor Device | |
| JPH06132652A (ja) | 薄膜回路基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |