JP2006135980A - 連結された反復型と代数型の符号化 - Google Patents
連結された反復型と代数型の符号化 Download PDFInfo
- Publication number
- JP2006135980A JP2006135980A JP2005318997A JP2005318997A JP2006135980A JP 2006135980 A JP2006135980 A JP 2006135980A JP 2005318997 A JP2005318997 A JP 2005318997A JP 2005318997 A JP2005318997 A JP 2005318997A JP 2006135980 A JP2006135980 A JP 2006135980A
- Authority
- JP
- Japan
- Prior art keywords
- block
- decoder
- symbols
- data
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
【解決手段】一実施形態では、誤り訂正の情報符号化のための装置が代数式に復号化可能なデータを発生する外部エンコーダを有し、この外部エンコーダが反復式に復号化可能なデータを発生する1つまたは複数の内部エンコーダへと動作可能なように連結される。外部エンコーダは、q個の外部符号化された記号を作り出すためにr個の符号記号を使用して(q−r)個のオリジナルのデータ記号のグループを符号化するように構成され、外部エンコーダの符号化利得は最大でx個の記号誤りおよび(r−2x)個の記号消失の訂正を提供し、ここでrはゼロよりも大きい整数であり、xは
【数1】
となるような整数である。
【選択図】図1
Description
Bernard SkalarとFredric J.Harrisの「The ABCs of linear block codes」,IEEE Signal Processing Magazine,July 2004,pp.14〜35 J.L.Fanの「Array codes as Low−Density Parity Check codes」,Proc.38th Allerton Conference on Communication,Control,and Computing,955〜956,Sept.2000 B.Skiarの「A Primer on Turbo Code Concepts」,pp.94〜102,IEEE Communications Magazine,December 1997
本発明のその他の態様、特徴、および利点は以下の詳細な説明、添付の特許請求項、および添付の図面からさらに完全に明らかになるであろう。
図1は本発明による範例のECシステム100を例示している。ECシステム100はECエンコーダ110およびECデコーダ124を有する。ECエンコーダ110はEC外部エンコーダ104および1つまたは複数のEC内部エンコーダ108を有する。ECデコーダ124は1つまたは複数のEC内部デコーダ118およびEC外部デコーダ122を有する。
図3は図1のエンコーダ110の範例となる実施形態300を例示しており、動作可能なように(内部)LDPCエンコーダ308に連結された(外部)アレイ・エンコーダ304を有する。動作時では、アレイ・エンコーダ304は送信もしくは記憶される入力データ302を受け取り、この入力データを符号化してアレイ符号化されたデータ306を作り出し、その後、アレイ符号化されたデータをLDPCエンコーダ308へと送る。その後、LDPCエンコーダ308がこのアレイ符号化されたデータを符号化してLDPC/アレイ符号化されたデータ310を作り出す。
図5、6、および7で例示されるデコーダの各々の実施形態では、ソフトインプット・ソフトアウトプット(SISO)のチャンネル検出器(例えば図5のSISOチャンネル検出器502)がチャンネルからデータを受け取る。このデータは内部エンコーダ308からのデータ・ブロック310の出力と実質的に同様に配列されるが、しかしそれはエンコーダとデコーダの間のチャンネルに付随するノイズおよび障害によって劣悪化されている可能性が高い。SISOチャンネル検出器はSISOアルゴリズム(例えばソフトアウトプット・ビタビ・アルゴリズム(SOVA))を使用してデータを処理し、受け取った各データ・ビットに関してソフト推定を出力する。この推定は−32から+31の範囲の6ビットの2進数の値の形式であることが可能である。その値が−32に近ければ、受け取ったデータ・ビットが2進の0として送信された可能性が極めて高いと考えられる。その値が+31に近ければ、受け取ったデータ・ビットが2進の1として送信された可能性が極めて高いと考えられる。チャンネル検出器によって作り出されるソフト推定はエンコーダによって作り出された(p+h)ビットのq個の符号語に対応する(p+h)個の6ビット値のq本の縦列へと分割され、ソフト・データのこれらq本の縦列は処理のためにデコーダの第1の段へと送られる。
図3のエンコーダの実施形態では、アレイ符号化されたデータが反復的および/または代数的に復号化されるので図5、6、および7に例示されるようにデコーダの実施形態について様々な選択肢が存在する。
図5は図1のデコーダ124の範例となる実施形態500を例示しており、それはSISOチャンネル検出器502、反復型LDPCデコーダ504、および代数型アレイ・デコーダ506を有する。動作時では、チャンネル検出器502がチャンネルからEC符号化されたデータを受け取り、データのソフト推定を作り出し、それらの推定をq本の縦列と(p+h)本の横列の複数のブロックへと分割し、それらの推定をLDPCデコーダ504へと供給する。
内部のLDPCエンコーダは様々な実施形態で、各々の縦列をその実施形態に最も適切であるように直列または並列で処理することが可能であることに留意すべきである。概して、並列の実施形態の選択肢は直列の実施形態に相対して(複数の)内部エンコーダの動作のスピードを上げることが可能である。
finnerが内部LDPCデコーダの故障率であると仮定すると、連結された代数型−反復型デコーダのブロック誤り率は
図6は図1のデコーダ124の代替選択肢の範例となる実施形態600を例示しており、それはSISOチャンネル検出器602、反復型LDPCデコーダ604、および代数型アレイ・デコーダ606を有する。動作時では、チャンネル検出器602がチャンネルからEC符号化されたデータを受け取り、データのソフト推定を作り出し、それらの推定をq本の縦列と(p+h)本の横列の複数のブロックへと分割し、それらの推定をLDPCデコーダ604へと供給する。LDPCデコーダは各々の縦列を他とは無関係に反復式に復号化し、特定の最大の反復回数の後にデコーダが有効な符号語へと収束させることに失敗すれば縦列を消失記号としてフラグを立てる。図6の実施形態では、内部デコーダ604からチャンネル検出器602への外因性情報(例えばソフト推定)の交換を可能にすることによって内部デコーダ604の決定能力が改善される。ここでは、データ経路608が情報交換のために使用される。
図7は図1のデコーダ124の別の代替選択肢の範例となる実施形態700を例示している。実施形態700はSISOチャンネル検出器702、反復型LDPCデコーダ704、反復型アレイ・デコーダ706、および代数型アレイ・デコーダ708を有する。動作時では、チャンネル検出器702がチャンネルからEC符号化されたデータを受け取り、データのソフト推定を作り出し、それらの推定をq本の縦列と(p+h)本の横列の複数のブロックへと分割し、それらの推定をLDPCデコーダ704へと供給する。LDPCデコーダは各々の縦列を他とは無関係に反復式に復号化し、特定の最大の反復回数の後にデコーダが有効な符号語へと収束させることに失敗すれば縦列を消失記号としてフラグを立てる。この実施形態では、図6の実施形態のようにLDPCデコーダ704からチャンネル検出器702への(データ経路710を介した)外因性情報の交換を可能にすることによって内部デコーダ704の決定能力が改善される。しかしながらこの実施形態では、アレイ符号が反復式復号化と代数式復号化の両方を為されることが可能であるという事実の恩典を活用するために割り増しのデコーダ段(反復型アレイ・デコーダ706)がデコーダに追加される。また、性能をさらに向上させるために、2つの反復型デコーダ段704と706の間(データ経路712経由)、および第2の反復型デコーダ段706とSISOチャンネル検出器702との間(データ経路714経由)で外因性情報の交換がサポートされる。
連結された代数型と反復型の符号化の仕組みは目標のBERでの符号化利得vs.複雑さの選択に大きな自在性を提供する。復号化は直列、部分的並列、または完全に並列のハードウェアまたはソフトウェアで実行されることが可能である。操作されるデータの各々の量がさらに少なくされる(例えばブロック全体に対抗して1つの縦列)ことが可能であるので、デコーダの複雑さは同じ符号速度の単一の反復型(例えばLDPC)デコーダよりも低いことが可能である。アレイ符号に関して代数型復号化を使用すると、ブロック誤り率は相対的に低いBER(例えば10−15)へと下げて分析的に計算されることが可能である。
Claims (10)
- オリジナルのデータに外部エンコーダを適用し、引き続いて少なくとも1つの内部エンコーダを適用することによって作り出されたEC符号化されたデータを復号化するための方法であって、
(a)第1の復号化されたデータを作り出すために前記EC符号化されたデータに、前記少なくとも1つの内部エンコーダに対応する少なくとも1つの内部デコーダを適用するステップと、
(b)第2の復号化されたデータを作り出すために前記第1の復号化されたデータに、前記外部エンコーダに対応する少なくとも1つの反復型デコーダを適用するステップと、
(c)出力の復号化されたデータを作り出すために前記第2の復号化されたデータに、前記外部エンコーダに対応する代数型デコーダを適用するステップとを含む方法。 - 前記少なくとも1つの内部デコーダが反復型デコーダを含む、請求項1に記載の方法。
- 前記少なくとも1つの内部デコーダがLDPCデコーダを含み、前記少なくとも1つの反復型デコーダが反復型アレイ・デコーダを含み、前記代数型デコーダが代数型アレイ・デコーダである、請求項1に記載の方法。
- 前記EC符号化されたデータが、(1)記号の第1のブロックを作り出すために前記オリジナルのデータに前記外部エンコーダを適用するステップ、および(2)符号語の第1のブロックを作り出すために前記記号の第1のブロックに前記少なくとも1つの内部エンコーダを適用するステップによって作り出された符号語の第1のブロックに対応する符号語の第2のブロックを含み、
ステップ(a)が、前記第1の復号化されたデータを作り出すために前記EC符号化されたデータの中の各々の符号語を別々に復号化するステップを含み、
前記第1の復号化されたデータが前記記号の第1のブロックに対応する記号の第2のブロックを含み、
前記少なくとも1つの内部デコーダによる前記符号語のうちの少なくとも1つの復号化が前記記号の第2のブロックの中に2つ以上の記号を作り出す、請求項1に記載の方法。 - ステップ(a)がさらに、チャンネルから前記EC符号化されたデータを受け取るためにチャンネル検出器を適用するステップを含む、請求項1に記載の方法。
- 外因性の情報が前記少なくとも1つの内部デコーダから前記チャンネル検出器へと送られるか、
外因性の情報が前記少なくとも1つの反復型デコーダから前記チャンネル検出器へと送られるか、
外因性の情報が前記少なくとも1つの反復型デコーダから前記少なくとも1つの内部デコーダへと送られるかのうちの、少なくとも1つである、請求項5に記載の方法。 - オリジナルのデータに外部エンコーダを適用し、引き続いて少なくとも1つの内部エンコーダを適用することによって作り出されたEC符号化されたデータを復号化するための連結されたデコーダであって、
(a)第1の復号化されたデータを作り出すために前記EC符号化されたデータを復号化するように構成され、前記少なくとも1つの内部エンコーダに対応する少なくとも1つの内部デコーダと、
(b)第2の復号化されたデータを作り出すために前記第1の復号化されたデータを復号化するように構成され、前記外部エンコーダに対応する少なくとも1つの反復型デコーダと、
(c)出力の復号化されたデータを作り出すために前記第2の復号化されたデータを復号化するように構成され、前記外部エンコーダに対応する代数型デコーダとを有するデコーダ。 - 前記EC符号化されたデータが、(1)記号の第1のブロックを作り出すために前記オリジナルのデータに前記外部エンコーダを適用するステップ、および(2)符号語の第1のブロックを作り出すために前記記号の第1のブロックに前記少なくとも1つの内部エンコーダを適用するステップによって作り出された符号語の第1のブロックに対応する符号語の第2のブロックを含み、
前記少なくとも1つの内部デコーダが、前記第1の復号化されたデータを作り出すために前記EC符号化されたデータの中の各々の符号語を別々に復号化するように構成され、
前記第1の復号化されたデータが前記記号の第1のブロックに対応する記号の第2のブロックを含み、
前記少なくとも1つの内部デコーダによる前記符号語のうちの少なくとも1つの復号化が前記記号の第2のブロックの中に2つ以上の記号を作り出す、請求項7に記載のデコーダ。 - (1)記号の第1のブロックを作り出すためにデータの第1のブロックに外部エンコーダを適用するステップ、および(2)符号語の第1のブロックを作り出すために前記記号の第1のブロックに少なくとも1つの内部エンコーダを適用するステップによって作り出されたEC符号化されたデータを復号化するための方法であって、
(a)前記符号語の第1のブロックに対応する符号語の第2のブロックを復号化するために少なくとも1つの内部デコーダを適用するステップであって、前記符号語の第2のブロックの復号化が前記記号の第1のブロックに対応する記号の第2のブロックを作り出し、前記内部デコーダが前記符号語の第2のブロックの中の各々の符号語を別々に復号化し、少なくとも1つの符号語が前記内部デコーダによって復号化されることで前記記号の第2のブロックの中に2つ以上の記号を作り出すステップと、
(b)前記データの第1のブロックに対応するデータの第2のブロックを作り出すために代数の復号化仕組みを前記記号の第2のブロックに適用するステップとを含む方法。 - (1)記号の第1のブロックを作り出すためにデータの第1のブロックに外部エンコーダを適用するステップ、および(2)符号語の第1のブロックを作り出すために前記記号の第1のブロックに少なくとも1つの内部エンコーダを適用するステップによって作り出されたEC符号化されたデータを復号化するための連結されたデコーダであって、
前記符号語の第1のブロックに対応する符号語の第2のブロックを復号化するように構成された少なくとも1つの内部デコーダであって、前記符号語の第2のブロックの復号化が前記記号の第1のブロックに対応する記号の第2のブロックを作り出し、前記内部デコーダが前記符号語の第2のブロックの中の各々の符号語を別々に復号化し、少なくとも1つの符号語が前記内部デコーダによって復号化されることで前記記号の第2のブロックの中に2つ以上の記号を作り出すような内部デコーダと、
前記データの第1のブロックに対応するデータの第2のブロックを作り出すために代数の復号化仕組みを前記記号の第2のブロックに適用するように構成された代数型外部デコーダとを有する連結されたデコーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/981309 | 2004-11-04 | ||
US10/981,309 US7516389B2 (en) | 2004-11-04 | 2004-11-04 | Concatenated iterative and algebraic coding |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006135980A true JP2006135980A (ja) | 2006-05-25 |
JP2006135980A5 JP2006135980A5 (ja) | 2008-11-27 |
JP4975301B2 JP4975301B2 (ja) | 2012-07-11 |
Family
ID=35500658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005318997A Expired - Fee Related JP4975301B2 (ja) | 2004-11-04 | 2005-11-02 | 連結された反復型と代数型の符号化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7516389B2 (ja) |
EP (1) | EP1655845B1 (ja) |
JP (1) | JP4975301B2 (ja) |
KR (1) | KR101110586B1 (ja) |
CN (1) | CN1770639B (ja) |
DE (1) | DE602005015804D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007714A1 (fr) * | 2006-07-14 | 2008-01-17 | Mitsubishi Electric Corporation | Codeur, décodeur, émetteur, récepteur, système de communication, dispositif de création de paquet, et dispositif de restauration de paquet |
JP2016134883A (ja) * | 2015-01-22 | 2016-07-25 | 日本放送協会 | 連接符号を用いた送信装置、受信装置及びチップ |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7395461B2 (en) * | 2005-05-18 | 2008-07-01 | Seagate Technology Llc | Low complexity pseudo-random interleaver |
US7502982B2 (en) * | 2005-05-18 | 2009-03-10 | Seagate Technology Llc | Iterative detector with ECC in channel domain |
US7360147B2 (en) * | 2005-05-18 | 2008-04-15 | Seagate Technology Llc | Second stage SOVA detector |
US7958424B2 (en) * | 2005-06-22 | 2011-06-07 | Trident Microsystems (Far East) Ltd. | Multi-channel LDPC decoder architecture |
WO2007089165A1 (en) * | 2006-01-31 | 2007-08-09 | Intel Corporation | Iterative decoding of concatenated low-density parity-check codes |
US8091009B2 (en) * | 2006-03-23 | 2012-01-03 | Broadcom Corporation | Symbol by symbol map detection for signals corrupted by colored and/or signal dependent noise |
US20070266293A1 (en) * | 2006-05-10 | 2007-11-15 | Samsung Electronics Co., Ltd. | Apparatus and method for high speed data transceiving, and apparatus and method for error-correction processing for the same |
KR100738983B1 (ko) * | 2006-06-07 | 2007-07-12 | 주식회사 대우일렉트로닉스 | 저밀도 패리티 체크 부호의 복호화 방법 및 장치, 이를이용한 광정보 재생장치 |
CN101087180B (zh) * | 2006-06-08 | 2012-05-23 | 华为技术有限公司 | 无线信道的译码方法、装置及其应用 |
CN101162965B (zh) * | 2006-10-09 | 2011-10-05 | 华为技术有限公司 | 一种ldpc码的纠删译码方法及系统 |
US8117514B2 (en) * | 2006-11-13 | 2012-02-14 | Qualcomm Incorporated | Methods and apparatus for encoding data in a communication network |
US8065598B1 (en) * | 2007-02-08 | 2011-11-22 | Marvell International Ltd. | Low latency programmable encoder with outer systematic code and low-density parity-check code |
US8359522B2 (en) | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
US8196002B2 (en) * | 2007-06-01 | 2012-06-05 | Agere Systems Inc. | Systems and methods for joint LDPC encoding and decoding |
US8006172B2 (en) * | 2007-07-10 | 2011-08-23 | Oracle America, Inc. | Auxiliary path iterative decoding |
KR20090083758A (ko) * | 2008-01-30 | 2009-08-04 | 삼성전자주식회사 | 연접 부호 복호화 방법 및 장치 |
US8145975B2 (en) * | 2008-02-28 | 2012-03-27 | Ip Video Communications Corporation | Universal packet loss recovery system for delivery of real-time streaming multimedia content over packet-switched networks |
KR101398200B1 (ko) | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
DE102008040797B4 (de) * | 2008-07-28 | 2010-07-08 | Secutanta Gmbh | Verfahren zum Empfangen eines Datenblocks |
KR101570472B1 (ko) * | 2009-03-10 | 2015-11-23 | 삼성전자주식회사 | 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템 |
JP5502363B2 (ja) * | 2009-04-28 | 2014-05-28 | 三菱電機株式会社 | 光伝送装置および光伝送方法 |
US20110083058A1 (en) * | 2009-10-01 | 2011-04-07 | Stmicroelectronics, Inc. | Trapping set based ldpc code design and related circuits, systems, and methods |
US8583996B2 (en) | 2010-07-30 | 2013-11-12 | Michael Anthony Maiuzzo | Method and apparatus for determining bits in a convolutionally decoded output bit stream to be marked for erasure |
US9116826B2 (en) * | 2010-09-10 | 2015-08-25 | Trellis Phase Communications, Lp | Encoding and decoding using constrained interleaving |
US8826096B2 (en) * | 2011-12-29 | 2014-09-02 | Korea Advanced Institute Of Science And Technology | Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same |
CN102742164B (zh) * | 2012-02-14 | 2014-04-30 | 华为技术有限公司 | 一种译码方法和译码装置 |
US8902530B1 (en) * | 2012-03-30 | 2014-12-02 | Sk Hynix Memory Solutions Inc. | Decision directed and non-decision directed low frequency noise cancelation in turbo detection |
US8831146B2 (en) * | 2012-06-14 | 2014-09-09 | Samsung Electronics Co., Ltd. | Communication system with iterative detector and decoder and method of operation thereof |
US8996971B2 (en) * | 2012-09-04 | 2015-03-31 | Lsi Corporation | LDPC decoder trapping set identification |
US9065483B2 (en) * | 2013-01-21 | 2015-06-23 | Micron Technology, Inc. | Determining soft data using a classification code |
US20160197703A1 (en) * | 2013-09-10 | 2016-07-07 | Electronics And Telecommunications Research Institute | Ldpc-rs two-dimensional code for ground wave cloud broadcasting |
CN103986476B (zh) * | 2014-05-21 | 2017-05-31 | 北京京东尚科信息技术有限公司 | 一种用于二维图形码的级联纠错编码方法和装置 |
US9553611B2 (en) * | 2014-11-27 | 2017-01-24 | Apple Inc. | Error correction coding with high-degree overlap among component codes |
RU2619533C2 (ru) * | 2015-10-27 | 2017-05-16 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Лексикографический декодер каскадного кода |
CN113424454A (zh) * | 2019-02-22 | 2021-09-21 | 三菱电机株式会社 | 纠错解码装置和纠错解码方法 |
CN110113058B (zh) * | 2019-06-04 | 2023-04-25 | 翰顺联电子科技(南京)有限公司 | 编译码方法、装置、设备及计算机可读存储介质 |
KR20210125294A (ko) * | 2020-04-08 | 2021-10-18 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115768A (ja) * | 2001-07-11 | 2003-04-18 | Internatl Business Mach Corp <Ibm> | データの低密度パリティ検査符号化方法および装置 |
JP2004145972A (ja) * | 2002-10-24 | 2004-05-20 | Fujitsu Ltd | リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム |
JP2004265488A (ja) * | 2003-02-28 | 2004-09-24 | Toshiba Corp | ディスク記憶装置及びデータ再生方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0827732B2 (ja) * | 1991-01-22 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 線形代数コード復号のためのキー方程式を解く方法 |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
US6029264A (en) * | 1997-04-28 | 2000-02-22 | The Trustees Of Princeton University | System and method for error correcting a received data stream in a concatenated system |
GB2327003A (en) * | 1997-07-04 | 1999-01-06 | Secr Defence | Image data encoding system |
FR2778289B1 (fr) * | 1998-05-04 | 2000-06-09 | Alsthom Cge Alcatel | Decodage iteratif de codes produits |
US6769089B1 (en) * | 1999-12-24 | 2004-07-27 | Ensemble Communicatioins, Inc. | Method and apparatus for concatenated channel coding in a data transmission system |
AU2001289296A1 (en) | 2000-04-04 | 2001-10-15 | Advanced Hardware Architectures, Inc. | Enhanced turbo product code decoder system |
US6956872B1 (en) * | 2000-05-22 | 2005-10-18 | Globespanvirata, Inc. | System and method for encoding DSL information streams having differing latencies |
US6622277B1 (en) * | 2000-06-05 | 2003-09-16 | Tyco Telecommunications(Us)Inc. | Concatenated forward error correction decoder |
US6553536B1 (en) * | 2000-07-07 | 2003-04-22 | International Business Machines Corporation | Soft error correction algebraic decoder |
US7111221B2 (en) * | 2001-04-02 | 2006-09-19 | Koninklijke Philips Electronics N.V. | Digital transmission system for an enhanced ATSC 8-VSB system |
JP4198904B2 (ja) * | 2001-06-11 | 2008-12-17 | 富士通株式会社 | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 |
WO2003023973A1 (fr) * | 2001-08-28 | 2003-03-20 | Linkair Communications, Inc. | Procede de decodage repete pour le traitement en cascade de code de bloc sur la base du decodage du syndrome de sous-code |
KR100444571B1 (ko) * | 2002-01-11 | 2004-08-16 | 삼성전자주식회사 | 터보디코더와 알에스디코더가 연접된 디코딩장치 및 그의디코딩방법 |
US6757122B1 (en) * | 2002-01-29 | 2004-06-29 | Seagate Technology Llc | Method and decoding apparatus using linear code with parity check matrices composed from circulants |
US7093188B2 (en) * | 2002-04-05 | 2006-08-15 | Alion Science And Technology Corp. | Decoding method and apparatus |
CN1252935C (zh) * | 2002-12-13 | 2006-04-19 | 清华大学 | 基于低密度奇偶检验编码的信源信道联合编码方法 |
-
2004
- 2004-11-04 US US10/981,309 patent/US7516389B2/en not_active Expired - Fee Related
-
2005
- 2005-11-02 JP JP2005318997A patent/JP4975301B2/ja not_active Expired - Fee Related
- 2005-11-03 DE DE602005015804T patent/DE602005015804D1/de active Active
- 2005-11-03 EP EP05256813A patent/EP1655845B1/en not_active Ceased
- 2005-11-03 CN CN2005101193074A patent/CN1770639B/zh not_active Expired - Fee Related
- 2005-11-04 KR KR1020050105656A patent/KR101110586B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115768A (ja) * | 2001-07-11 | 2003-04-18 | Internatl Business Mach Corp <Ibm> | データの低密度パリティ検査符号化方法および装置 |
JP2004145972A (ja) * | 2002-10-24 | 2004-05-20 | Fujitsu Ltd | リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム |
JP2004265488A (ja) * | 2003-02-28 | 2004-09-24 | Toshiba Corp | ディスク記憶装置及びデータ再生方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007714A1 (fr) * | 2006-07-14 | 2008-01-17 | Mitsubishi Electric Corporation | Codeur, décodeur, émetteur, récepteur, système de communication, dispositif de création de paquet, et dispositif de restauration de paquet |
JP4959700B2 (ja) * | 2006-07-14 | 2012-06-27 | 三菱電機株式会社 | 符号化器、復号器、送信装置、受信装置、通信システム、パケット生成装置及びパケット復元装置 |
JP2016134883A (ja) * | 2015-01-22 | 2016-07-25 | 日本放送協会 | 連接符号を用いた送信装置、受信装置及びチップ |
Also Published As
Publication number | Publication date |
---|---|
EP1655845A1 (en) | 2006-05-10 |
CN1770639B (zh) | 2012-03-28 |
KR101110586B1 (ko) | 2012-02-17 |
US7516389B2 (en) | 2009-04-07 |
CN1770639A (zh) | 2006-05-10 |
DE602005015804D1 (de) | 2009-09-17 |
JP4975301B2 (ja) | 2012-07-11 |
EP1655845B1 (en) | 2009-08-05 |
US20060107176A1 (en) | 2006-05-18 |
KR20060052488A (ko) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975301B2 (ja) | 連結された反復型と代数型の符号化 | |
US7246294B2 (en) | Method for iterative hard-decision forward error correction decoding | |
JP4833173B2 (ja) | 復号化器、符号化・復号化装置及び記録再生装置 | |
JP5007676B2 (ja) | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 | |
US8127216B2 (en) | Reduced state soft output processing | |
US8321750B2 (en) | Interleaving parity bits into user bits to guarantee run-length constraint | |
US20100146372A1 (en) | Decoding of serial concatenated codes using erasure patterns | |
JP2001036417A (ja) | 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体 | |
US20050210358A1 (en) | Soft decoding of linear block codes | |
US7231575B2 (en) | Apparatus for iterative hard-decision forward error correction decoding | |
JP2009515420A (ja) | データを復号化及び符号化するための装置及び方法 | |
JP3545623B2 (ja) | 復号方法 | |
KR20040046649A (ko) | 에러 정정을 위한 부호화 장치 및 방법과 복호화 장치 및방법 | |
JP3810765B2 (ja) | 複雑度を減らしたコードテーブルを使用する復調装置及びその方法 | |
US7181677B1 (en) | System and method for producing data and ECC code words using a high rate restricted-symbol code | |
Xue et al. | Concatenated Synchronization Error Correcting Code with Designed Markers | |
JP4224818B2 (ja) | 符号化方法及び符号化装置並びに復号方法及び復号装置 | |
Collins | Exploiting the cannibalistic traits of Reed-Solomon codes | |
JP2007116591A (ja) | 符号化装置、復号化装置、および符号化・復号化システム | |
JP2663034B2 (ja) | 二重復号方式 | |
Wu et al. | Soft-decision decoding of linear block codes using preprocessing | |
JP3935065B2 (ja) | ターボ積符号符号化装置、ターボ積符号符号化方法、ターボ積符号符号化プログラムおよびターボ積符号復号装置、ターボ積符号復号方法、ターボ積符号復号プログラム | |
Buch et al. | Concatenated Reed-Muller codes for unequal error protection | |
Sawaguchi et al. | Iterative decoding for concatenated error correction coding in PRML channel systems | |
Sankaranarayanan et al. | Performance of product codes on channels with memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120314 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |