JP2009515420A - データを復号化及び符号化するための装置及び方法 - Google Patents

データを復号化及び符号化するための装置及び方法 Download PDF

Info

Publication number
JP2009515420A
JP2009515420A JP2008538850A JP2008538850A JP2009515420A JP 2009515420 A JP2009515420 A JP 2009515420A JP 2008538850 A JP2008538850 A JP 2008538850A JP 2008538850 A JP2008538850 A JP 2008538850A JP 2009515420 A JP2009515420 A JP 2009515420A
Authority
JP
Japan
Prior art keywords
sequence
matrix
encoding
input data
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008538850A
Other languages
English (en)
Other versions
JP5374156B2 (ja
Inventor
スー,チャンロン
チャン リン,イン
セン レオン,ウィング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
Original Assignee
Agency for Science Technology and Research Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore filed Critical Agency for Science Technology and Research Singapore
Publication of JP2009515420A publication Critical patent/JP2009515420A/ja
Application granted granted Critical
Publication of JP5374156B2 publication Critical patent/JP5374156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/296Particular turbo code structure
    • H03M13/2963Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45Soft decoding, i.e. using symbol reliability information
    • H03M13/451Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H03M13/453Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】
【解決手段】入力データシークエンスを復号化する方法を提供する。この方法は、複数のテストシークエンスを生成する工程と、前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する工程と、最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する工程とを備える。
【選択図】 図4

Description

本出願は、米国仮出願60/734,054(2005年11月7日出願)及び60/734,080(2005年11月7日出願)の利益を要求する。これらの内容は全て参照することにより本願に組み込まれる。
本発明は、データを復号化及び符号化する方法、並びに対応する装置に関する。
順方向誤り訂正(FEC)コーディングは通信技術に用いられており、データ伝送中に生じた限定数のエラーを受信側で訂正することが可能である。近年、Berrouが、ターボコード(TC)[1]と称される新たなFECコーディング体系を提示した。これにより、性能レベルを、ソフト入力ソフト出力(SISO)繰り返しデコーダを用いて、Shannonの定理により予測される付加白色ガウス雑音(AWGN)チャネルの理論的限界まで近付けることができる。この新たなコーディング体系は、並行に連結した二つの再帰的組織畳み込み符号からなる。また、それ自体は畳み込みターボコード(CTC)として一般に知られている。
その後、Pyndiahが、ターボプロダクトコード(TPC)[2][3]、並びにターボプロダクトコードに効率的な復号アルゴリズムを提示した。ターボプロダクトコードは、畳み込みターボコードに匹敵する性能を示し、より高い符号化速度に対応することができる。これらの利点から、ターボプロダクトコードは、IEEE802.16ネットワークの物理層や衛星通信及びデジタル記憶システムにおいて用いられてきた。
これら二つの最近の発展は、より高い性能レベルのコーディング体系を得るために、途方もない量の研究活動に持続的な努力がなされていることを立証するものである。これらの新たなコーディング体系における復号化の複雑さを緩和することに更なる研究努力が費やされている。例えば、ターボプロダクトコードの復号化における複雑さを更に緩和するために、Chaseアルゴリズム[4]を用いて、繰り返し復号化の各ビット位置に関する外部情報を得ることができる。
本出願における対応する独立項に規定されるように、本発明の方法及び装置は、より高い性能レベルのコーディング体系を得るために更に貢献する。
本発明の第1の態様は、入力データシークエンスを復号化する方法であって、複数のテストシークエンスを生成する工程と、前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する工程と、最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する工程とを備えることを特徴とする復号化方法を提供する。
本発明の第2の態様は、複数のテストシークエンスを生成する生成器と、
前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する第1手段と、最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する第2手段とを備えることを特徴とする復号化装置を提供する。
本発明の第3の態様は、入力データシークエンスを復号化する方法であって、複数のテストシークエンスを生成する工程と、前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する工程と、最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する工程とを備える前記復号化する方法を、コンピュータに実行させるコンピュータプログラムを提供する。
以下に述べる一の実施形態は、Chaseアルゴリズムの変形例として考えられる。復号化処理における本来のChaseアルゴリズムに対して、複雑さの緩和を達成することができる。これらの変形例は、複数のテストシークエンスを、各テストシークエンスが所定数のビットだけその隣接テストシークエンスとは異なるように配置する工程と、最大尤度シークエンスの重みと最大重みとの差を含む係数を含んだ信頼性指標に対する信頼性指標を計算するための新たな式を取得する工程とを含んでよい。変形Chaseアルゴリズムを用いると、復号化処理の複雑さはかなり緩和される。
本発明の実施形態は、従属項から発生する。
一の実施形態では、前記生成された最大尤度シークエンスに対する信頼性指標を決定してよい。他の実施形態では、前記得られた最大尤度シークエンスに対する信頼性指標の係数は、前記生成された最大尤度シークエンスの重みと最大重みとの差を含む。更なる他の実施形態では、前記得られた最大尤度シークエンスに対する信頼性指標の係数は、前記生成された最大尤度シークエンスにおける最も信頼できないビット位置の数を更に含む。
ここで用いられるように、前記生成された最大尤度シークエンスに対する信頼性指標は、前記取得された最大尤度シークエンスの相対信頼性を測定するために計算された値を参照する。前記生成された最大尤度シークエンスに対する信頼性指標は、例えば、最大尤度シークエンスの外部情報であってよいが、これに限定されない。
一の実施形態では、エラーに遭遇する際に前記複数のテストシークエンスに摂動を与えてよい。他の実施形態では、前記複数のテストシークエンスは、前記テストシークエンスの所定のビットを反転させることにより摂動を与えてよい。
一の実施形態では、前記夫々の予め規定された数のビットは1である。これは、二つの隣接するテストシークエンスは、1ビットのみ異なるという意味である。
本発明の第4の態様は、入力データシークエンスを符号化する方法であって、少なくとも一の符号化行列を決定する工程と、前記決定された少なくとも一の符号化行列を順番に並べる工程と、前記入力データシークエンスを入力データ行列に配置する工程と、前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する工程とを備えることを特徴とする符号化方法を提供する。
本発明の第5の態様は、少なくとも一の符号化行列を決定する第1手段と、前記決定された少なくとも一の符号化行列を順番に並べる第2手段と、前記入力データシークエンスを入力データ行列に配置する第3手段と、前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する第4手段とを備えることを特徴とする符号化装置を提供する。
本発明の第6の態様は、入力データシークエンスを符号化する方法であって、少なくとも一の符号化行列を決定する工程と、前記決定された少なくとも一の符号化行列を順番に並べる工程と、前記入力データシークエンスを入力データ行列に配置する工程と、前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する工程とを備える前記符号化する方法を、コンピュータに実行させるコンピュータプログラム製品を提供する。
具体的には、本来の符号化行列の各列の値を、小さい順に再配置することにより新たな符号化行列を取得する。この新たな符号化行列を有して生成された符号化データベクトルに対して、エラーが生じる際に、デコーダ側において、エラーシンドロームにより示された位置におけるビット値を単に反転させることにより、生成されたエラーシンドロームを用いてこのエラーを直接訂正してよい。しかしながら、本来の符号化行列を有して生成された符号化データベクトルに対しては、エラービットの位置を決定するために、生成されたエラーシンドロームに対してさらに処理を行うことが必要である。従って、この新たな符号化行列を有して生成された符号化データベクトルの復号化は簡略化される。
一の実施形態では、前記決定された少なくとも一の符号化行列は、前記少なくとも一の符号化行列の列を、各列のビット値により表わされる整数値が小さい順に配置することにより順番に並べられてよく、最上行のビットは、各列の最下位ビットに対応する。
一の実施形態では、前記決定された少なくとも一の符号化行列の最右列の後ろに所定値の列を付加されてよく、前記決定された少なくとも一の符号化行列を順番に並べる前に、前記決定された少なくとも一の符号化行列の最上行の下に所定値の行を付加されてよい。他の実施形態では、前記所定値の列は、全てゼロの列であってよく、前記所定値の行は、全て1の行であってよい。
一の実施形態では、前記符号化されたデータブロックの所定の行、又は前記符号化されたデータブロックの所定の列を削除してよい。他の実施形態では、前記符号化されたデータブロックにおける、所定組の連続ビットを、削除又は所定データで置換してよい。更なる他の実施形態では、前記所定データは、全てのゼロ値の一組であってよい。更なる他の実施形態では、前記所定データは、巡回冗長検査(CRC)データであってよい。
本発明により提供された入力データシークエンスを復号化する方法から、次の利点が与えられることがわかる。即ち、本発明により提供された入力データシークエンスを復号化する方法を用いた復号化処理は、本来のChaseアルゴリズムを用いた復号化処理と比較して、あまり複雑ではない。
加えて、本発明により提供された入力データシークエンスを符号化する方法から、次の利点が与えられることがわかる。本発明により提供された入力データシークエンスを符号化する方法を用いて生成された符号化データベクトル又はブロックに対して、エラーが生じる際に、そのエラーのビット位置は計算されたシンドロームから直接取得されてよい。
従って、本発明により提供された入力データシークエンスを符号化する方法を用いて生成された符号化データベクトル又はブロックの復号化は、簡略化される。
提供された入力データシークエンスを復号化する方法、及び入力データシークエンスを符号化する方法において記載された実施形態は、装置及びコンピュータプログラム製品に対しても同じように有効である。
図1は、本発明の実施例に係る通信システム100を示す図である。
伝送経路において、通信システム100は、情報源及び入力変換器101、ソースエンコーダ103、チャネルエンコーダ105、及びデジタル変調器107を備える。情報源及び入力変換器101により生成された信号は、送信される前に、ソースエンコーダ103、チャネルエンコーダ105、及びデジタル変調器107により処理される。送信された信号は、受信信号として、受信器側に到着する前にチャネル109を通過する。
受信経路において、通信システム100は、デジタル復調器111、チャネルデコーダ113、ソースデコーダ115及び出力変換器117を備える。そして、受信信号は、理想的には、情報源及び入力変換器101により生成された信号と同一の信号を回収するために、受信経路における構成要素を介して処理される。
伝送経路上の各構成要素は、受信経路上の対応する構成要素を有する。例えば、伝送経路上にチャネルデコーダ105があり、その受信経路上の対応構成要素はチャネルデコーダ113である。
通信システム100における典型的な信号伝送では、信号内にエラーが生じる可能性がある。エラーは、通常、チャネル109の信号伝送中に生じる。従って、チャネルエンコーダ105及びその対応するチャネルデコーダ113は、典型的な通信システム100内に設けられており、チャネル109の信号伝送中に生じるエラーを減少させ、また可能であれば排除する。
この場合、チャネルエンコーダ105は、ターボプロダクトコード(TPC)エンコーダであってよい。これは、本発明により提供されたデータの符号化方法により実施されてよい。これに対応して、チャネルデコーダ113は、ターボプロダクトコード(TPC)デコーダであってよい。これは、本発明により提供されたデータの復号化方法を用いて実施されてよい。
ターボプロダクトコード(TPC)エンコーダは、次のように説明されてよい。
後の説明では、次の規則が用いられる。Xは、行列又はベクトルセットを指し、xは、行列Xのith行を指す。この点に関して、
Figure 2009515420
は、xのjth要素を指す。しかしながら、Xが一行のみである場合は、xはXのjth要素を指す。
Cは、生成行列Gおよびパリティ検査行列Hを有するハミングコード符号化データベクトル(n,k,δ)を意味する。ここで、コード長n=2−1、情報ビット数k=n−m、最小ハミング距離δ=3であり、mは整数値である。加えて、コード長n及び情報ビット数kも整数値である。mは設定可能な値であり、
Figure 2009515420
なる条件を伴う。
Gは、k×(n−k)パリティサブ行列Pを有するG=(I|P)としての組織的形態で表わされてよい。従って、対応するパリティ検査行列Hは、H=(P|I)により表わされてよい。m=3である行列G、H、及びPの例が、式(1)、(2)、及び(3)に夫々示される。m=3、n=7、及びk=4の場合、以下の通りである。
Figure 2009515420
ハミングコードに対する符号化処理は、通常は、生成行列Gを用いて、c(c,...,c)=(c,...,c)Gで表わされる。情報ビットは、パリティ検査行列Hを用いて符号化されてよい。k>(n−k)の場合、パリティ検査行列Hを用いた符号化処理が必要とする計算数はより少ない。これらの場合、パリティ検査行列Hを用いた符号化処理はcH=0に基づいて実施され、n−kパリティ検査ビットck+1,...,cは次のように得られる。
Figure 2009515420
ハミングコードは、それらのパリティ検査行列Hはその列の全てに対して異なる値を有するという特別な性質を有している。例えば、式(3)において、パリティ検査行列Hはその全ての列に対して(3,5,6,7,1,2,4)の値を有している。但し、最上行のビットは最下位ビット(LSB)の値である。
仮に単一のエラーが、例えば位置jにおいて生じる場合、受信ベクトルrのシンドロームsは、エラーが生じた位置におけるHの列を意味する。eがエラーベクトルを意味するとする。その成分の全てが、jth成分を除いてゼロに等しい、即ち、e=1と仮定すると、受信ベクトルsのシンドロームは次式により与えられる。
Figure 2009515420
但し、h=1はHのj−th番目の列を意味する。例えば、式(3)に与えられたパリティ検査行列Hを用いて生成されたハミングコード符号化データベクトルにおける単一のビットエラーに対して考えられるシンドロームの表を図2の左部分に示す。
式(5)から、Hの列がエラー位置の2進表現として表現される場合、シンドロームsの値を直接用いて、エラーのビット位置を決定する。これを実現するために、パリティ検査行列Hの列を、その列の値が小さい順になるように再配置されてよい。
例えば、式(3)において、先に示したように、パリティ検査行列Hはその全ての列に対して(3,5,6,7,1,2,4)の値を有している。但し、最上行のビットは最下位ビット(LSB)の値である。その全ての列の値を(1,2,3,4,5,6,7)に再配置することにより、次のような行列Hを取得する。
Figure 2009515420
或いは、パリティ検査行列Hから行列Hを生成することを、次のように表現してよい。
Figure 2009515420
行列Hを用いて生成されたハミングコード符号化データベクトルは、パリティ検査行列Hを用いて生成された本来のハミングコード符号化データベクトルの再配置版である。一般に、n=2−1及びk=2−1−mである(n,k)ハミングコードに対して、パリティ検査ビットは、Hの1,2,4...2−1と番号づけられた列に位置する。残りの符号化ビットは、列番号3から、パリティ検査行列Hを用いる場合と同じ順序付けで再配置される。これに関し、図2を参照して以下に更に説明する。
デコーダ側において、パリティ検査行列Hを用いて生成されたハミングコード符号化データベクトルに対して、先ず、シンドロームsが式(5)を用いて受信ベクトルから計算される。次に、計算されたシンドロームを用いて、対応するエラーパターンをルックアップテーブルから取得する。次に、訂正された受信ベクトルは、受信ベクトル及びエラーパターンに対する排他的OR(XOR)動作により得られる。続いて、パリティ検査ビットを削除した後に、訂正された受信ベクトルから情報ビットを取り出せる或いは回収できる。
しかしながら、行列Hを用いて生成されたハミングコード符号化データベクトルに対して、硬判定復号を実施することは容易である。なぜなら、式(5)により計算されたシンドロームsは、エラーのビット位置を直接与えるからである。次に、エラーのビットは受信ベクトルにおいて反転され、訂正された受信ベクトルが得られる。従って、計算されたシンドロームに対する対応エラーパターンを取得するためにルックアップテーブルを参照するステップの必要性がなくなる。従って、行列Hを用いて生成されたハミングコードのこの性質は、次に説明するターボプロダクトコード(TPC)復号処理の複雑さを緩和するために用いられてよい。
更なる例として、行列H及び行列Hを用いて生成された符号化データベクトルの符号化及び復号化処理を図2のように例示する。この説明では、情報ビットは(c,...,c)=(1,0,1,0)201とする。
パリティ検査行列Hに対して、式(4)を用いてパリティ検査ビットを取得すると、生成されたハミングコード符号化データベクトルは、(c,...,c)=(1,0,1,0,1,0,1)203により与えられる。伝送中、エラーが例えばビット位置2で生じる。従って、受信ベクトルrは、(r,...,r)=(1,1,1,0,1,0,1)205により与えられる。
受信ベクトルのシンドロームsは、次のように計算される。
Figure 2009515420
ルックアップテーブルから取得されたシンドロームs、即ち(1,0,1)207を用いて、シンドロームの値(1,0,1)207に対応する行209は、対応するエラーパターンが(0,1,0,0,0,0,0)211であることを示している。受信ベクトル及びエラーパターンに対する排他的OR(XOR)動作により得られた訂正された受信ベクトルは、(1,0,1,0,1,0,1)であり、これは符号化データベクトル203と同じである。
式(6)からのパリティ検査行列Hに対して、パリティ検査ビット位置はHの1,2,4と番号づけられた列に位置することが分かる。よって、パリティ検査サブ行列Pの転置は、1,2,4と番号づけられた列を削除することにより得られてよい。
この行列と式(4)から、3のパリティ検査ビットが(1,0,1)として得られる。従って、パリティ検査ビットを1,2,4と番号づけられた列に挿入し、情報ビット(1,0,1,0)201を残りの列に、列3から挿入した後、得られたハミングコードまたは符号化ベクトルは、(1,0,1,1,0,1,0)215である。
エラーがビット位置2で生じたと仮定すると、受信ベクトルrは(1,1,1,1,0,1,0)217である。この受信ベクトルに対して得られたシンドロームsは、
Figure 2009515420
このシンドローム(0,1,0)219はエラービットのビット位置を直接与えるので、得られた訂正受信ワードは、ビットをビット位置2で反転することにより、(1,0,1,1,0,1,0)221となる。訂正された受信ワードは、符号化データベクトルと同じであることがわかる。従って、この説明から、行列Hを用いて生成されたハミングコード符号化データベクトルの復号化処理が簡略化されたことがわかる。なぜなら直接計算されたシンドロームがエラービットのビット位置を直接与えるからである。
先に記載したように、行列Hは、パリティ検査行列Hの列を、列の値が小さい順になるように再配置することにより、パリティ検査行列Hから生成される。交代行列H も、行列Hと同様な方法で生成されてよい。行列H を用いて生成されたハミングコードも、行列Hを用いて生成されたハミングコードと同じ特異的性質を有している。行列Hを用いて生成されたハミングコードから区別するために、行列H を用いて生成されたハミングコードは、これ以降、拡張ハミングコードと称する。
行列H は、次のように生成されてよい。第1に、全てゼロの列をパリティ検査行列Hの最右列に付加する。第2に、全てゼロの列をパリティ検査行列Hの最右列に付加する。これに伴う中間の行列Hは、次のように示される。
Figure 2009515420
これに続いて、パリティ検査行列Hの列を、列の値が小さい順になるように再配置することにより、行列H をパリティ検査行列Hから次に示すように生成する。
Figure 2009515420
次に、本発明の実施例に係るターボプロダクトコード(TPC)を生成する手順について説明する。例えば、ターボプロダクトコード(TPC)は、二つのハミングコードC(n,k)及びC(n,k)に基づいて生成されてよい。これらハミングコードは、先に説明した行列Hを用いて次のように生成される。
1)(k)情報ビットをk行及びk列の配列に配置する。
2)符号Cを用いてk行を符号化する。
3)符号Cを用いてk列を符号化する。
4)対応する行及び列に応じてパリティ検査ビットを計算し、その後挿入する。
先に記載した手順に従って生成されたターボプロダクトコード(TPC)のコードワード長、情報ビットの数、及び最少ハミング距離は、夫々、n×n、k×k、及びδ×δである。これは、最少ハミング距離の長い長ブロック符号が、最少ハミング距離の短い二つの短ブロック符号から取得されてよいことを意味する。
図3は、パリティ検査行列Hを用いて生成したターボプロダクトコード(TPC)符号化データブロック300を示す図である。一方、図4は、本発明の実施例に係るパリティ検査行列Hを用いて生成したターボプロダクトコード(TPC)符号化データブロック400を示す図である。
図3において、行iのビット(1,...,k1)、但し
Figure 2009515420
は、情報ビット301である。同じ行iにおいて、ビット(k1+1,...,n1―1)は、行i303に対する複数のパリティ検査ビットであり、ビットn1は、全行i305に対する単一のパリティ検査ビットであってよい。
同様に、列jのビット(1,...,k)、但し
Figure 2009515420
は、情報ビット301である。同じ列jにおいて、ビット(k+1,...,n―1)は、列j307の複数のパリティ検査ビットであり、ビットn2は、列j305に対する単一のパリティ検査ビットであってよい。
最後に、行iのビット(k1+1,..., n1-1)、但し
Figure 2009515420
は、パリティ検査ビット309上のパリティ検査ビットである。これは、行iのビット(1,...,k1)、但し
Figure 2009515420
が、全て(列上の)パリティ検査ビット307であるからである。従って、符号化処理をパリティ検査ビットの行に対して実行する場合、符号化処理の結果として得られたパリティ検査ビットは、パリティ検査ビット上のパリティ検査ビットである。
他方、図4において、パリティ検査ビットは、1,2,4...2−1と番号づけられた列のみならず行にも位置していることがわかる。加えて、行及び列の両方が1,2,4...2−1のうちの一つとして番号づけられているビットは、パリティ検査ビット401上のパリティ検査ビットである。従って、先に記載した行列H及び行列Hを用いて生成された符号化ベクトルの特別なプロパティも、図4に示したターボプロダクトコード(TPC)符号化データブロック内にある。
図2の説明図から、行列Hを用いて生成されたハミングコード符号化データベクトルの復号化は、受信ベクトルから計算されたシンドロームに対応するエラーパターンを取得するためにルックアップテーブルを必要としないことがわかる。これにより、復号化の複雑さが緩和される。従って、図4に示したTPC符号化データブロックに対する復号化の複雑さは、図3に示したTPC符号化データブロックと比較して、更に緩和されるであろう。これは、図3に示したTPC符号化データブロックに対する復号化は、復号化処理の各繰り返しの行番号及び列番号の積の倍数に関係しているからである。
次に、ターボプロダクトコード(TPC)の符号化速度がどのように変更されるかについて説明する。通常、全てのエンコーダは符号化速度を有しており、これは通常(入力上の)情報ビットの数と(出力上の)符号化データビットの数との間の比として与えられる。エンコーダが所望の符号化速度を有していない場合、所望の符号化速度を取得するために、(符号化)速度マッチングと称される処理が符号化処理の後に実施されてよい。
先に記載したターボプロダクトコード(TPC)に対して、速度マッチングは次のステップの組み合わせで実行してよい。即ち、
a)符号化データブロックから所定数の行を削除する。
b)符号化データブロックから所定数の列を削除する。
c)符号化データブロックの一の行から所定数のビットを削除する。
d)符号化データブロックの一の行から所定数のビットを、所定組の値で置換する。
通常、ステップ(d)に対して、符号化データブロックの一の行から所定数のビットを置換するために用いられる所定組の値は、全てゼロ値の一組である。符号化データブロックの一の行から所定数のビットを置換するために用いられる所定組の値は、情報ビットから生成される巡回冗長検査(CRC)ビットであってもよい。
ここで巡回冗長検査(CRC)ビットを用いると、受信器側において情報ビット中にエラーが存在するかを判断するために迅速な検査を行うことができる。情報ビット中にエラーが存在しないと判断された場合、情報ビットはターボプロダクトコード(TPC)復号化処理を経由する必要なく、符号化データブロックから単に抽出されてよい。
次に、ターボプロダクトコード(TPC)デコーダは、次のように説明できる。
前述のように、ターボプロダクトコードの復号化の複雑さを更に緩和させるために、Chaseアルゴリズム[4]を用いて、繰り返し復号化に対する各ビット位置に関する外部情報が取得されてきた。しかしながら、Chaseアルゴリズムは未だ相対的に複雑であることが観察された。
Chaseアルゴリズムにおける多数のステップは通常ループ構造で実施されることが観察された。従って、複雑さの緩和はループ構造内のステップを最適化することにより達成されてよい。本発明の実施例によれば、復号化の複雑さの緩和は、符号化の見地のみならず復号化の見地からも考慮される。符号化の見地から考慮した復号化の複雑さの緩和は既に記載したので、ここで復号化の見地から考慮した復号化の複雑さの緩和を考慮する。
復号化の見地から考慮した復号化の複雑さの緩和は、次のように説明される。先に記載したターボプロダクトコード(TPC)を生成する手順を用いて、本発明の実施例に係る変形Chaseアルゴリズムが、次のステップに従って実施されてよい。即ち、
1)受信信号から、例えば、r=(r,r,...,rn+1)で示される、位相補正を伴う二相位相変調(BPSK)変調信号{1→1,0→−1}は、
a)信頼性シークエンスrabs=(|r|,|r|,...,|rn+1|)を生成する。
b)バイナリシークエンスy=(y,y,...,y,yn+1)を生成する。但し、r>0の場合、yは1に等しく、
Figure 2009515420
の場合、yは0に等しい。
c)rabsを用いてシークエンス(y,y,...,y,yn+1)のp個の最も信頼できないビット位置を決定する。
2)a)次のように規定されるテストパターン、アナログ重み(analog weight)、シンドローム、及び拡張ビットを初期化する。
Figure 2009515420
b)テストパターンがその隣接テストパターンから1ビットのみ異なるようにテストパターンを再度順序付けする。
3)2ループ内で実行する。
a)次のように、拡張ビットを決定し、(エラーが生じた場合に)テストパターンに摂動を与え、アナログ重みを計算する。
Figure 2009515420
b)次のように、次のテストシークエンスを生成し、シンドロームを計算し、拡張ビットを計算し、アナログ重みを計算する。
Figure 2009515420
4)最大尤度コードワードdを有効コードワードセットから推定する。
Figure 2009515420
5)受信信号に対して外部情報を計算する。
a)p個の最も信頼できないビット位置及びエラー訂正位置に対して、
Figure 2009515420
但し、w及びwは、夫々、最大尤度復号化シークエンスd及び競合復号化シークエンスcexのアナログ重みである。
b)その他の全ての位置に対して、
Figure 2009515420
但し、wmaxは最大アナログ重みである。
ステップ5(a)に関して、本来のChaseアルゴリズムと同様に、最大尤度復号化シークエンスdのビットが、一より多い競合復号化シークエンスを有する場合、wは、競合復号化シークエンス間でアナログ重みの最低値となる。ここで競合復号化シークエンスが、本来のChaseアルゴリズムにおいて行われるように設定された単なる候補復号化シークエンスの代わりに、全テストシークエンスから探索される。このようにすることで、復号化シークエンス探索処理の際の復号化の緩和が達成される。
最小のアナログ重みを有するテストシークエンスのエラー訂正位置及びp個の最も信頼できないビット位置に対して、復号化計算の複雑さは、本来のChaseあるとリズムと同じであり、各ビット位置に対して2コンパレータ動作を必要とする。しかしながら、残りのエラー訂正位置に対して、計算の複雑さは多いに緩和される。なぜなら、競合復号化シークエンスの重みは、対応位置でエラー訂正動作が起こるテストシークエンスの重みと同じであるからである。従って、追加計算は必要とされない。
ステップ5(b)に関して、本来のChaseアルゴリズムで用いられるパラメータβは、外部情報の正規化を要求する。これは次に大量の計算を要求する。式(13)には本来のChaseアルゴリズムで用いられるようなパラメータβが存在しないので、外部情報の正規化を行う必要はない。従って、復号化の複雑さはかなり緩和される。
図5は、本来のChaseアルゴリズムと本発明の実施例に係る変形Chaseアルゴリズムとの間における、n+1列及びn+1行のスクエアターボプロダクトコード(TPC)符号化データブロックの復号化の複雑さの比較例を示す図である。比較例は、スクエアターボプロダクトコード(TPC)符号化データブロックの一成分コードワード(一列又は一行)における計算の複雑さのみを考慮している。
スクエアターボプロダクトコード(TPC)符号化データブロックの符号化処理によれば、水平方向及び垂直方向のブロック成分コードは等しい。従って、両方向(行方向及び列方向に沿った)の一の繰り返しにおける復号化の複雑さは、単に、2(n+1)を乗じた一成分ベクトルの復号化の複雑さであってよい。
本来のChaseアルゴリズム、及び本発明の実施例に係る変形Chaseアルゴリズムに対する動作数に関する比較を、図5の表にそれぞれ示す。次の表記法が図5に示す表に用いられる。即ち、
a)実数加算の回数は、Nで示される。
b)実数乗算の回数は、Nで示される。
c)コンパレータ動作の回数は、Ncompで示される。
d)GF(2)加算の回数は、Nで示される。
本来のChaseアルゴリズム、及び本発明の実施例に係る変形Chaseアルゴリズムの複雑さの比較を用意にするために、ハミングコード(64,57,3)を用いて生成されたターボプロダクトコード(TPC)に対する両アルゴリズムが要求する異なる動作数の数値を、図6に比の形態で与える。例えば、p=5でGF(2)加算数Nに対して、本発明の実施例に係る変形Chaseアルゴリズムは、本来のChaseアルゴリズムと比較して19.7倍も小さいGF(2)加算を用いる。
図6に示した比の数値が全て1よりも大きいので、これは本発明の実施例に係る変形Chaseアルゴリズムは、本来のChaseアルゴリズムと比較して、実数加算、実数乗算、コンパレータ動作又はGF(2)加算を含む全種類の演算について、より少ない演算しか使用しないことを意味する。従って、復号化の複雑さは、本発明の実施例に係る変形Chaseアルゴリズムを用いてかなり緩和される。
図7は、本発明の実施例に係るデコーダの性能結果を示す図である。図7に示した結果は、公開された本来のChaseアルゴリズムの性能結果と比較すると、本来のChaseアルゴリズムと本発明の実施例に係る変形Chaseアルゴリズムとの間には、無視できるほどの性能差しかないことを示している。これは、本発明の実施例に係る変形Chaseアルゴリズムを用いて復号化の複雑さを緩和させても、性能差には損失がないという意味である。
本出願書類には、以下の文献が引用されている。
[1] Berrou, C., et al., "Near optimum error correcting coding and decoding: Turbo codes", IEEE Trans. Commun., vol. 44, no. 10, pp. 1261-1271, Oct. 1996 [2] Pyndiah, R., "Near-optimum decoding of product codes; block turbo codes", IEEE Trans. Commun., vol. 46, no. 8, pp. 1003-1010, Aug. 1998 [3] Pyndiah, R., et al., "Near-optimum decoding of product codes", Proc. IEEE GLOBECOM'94, vol. 1/3, pp. 339-343, Nov. 1994 [4] Chase, D., "A class of algorithms for decoding block codes with channel measurement information", IEEE Trans. Inform. Theory, vol.IT-18, pp. 170-182, Jan. 1972
図1は、本発明の実施例に係る通信システムを示す図である。 図2は、本発明の実施例に係る符号化及び復号化処理の中間ステップ及びシンドロームを示す図である。 図3は、ターボプロダクトコード(TPC)の一例を示す図である。 図4は、本発明の実施例に係るターボプロダクトコード(TPC)の一例を示す図である。 図5は、本来のChaseアルゴリズムと本発明の実施例に係る変形Chaseアルゴリズムとの間における、n+1列及びn+1行のスクエアターボプロダクトコード(TPC)符号化データブロックの復号化の複雑さの比較例を示す図である。 図6は、本来のChaseアルゴリズムと本発明の実施例に係る変形Chaseアルゴリズムとの間における、(64,57,3)ハミングコードブロックの復号化の複雑さの比較例を示す図である。 図7は、本発明の実施例に係るデコーダの性能結果を示す図である。
符号の説明
100 通信システム
101 情報源及び入力変換器
103 ソースエンコーダ
105 チャネルエンコーダ
107 デジタル変調器
111 デジタル復調器
113 チャネルデコーダ
115 ソースデコーダ
117 出力変換器
400 ターボプロダクトコード(TPC)符号化データブロック
401 パリティ検査ビット

Claims (24)

  1. 入力データシークエンスを復号化する方法であって、
    複数のテストシークエンスを生成する工程と、
    前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する工程と、
    最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する工程と
    を備えることを特徴とする復号化方法。
  2. 前記生成された最大尤度シークエンスに対する信頼性指標を決定する工程を更に備えることを特徴とする請求項1に記載の復号化方法。
  3. 前記生成された最大尤度シークエンスに対する信頼性指標の係数は、前記生成された最大尤度シークエンスの重みと最大重みとの差を含むことを特徴とする請求項2に記載の復号化方法。
  4. 前記得られた最大尤度シークエンスに対する信頼性指標の係数は、前記生成された最大尤度シークエンスにおける最も信頼できないビット位置の数を更に含むことを特徴とする請求項3に記載の復号化方法。
  5. エラーに遭遇する際に前記複数のテストシークエンスに摂動を与える工程を更に備えることを特徴とする請求項1に記載の復号化方法。
  6. 前記複数のテストシークエンスに摂動を与える工程は、前記テストシークエンスの所定のビットを反転させる工程を備えることを特徴とする請求項5に記載の復号化方法。
  7. 前記夫々の予め規定された数のビットは1ビットであることを特徴とする請求項1に記載の復号化方法。
  8. 複数のテストシークエンスを生成する生成器と、
    前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する第1手段と、
    最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する第2手段と
    を備えることを特徴とする復号化装置。
  9. 前記生成された最大尤度シークエンスに対する信頼性指標を決定する第3手段を更に備えることを特徴とする請求項8に記載の復号化装置。
  10. 入力データシークエンスを復号化する方法であって、
    複数のテストシークエンスを生成する工程と、
    前記複数のテストシークエンスの順序を、各テストシークエンスが夫々の予め規定された数のビットだけその隣接テストシークエンスとは異なるように決定する工程と、
    最大尤度処理を、前記順序づけられたテストシークエンスおよび前記入力データシークエンスを用いて実行し、これにより最大尤度シークエンスを生成する工程と、
    を備える前記復号化する方法を、コンピュータに実行させるコンピュータプログラム製品。
  11. 前記コンピュータに、前記生成された最大尤度シークエンスに対する信頼性指標を決定する工程を更に備える入力データシークエンスを復号化する方法を実行させることを特徴とする請求項10に記載のコンピュータプログラム製品。
  12. 入力データシークエンスを符号化する方法であって、
    少なくとも一の符号化行列を決定する工程と、
    前記決定された少なくとも一の符号化行列を順番に並べる工程と、
    前記入力データシークエンスを入力データ行列に配置する工程と、
    前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する工程と
    を備えることを特徴とする符号化方法。
  13. 前記決定された少なくとも一の符号化行列を順番に並べる工程は、前記少なくとも一の符号化行列の列を、各列のビット値により表わされる整数値が小さい順に並べる工程を備え、最上行のビットは、各列の最下位ビットに対応することを特徴とする請求項12に記載の符号化方法。
  14. 前記決定された少なくとも一の符号化行列の最右列の後ろに所定値の列を付加する工程と、
    前記決定された少なくとも一の符号化行列を順番に並べる前に、前記決定された少なくとも一の符号化行列の最上行の下に所定値の行を付加する工程と
    を更に備えることを特徴とする請求項12に記載の符号化方法。
  15. 前記所定値の列は、全てゼロの列であることを特徴とする請求項12に記載の符号化方法。
  16. 前記所定値の行は、全て1の行であることを特徴とする請求項12に記載の符号化方法。
  17. 前記符号化されたデータブロックの所定の行を削除する工程を更に備えることを特徴とする請求項12に記載の符号化方法。
  18. 前記符号化されたデータブロックの所定の列を削除する工程を更に備えることを特徴とする請求項17に記載の符号化方法。
  19. 前記符号化されたデータブロックにおける、所定組の連続ビットを、削除する工程を更に備えることを特徴とする請求項18に記載の符号化方法。
  20. 前記符号化されたデータブロックにおける、所定組の連続ビットを、所定データで置換する工程を更に備えることを特徴とする請求項18に記載の符号化方法。
  21. 前記所定データは、全てゼロ値の一組であることを特徴とする請求項20に記載の符号化方法。
  22. 前記所定データは、巡回冗長検査(CRC)データであることを特徴とする請求項20に記載の符号化方法。
  23. 少なくとも一の符号化行列を決定する第1手段と、
    前記決定された少なくとも一の符号化行列を順番に並べる第2手段と、
    前記入力データシークエンスを入力データ行列に配置する第3手段と、
    前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する第4手段と
    を備えることを特徴とする符号化装置。
  24. 入力データシークエンスを符号化する方法であって、
    少なくとも一の符号化行列を決定する工程と、
    前記決定された少なくとも一の符号化行列を順番に並べる工程と、
    前記入力データシークエンスを入力データ行列に配置する工程と、
    前記配置された少なくとも一の符号化行列を用いて、前記入力データ行列に対して演算を実行し、これにより符号化されたデータブロックを生成する工程と、
    を備える前記符号化する方法を、コンピュータに実行させるコンピュータプログラム製品。
JP2008538850A 2005-11-07 2006-11-07 データを復号化及び符号化するための装置及び方法 Active JP5374156B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US73405405P 2005-11-07 2005-11-07
US73408005P 2005-11-07 2005-11-07
US60/734,054 2005-11-07
US60/734,080 2005-11-07
PCT/SG2006/000337 WO2007053126A1 (en) 2005-11-07 2006-11-07 Methods and devices for decoding and encoding data

Publications (2)

Publication Number Publication Date
JP2009515420A true JP2009515420A (ja) 2009-04-09
JP5374156B2 JP5374156B2 (ja) 2013-12-25

Family

ID=38006160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538850A Active JP5374156B2 (ja) 2005-11-07 2006-11-07 データを復号化及び符号化するための装置及び方法

Country Status (6)

Country Link
US (1) US20090086839A1 (ja)
JP (1) JP5374156B2 (ja)
KR (1) KR101298745B1 (ja)
CN (1) CN101288232B (ja)
SG (1) SG166825A1 (ja)
WO (1) WO2007053126A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070366A (ko) * 2007-01-26 2008-07-30 엘지전자 주식회사 데이터 인코딩/디코딩 방법 및 장치와, 데이터 기록/재생방법 및 장치
FR2964277A1 (fr) * 2010-08-27 2012-03-02 France Telecom Procede et dispositif d'emission, procede et dispositif de reception, programme d'ordinateur correspondants.
US8595604B2 (en) * 2011-09-28 2013-11-26 Lsi Corporation Methods and apparatus for search sphere linear block decoding
US9391641B2 (en) * 2013-04-26 2016-07-12 SK Hynix Inc. Syndrome tables for decoding turbo-product codes
CN107370560B (zh) * 2016-05-12 2020-04-21 华为技术有限公司 一种极化码的编码和速率匹配方法、装置及设备
CN109478897B (zh) * 2016-07-25 2023-05-12 高通股份有限公司 用于构造极化码的方法和装置
CN107666370B (zh) 2016-07-29 2023-09-22 华为技术有限公司 编码方法和设备
US10998922B2 (en) * 2017-07-28 2021-05-04 Mitsubishi Electric Research Laboratories, Inc. Turbo product polar coding with hard decision cleaning
US10374752B2 (en) 2017-08-31 2019-08-06 Inphi Corporation Methods and systems for data transmission

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528840A (ja) * 2002-05-31 2005-09-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 線形ブロック符号の軟復号化

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2708400A1 (fr) * 1993-06-30 1995-02-03 Philips Electronics Nv Encodeur binaire, tolérant aux erreurs.
JPH09238125A (ja) * 1996-02-29 1997-09-09 N T T Ido Tsushinmo Kk 誤り制御方法および装置
FR2753026B1 (fr) * 1996-08-28 1998-11-13 Pyndiah Ramesh Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede
KR100243218B1 (ko) * 1997-07-10 2000-02-01 윤종용 데이터 복호장치와 그 방법
FR2778289B1 (fr) * 1998-05-04 2000-06-09 Alsthom Cge Alcatel Decodage iteratif de codes produits
US6347125B1 (en) * 1999-01-11 2002-02-12 Ericsson Inc. Reduced complexity demodulator for multi-bit symbols
US6418172B1 (en) * 1999-04-21 2002-07-09 National Semiconductor Corporation Look-ahead maximum likelihood sequence estimation decoder
US6460160B1 (en) * 2000-02-14 2002-10-01 Motorola, Inc. Chase iteration processing for decoding input data
US7107505B2 (en) * 2001-03-27 2006-09-12 Comtech Aha Corporation Concatenated turbo product codes for high performance satellite and terrestrial communications
US20040019842A1 (en) * 2002-07-24 2004-01-29 Cenk Argon Efficient decoding of product codes
US7100101B1 (en) * 2002-11-08 2006-08-29 Xilinx, Inc. Method and apparatus for concatenated and interleaved turbo product code encoding and decoding
US7310767B2 (en) * 2004-07-26 2007-12-18 Motorola, Inc. Decoding block codes
US7281190B2 (en) * 2004-11-01 2007-10-09 Seagate Technology Llc Running digital sum coding system
CN100348051C (zh) * 2005-03-31 2007-11-07 华中科技大学 一种增强型帧内预测模式编码方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528840A (ja) * 2002-05-31 2005-09-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 線形ブロック符号の軟復号化

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6011067615; Cenk Argon, et al.: 'An Efficient Chase Decoder for Turbo Product Codes' IEEE Transactions on Communications Vol.52, No.6, 200406, pp.896-898 *
JPN6011067617; Changlong Xu, et al.: 'Chase Decoding Algorithm for Shortened Turbo Product Codes in Flat Fading Channels' Proceedings of the 2006 IEEE Radio and Wireless Symposium , 20060117, pp.15-18 *
JPN6012055934; Simon A. Hirst,他2名: 'Fast Chase algorithm with an application in turbo decoding' Communications, IEEE Transactions on Volume:49 , Issue:10, 200110, pp.1693-1699 *

Also Published As

Publication number Publication date
JP5374156B2 (ja) 2013-12-25
KR20080074858A (ko) 2008-08-13
KR101298745B1 (ko) 2013-08-21
SG166825A1 (en) 2010-12-29
CN101288232A (zh) 2008-10-15
US20090086839A1 (en) 2009-04-02
CN101288232B (zh) 2011-11-16
WO2007053126A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP5374156B2 (ja) データを復号化及び符号化するための装置及び方法
US8726137B2 (en) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
US6848069B1 (en) Iterative decoding process
US10326478B2 (en) Apparatus and method for encoding and decoding data in twisted polar code
JP4975301B2 (ja) 連結された反復型と代数型の符号化
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
EP1798861B1 (en) LDPC encoding through decoding algorithm
US20100146372A1 (en) Decoding of serial concatenated codes using erasure patterns
CN110690907B (zh) 一种已知支路信息turbo码删除模式估计方法
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
JP5267883B2 (ja) 通信システム、送信装置、誤り訂正符号再送方法、通信プログラム
CN109787641B (zh) staircase码的解码方法、装置及存储介质
CN107026655B (zh) 用于对码字进行译码的方法及译码器
JP4244700B2 (ja) ターボ復号器及びそれに用いるダイナミック復号方法
EP3652863A1 (en) Generalized low-density parity check codes (gldpc)
JP4202161B2 (ja) 符号化装置および復号装置
JP5523064B2 (ja) 復号装置及び方法
EP1511178A1 (en) A method of decoding a data word
CN111527705B (zh) 用于解码器重用的信道码构造
EP4205284A1 (en) Staircase polar encoding and decoding
US7840867B2 (en) Iterative n-dimensional decoding
US20100318873A1 (en) Tree Decoding Method For Decoding Linear Block Codes
KR101257776B1 (ko) 상태-체크 코드를 이용한 부호화 방법 및 부호화 장치
KR100997668B1 (ko) 채널 코딩 복호방법 및 복호기
JP4528168B2 (ja) 復号器及び復号方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130920

R150 Certificate of patent or registration of utility model

Ref document number: 5374156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250