CN107026655B - 用于对码字进行译码的方法及译码器 - Google Patents

用于对码字进行译码的方法及译码器 Download PDF

Info

Publication number
CN107026655B
CN107026655B CN201611216448.2A CN201611216448A CN107026655B CN 107026655 B CN107026655 B CN 107026655B CN 201611216448 A CN201611216448 A CN 201611216448A CN 107026655 B CN107026655 B CN 107026655B
Authority
CN
China
Prior art keywords
check
low density
decoding
initial estimate
density parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611216448.2A
Other languages
English (en)
Other versions
CN107026655A (zh
Inventor
翁晟佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202011296302.XA priority Critical patent/CN112468158A/zh
Publication of CN107026655A publication Critical patent/CN107026655A/zh
Application granted granted Critical
Publication of CN107026655B publication Critical patent/CN107026655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1157—Low-density generator matrices [LDGM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations

Abstract

本发明公开了一种用于对低密度奇偶校验数据进行译码以对码字进行译码的方法，所述方法包括以下步骤：接收多个初始估测，所述初始估测代表来自多个变数节点的码字；发送所述初始估测至对应的多个校验节点；使用所述初始估测中所有的初始估测来计算多个后验机率值以及一外部信息，并且将所述后验机率值以及所述外部信息发送至所述变数节点；监测接收于所述校验节点的所述外部信息；当所述外部信息开始收敛时，针对所述初始估测启用一症状校验；以及当所述症状校验等于零时，提前终止译码程序。本发明的有益之处在于，利用和‑积算法来对低密度奇偶校验码进行硬判定软译码，因而达到省电的效果。

Description

用于对码字进行译码的方法及译码器
技术领域
本发明涉及低密度奇偶校验(low-density parity check，LDPC)解码，尤其是涉及一种用于节省电力的低密度奇偶校验译码器和相关的译码方法。
背景技术
低密度奇偶校验译码器使用具有奇偶位(parity bit)的线性错误校正码来进行译码，其中奇偶位会提供用于验证接收到的码字(codeword)的奇偶方程式给译码器。举例来说，低密度奇偶校验可为一具有固定长度的二进制代码，其中所有的符元(symbol)相加会等于零。
在编码过程中，所有的数据位会被重复执行并且被传送至对应的编码器，其中每个编码器会产生一奇偶符元(parity symbol)。码字是由k个信息位(information digit)以及r个校验位(check digit)所组成。如果码字总共有n位，则k＝n-r。上述码字可用一奇偶校验矩阵来表示，其中所述奇偶校验矩阵具有r列(表示方程式的数量)以及n行(表示位数)，如图1所示。这些码的所以被称为「低密度」是因为相较于奇偶校验矩阵中位0的数量而言，位1的数量相对的少。在解码过程中，每次的奇偶校验都可视为一奇偶校验码，并随后与其他奇偶校验码一起进行交互校验(cross-check)，其中译码会在校验节点(check node)进行，而交互校验会在变数节点(variable node)进行。
LDPC译码器支持三种模式：硬判定硬解码(hard decision hard decoding)、软判定硬解码(soft decision hard decoding)，以及软判定软解码(soft decision harddecoding)。图1是奇偶校验矩阵H(图1的上半部份)以及Tanner Graph(图1的下半部份)的示意图，其中Tanner Graph是另一种表示码字的方式，并且可用于解释当使用一位翻转(bit flipping)算法时，LDPC译码器的一些关于硬判定软解码的操作。
在Tunner Graph中，方形(C1～C4)所表示的校验节点(check node)代表奇偶位(parity bit)的数量，且圆形(V1～V7)所表示的变数节点(variable node)是一码字中位的数量。如果一特定方程式与码符元(code symbol)有关，则对应的校验节点与变数节点之间会以联机来表示。被估测的消息会沿着这些联机来传递，并且于节点上以不同的方式组合。一开始时，变数节点将发送一估测至所有联机上的校验节点，其中这些联机包括被认为是正确的位。接着，每个校验节点会依据对所有其他的连接的估测(connected estimate)来针对每一变数节点进行新的估测，并且将新的估测传回至变数节点。新的估测是基于：奇偶校验方程式迫使所有的变数节点连接至一特定校验节点，以使总和为零。
这些变数节点会接收新的信息以及使用一多数规则(majority rule)(也就是硬判定)，来判断所传送的原始位的值是否正确，若不正确，所述原始位会被翻转(flipped)。所述位接着会被传回至所述校验节点，且上述步骤会被迭代地执行一预定次数，直到符合这些校验节点的奇偶校验方程式。若有符合这些奇偶校验方程式(也就是校验节点所计算的值符合接收自变数节点的值)，则可启用提前终止(early termination)，这会使得系统在最大迭代次数达到之前就结束译码程序。
所述奇偶校验限制是由进行一症状校验(syndrome check)来实施。一个有效的码字将会符合方程式：H.CT＝S＝0，其中H是奇偶矩阵、C是硬判定码字，且S是症状。当S等于零时，表示译码程序已完成，且不需要更进一步的信息。一般来说，硬判定以及症状校验会在迭代期间执行，其中一非零(non-zero)症状表示有奇性(odd parity)存在，并且需要再执行新的译码迭代。
如上所述，通常会对每一次迭代进行症状校验以进行提前终止(EarlyTermination)。由于在一开始的迭代中，一码字不太可能会通过奇偶校验，因此若对于每一次迭代都进行症状校验会浪费电源。反的，若能降低症状校验的频率，则能够达到省电的效果。
发明内容
本发明的一目的在于公开一种用于估测进行症状校验的最佳时间点的系统以及方法，并且利用所述系统以及方法来在一低密度奇偶校验(low-density parity check，LDPC)译码器中降低进行症状校验的频率。
本发明的一实施例公开了一种用于对低密度奇偶校验数据进行译码以译码一码字(codeword)的方法，所述方法包括以下步骤：接收多个初始估测(initial estimate)，所述初始估测代表来自多个变数节点(variable node)的码字；发送所述初始估测至对应的多个校验节点；使用所述初始估测中所有的初始估测来计算多个后验机率(a posterioriprobability，APP)值以及一外部信息(extrinsic information)，并且将所述后验机率值以及所述外部信息发送至所述变数节点；监测接收于所述校验节点的所述外部信息；当所述外部信息开始收敛到同一正负号(sign)时，针对所述初始估测启用一症状校验(syndrome check)；以及当所述症状校验等于零时，提前终止(early termination)译码程序。
本发明的一实施例公开了一种用于解码一码字的低密度奇偶校验译码器，包括一更新存储器、一减法器、一处理器、一加法器、低密度奇偶侦测电路、一提前终止电路以及一置换器。所述更新存储器是用于储存多个初始估测；所述减法器是耦接于所述更新存储器，并且用于产生一结果值以更新所述初始估测；所述处理器是耦接于所述减法器，并且用于产生多个后验机率(a posteriori probability，APP)值以及一外部信息(extrinsicinformation)；所述一加法器是耦接于所述处理器以及所述更新存储器器，并且用于对所述后验机率值以及所述初始估测进行累加，以产生多个更新后初始估测；所述低密度奇偶侦测电路是耦接于所述加法器，并且用于侦测所述更新后初始估测；所述提前终止电路是耦接于所述低密度奇偶侦测电路，并且用于对所述更新后初始估测进行症状校验(syndrome check)，以及于所述更新后初始估测通过症状校验时结束译码程序；所述置换器是耦接于所述低密度侦测电路以及所述提前终止电路之间，其中当所述低密度侦测电路判断所述外部信息收敛至同一正负号时，所述置换器发送所述更新后初始估测至所述提前终止电路。
附图说明
图1是根据先前技术的用于进行低密度奇偶校验译码的一奇偶校验矩阵以及Tanner Graph的示意图。
图2是根据本发明一实施例的低密度奇偶校验译码器的示意图。
其中，附图标记说明如下：
200 低密度奇偶校验译码器
210 比较电路
220、240 区块
230 排序存储器
250 更新存储器
260 低密度奇偶侦测模块
270 置换器
280 提前终止校验电路
290 处理区块
具体实施方式
本发明的目的在于决定进行症状校验的最佳时间以节省电源，且目标是只有在结果(也就是上述的症状)可能等于零的时候才进行症状校验，而非如同先前技术在每一次迭代都进行症状校验。
以下列举两个方程式来说明本发明的方法，如以上关于先前技术的段落中所述，当症状(syndrome)等于零时，表示符合奇偶校验且译码程序可被终止。上述症状是通过将所述变数节点(variable node)值乘上奇偶校验矩阵而产生，如出方程式1所示：
H.CT＝S (1)
当S等于零时，这表示可终止译码程序以及硬判定；否则，继续执行下一次的迭代。
此外，本发明使用和-积(sum-product)译码算法来判断何时可启用症状校验，而不使用位翻转(bit flipping)算法。在本发明所采用的和-积算法中，每一用于表示判定的信号是机率值。在位翻转算法中，虽然进行了硬判定，然而实际上接收到的是真实值(realvalue)，其中位0、1分别表示正判定(positive decision)、负判定(negative decision)，且数值的大小表示判定的可信度(level of confidence)，此即为所谓的「软信息」(softinformation)。和-积算法可通过针对每一位计算一后验机率(a posterioriprobability，APP)值APPj来使用此软信息。后验机率值是在所有的奇偶校验都符合的情况下时，某一位会等于1的机率，而所述后验机率值APPj的近似值(approximation)将会基于一系列的迭代来运算。
上述迭代会遵循位翻转算法，除了每次所计算的是：在所述位是一特定值的情况下，一奇偶校验方程式会被符合的机率。在所述校验节点每一次回传一机率值时，同时也会针对接着要被所述变数节点使用的位来回传独立于所述机率值的外部信息(extrinsicinformation)，以作为下一次迭代的先验信息(a priori information)。
变数节点值、校验节点值以及用于和-积解码的后验机率值之间的关系如方程式2所示：
APPj–Rij＝Qij (2)
其中APPj是校验节点所传送的后验机率值，Qij是来自变数节点的响应值，以及Rij是来自所述校验节点的外部信息。下标j表示某一奇偶校验方程式，以及下标i表示所述程序代码的某一位。
在上述和-积算法中，当一码字被建立时，APPj会逐渐地收敛。从方程式(2)可看出当APPj逐渐地在一码字中收敛，Rij也会收敛但会小于APPj。此外，当Qij收敛的时候，Qij的正负会大致相同(approximately equal)于APPj的正负。因此，LDPC系统可通过使用一侦测电路来于多个校验节点值收敛到同一正负号(sign)的时候进行判断，以得知症状校验应该何时被启用。
接着，当症状校验被启用时，Qij值会代入方程式(1)，以判断所述奇偶校验条件是否符合。一旦所述码字符合所述奇偶校验，可启用提前终止(early termination)来直接结束译码程序，而不需要等到迭代的最大数量已达到时才结束译码程序。
本发明实施例通过关闭症状校验，直到判断出来自校验节点的外部信息(或称软信息(soft information))有收敛至同一正负号才执行症状校验，可避免对每次迭代都进行症状校验而衍生的耗电。也就是说，当判断出一码字不会符合奇偶条件时，可避免多余地执行症状校验。此外，本发明在实作上使用一简单的侦测电路即可侦测到外部信息的正负，而不需要在LDPC译码器中额外套用复杂的电路架构。
参见图2，图2是根据本发明一实施例的低密度奇偶校验译码器200的示意图。如图2所示，排序存储器(order memory)230会接收到对应于所接收的符元(symbol)的多个对数可能性比(log likelihood ratio，LLR)，并且将其以向量的形式储存，而成为多个通道值。所述通道值以及对应的矩阵会被传递至一减法器(subtractor)(如图2中处理区块290内“-”所示)，且结果值D会被传送至比较电路210以更新所述通道值，以及传送至更新存储器250。之后，更新存储器250再传送一结果至处理区块290，其中输出处理区块290会输出多个调整后的矩阵(modified metrics)。经过调整后的通道值以及矩阵会于加法器(如图2中处理区块290内“+”所示)累加，以产生一新的APP值。在先前技术中，此新的APP值会直接被传送至置换器(permutator)(例如图2所示的置换器270)，而置换器270就会通过提前终止校验电路280来启动一症状校验操作。然而在本发明中，新的APP值会先被传送至一低密度奇偶(low parity)侦测模块260，而不会直接传送至置换器270。低密度奇偶侦测模块260是用于侦测接收来自加法器的Rij值，以判断这些Rij值何时会收敛至同一正负号，并据此判断Qij值是否稳定。若符合上述条件(也就是Rij值已收敛至同一正负号且Qij值已经稳定)，置换器270会传送数据至提前终止校验电路280。若不符合上述条件(也就是Rij值尚未收敛至同一正负号及/或Qij值尚未稳定)，置换器270会直接进行新的迭代，而不启用症状校验。比较电路210以及区块220、240(分别以W seq、R seq示意)的操作为本领域通常知识者可轻易了解，为简洁的故，其细节不再赘述。
综上所述，本发明利用和-积算法来对低密度奇偶校验码进行硬判定软译码(harddecision soft decoding)，因而达到省电的效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于对低密度奇偶校验数据进行译码以对码字进行译码的方法，其特征在于，包括以下步骤：
接收多个初始估测，所述初始估测代表来自多个变数节点的码字；
发送所述初始估测至对应的多个校验节点；
使用所述初始估测中所有的初始估测来计算多个第一后验机率值以及一第一外部信息，并且将所述第一后验机率值以及所述第一外部信息发送至所述变数节点；
对所述第一后验机率值以及所述初始估测进行累加，以产生多个更新后初始估测，并且发送所述更新后初始估测至对应的所述校验节点；
监测所述校验节点所接收的所述更新后初始估测以及所述第一外部信息；当所述第一外部信息开始收敛到同一正负号时，针对所述更新后初始估测启用症状校验；以及
当针对所述更新后初始估测的症状校验等于零时，判定所述更新后初始估测为通过症状校验，并且提前终止译码程序。
2.如权利要求1所述的方法，其特征在于，当所述第一外部信息并未开始收敛时，所述方法还包括以下步骤：
使用所述更新后初始估测来计算多个第二后验机率值以及一第二外部信息，并且将所述第二后验机率值以及所述第二外部信息发送至所述变数节点。
3.如权利要求2所述的方法，其特征在于，所述方法的所述步骤是迭代地执行一预定次数。
4.如权利要求1所述的方法，其特征在于，所述译码程序采用和-积算法。
5.一种用于解码一码字的低密度奇偶校验译码器，其特征在于，包括：
一更新存储器，用于储存多个初始估测；
一减法器，耦接于所述更新存储器，所述减法器用于产生一结果值以更新所述初始估测；
一处理器，耦接于所述减法器，所述处理器用于产生多个后验机率值以及一外部信息；
一加法器，耦接于所述处理器以及所述更新存储器，所述加法器用于对所述后验机率值以及所述初始估测进行累加，以产生多个更新后初始估测；
一低密度奇偶侦测电路，耦接于所述加法器，所述低密度奇偶侦测电路用于侦测所述更新后初始估测；
一提前终止电路，耦接于所述低密度奇偶侦测电路，所述提前终止电路用于对所述更新后初始估测进行症状校验，以及于所述更新后初始估测通过症状校验时结束译码程序；以及
一置换器，耦接于所述低密度侦测电路以及所述提前终止电路之间，其中当所述低密度侦测电路判断所述外部信息收敛至同一正负号时，所述置换器发送所述更新后初始估测至所述提前终止电路。
6.如权利要求5所述的低密度奇偶校验译码器，其特征在于，当所述低密度奇偶侦测电路判断所述外部信息未收敛至同一正负号时，所述置换器进行所述低密度奇偶校验译码器的下一次迭代，而不发送所述更新后初始估测至所述提前终止电路。
7.如权利要求6所述的低密度奇偶校验译码器，其特征在于，所述低密度奇偶校验译码器执行一预定次数的迭代。
8.如权利要求5所述的低密度奇偶校验译码器，其特征在于，所述译码程序采用和-积算法。
CN201611216448.2A 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器 Active CN107026655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011296302.XA CN112468158A (zh) 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/012,872 2016-02-02
US15/012,872 US20170222659A1 (en) 2016-02-02 2016-02-02 Power improvement for ldpc

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011296302.XA Division CN112468158A (zh) 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器

Publications (2)

Publication Number Publication Date
CN107026655A CN107026655A (zh) 2017-08-08
CN107026655B true CN107026655B (zh) 2020-12-08

Family

ID=59387377

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011296302.XA Pending CN112468158A (zh) 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器
CN201611216448.2A Active CN107026655B (zh) 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011296302.XA Pending CN112468158A (zh) 2016-02-02 2016-12-26 用于对码字进行译码的方法及译码器

Country Status (3)

Country Link
US (1) US20170222659A1 (zh)
CN (2) CN112468158A (zh)
TW (2) TWI641233B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374592B2 (en) 2020-03-02 2022-06-28 Micron Technology, Inc. Iterative error correction with adjustable parameters after a threshold number of iterations
US11146291B2 (en) * 2020-03-02 2021-10-12 Micron Technology, Inc. Configuring iterative error correction parameters using criteria from previous iterations
CN114785353A (zh) * 2022-03-24 2022-07-22 山东岱微电子有限公司 低密度奇偶校验码译码方法、系统、设备、装置及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045071A (zh) * 2009-10-12 2011-05-04 马维尔国际贸易有限公司 改善用于低功率应用的ldpc解码器中的功耗
CN103208995A (zh) * 2013-03-27 2013-07-17 东南大学 一种低密度奇偶校验码译码的提前终止方法
US9048872B2 (en) * 2013-03-15 2015-06-02 National Tsing Hua University Layered decoding architecture with reduced number of hardware buffers for LDPC codes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639914B1 (ko) * 2003-12-26 2006-11-01 한국전자통신연구원 병렬연접 ｌｄｐｃ 부호의 패러티 검사 행렬 형성 방법.
US7395495B2 (en) * 2004-01-12 2008-07-01 Intel Corporation Method and apparatus for decoding forward error correction codes
US7281192B2 (en) * 2004-04-05 2007-10-09 Broadcom Corporation LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing
US7882415B2 (en) * 2004-12-29 2011-02-01 Intel Corporation 3-Stripes gilbert low density parity-check codes
CN101465652A (zh) * 2007-12-20 2009-06-24 中兴通讯股份有限公司 一种低密度奇偶校验的译码方法
TWI387211B (zh) * 2008-10-30 2013-02-21 Core Wireless Licensing Sarl 使用區塊結構化同位核對矩陣以提供半平行低密度同位核對解碼之方法、設備、電腦程式產品及裝置
TWI419481B (zh) * 2009-12-31 2013-12-11 Nat Univ Tsing Hua 低密度奇偶檢查碼編解碼器及其方法
KR101854954B1 (ko) * 2011-07-29 2018-05-04 샌디스크 테크놀로지스 엘엘씨 치환 소행렬의 합을 사용하는 체크섬
US8645810B2 (en) * 2011-07-31 2014-02-04 Sandisk Technologies Inc. Fast detection of convergence or divergence in iterative decoding
US9356649B2 (en) * 2012-12-14 2016-05-31 Huawei Technologies Co., Ltd. System and method for low density spreading modulation detection
US9467171B1 (en) * 2013-04-08 2016-10-11 Marvell International Ltd. Systems and methods for on-demand exchange of extrinsic information in iterative decoders
US9337868B2 (en) * 2013-07-22 2016-05-10 Nec Corporation Iterative decoding for cascaded LDPC and TCM coding
TWI504162B (zh) * 2013-12-17 2015-10-11 Univ Yuan Ze A layer operation stop method for low density parity check decoding
US9692450B2 (en) * 2015-05-11 2017-06-27 Maxio Technology (Hangzhou) Ltd. Systems and methods for early exit of layered LDPC decoder

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102045071A (zh) * 2009-10-12 2011-05-04 马维尔国际贸易有限公司 改善用于低功率应用的ldpc解码器中的功耗
US9048872B2 (en) * 2013-03-15 2015-06-02 National Tsing Hua University Layered decoding architecture with reduced number of hardware buffers for LDPC codes
CN103208995A (zh) * 2013-03-27 2013-07-17 东南大学 一种低密度奇偶校验码译码的提前终止方法

Also Published As

Publication number Publication date
TWI641233B (zh) 2018-11-11
CN112468158A (zh) 2021-03-09
TW201902139A (zh) 2019-01-01
CN107026655A (zh) 2017-08-08
US20170222659A1 (en) 2017-08-03
TWI685211B (zh) 2020-02-11
TW201729545A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
CN107276594B (zh) 使用硬选取硬译码模式下的译码器产生软信息的方法
CN107425856B (zh) 低密度奇偶校验译码器以及对其进行省电的方法
CN108352846B (zh) 用于低误差底限状况的ldpc后处理器架构及方法
CN112104377B (zh) 在硬决策软解码期间决定何时结束位翻转算法的方法
CN107528597B (zh) 一种基于crc校验码的ldpc码后处理译码方法
Sarkis et al. Increasing the speed of polar list decoders
JP4777876B2 (ja) ターボデコーダの反復の早期終了
CN110100403B (zh) 使用极化编码数据传输的通信系统中的错误检测
US10848182B2 (en) Iterative decoding with early termination criterion that permits errors in redundancy part
JP5374156B2 (ja) データを復号化及び符号化するための装置及び方法
CN107026655B (zh) 用于对码字进行译码的方法及译码器
WO2018179246A1 (en) Check bit concatenated polar codes
US20150372695A1 (en) Method and apparatus of ldpc decoder with lower error floor
Grinchenko et al. Improving performance of multithreshold decoder over binary erasure channel
US9793924B1 (en) Method and system for estimating an expectation of forward error correction decoder convergence
KR20130012549A (ko) Ｌｄｐｃ 부호화, 복호화 방법 및 그 방법을 이용하는 장치
US9231620B2 (en) Iterative decoding device and related decoding method for irregular low-density parity-check code capable of improving error correction performance
KR20160002946A (ko) 10gbase-t 시스템에서 ldpc 인코더의 방법 및 장치
KR101630114B1 (ko) 최소합 알고리즘을 이용한 ldpc 복호화 장치 및 방법
KR102045438B1 (ko) Ldpc 부호의 복호를 위한 방법 및 장치
KR101484066B1 (ko) 엘디피시 부호의 디코딩 방법
Hadavian et al. Ordered Reliability Direct Error Pattern Testing Decoding Algorithm
CN118054797A (zh) 编码及译码方法、装置、设备
WO2020151835A1 (en) Combined belief propgation (bp) and ordered statistics decoding (osd) for concatenated codes
KR101257776B1 (ko) 상태-체크 코드를 이용한 부호화 방법 및 부호화 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant