TWI685211B

TWI685211B - 用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器

Info

Publication number: TWI685211B
Application number: TW107133845A
Authority: TW
Inventors: 翁晟祐
Original assignee: 慧榮科技股份有限公司
Priority date: 2016-02-02
Filing date: 2016-03-30
Publication date: 2020-02-11
Also published as: CN112468158A; US20170222659A1; TW201902139A; TWI641233B; CN107026655A; CN107026655B; TW201729545A; CN112468158B

Abstract

對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法，包含：接收來自多個變數節點的碼字；發送該些碼字至對應的多個校驗節點；使用該些碼字來計算多個後驗機率值和一外部資訊並且發送至該些變數節點；對該些後驗機率值和該些碼字進行累加，以產生多個更新後碼字，並且發送該些更新後碼字至對應的該些校驗節點；監測該些校驗節點所接收的該些更新後碼字和該外部資訊；判斷該外部資訊是否開始收斂到同一正負屬性，以針對該些更新後碼字啟用症狀校驗；以及當症狀校驗等於零時，判定該些更新後碼字為通過症狀校驗，並且提前終止解碼程序。

Description

用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器

本發明涉及低密度奇偶校驗（low-density parity check，LDPC）解碼，尤其涉及一種用於節省電力的低密度奇偶校驗解碼器和相關的解碼方法。

低密度奇偶校驗解碼器係使用具有奇偶位元（parity bit）的線性錯誤校正碼來進行解碼，其中奇偶位元會提供用以驗證接收到的碼字（codeword）的奇偶方程式給解碼器。舉例來說，低密度奇偶校驗可為一具有固定長度的二進位碼，其中所有的符元（symbol）相加會等於零。

在編碼過程中，所有的資料位元會被重複執行並且被傳送至對應的編碼器，其中每個編碼器會產生一奇偶符元（parity symbol）。碼字係由k個訊息位元（information digit）以及r個校驗位元（check digit）所組成。如果碼字總共有n位元，則k = n-r。上述碼字可用一奇偶校驗矩陣來表示，其中該奇偶校驗矩陣具有r列（表示方程式的數量）以及n行（表示位元數），如第1圖所示。這些碼之所以被稱為「低密度」是因為相較於奇偶校驗矩陣中位元0的數量而言，位元1的數量相對的少。在解碼過程中，每次的奇偶校驗皆可視為一奇偶校驗碼，並隨後與其他奇偶校驗碼一起進行交互校驗（cross-check），其中解碼會在校驗節點（check node）進行，而交互校驗會在變數節點（variable node）進行。

LDPC解碼器支持三種模式：硬判定硬解碼（hard decision hard decoding）、軟判定硬解碼（soft decision hard decoding），以及軟判定軟解碼（soft decision hard decoding）。第1圖係為奇偶校驗矩陣H（第1圖的上半部份）以及Tanner Graph（第1圖的下半部份）的示意圖，其中Tanner Graph係為另一種表示碼字的方式，並且可用於解釋當使用一位元翻轉（bit flipping）演算法時，LDPC解碼器的一些關於硬判定軟解碼的操作。

在Tunner Graph中，方形（C1～C4）所表示的校驗節點（check node）代表奇偶位元（parity bit）的數量，且圓形（V₁ ～V₇ ）所表示的變數節點（variable node）係為一碼字中位元的數量。如果一特定方程式與碼符元（code symbol）有關，則對應的校驗節點與變數節點之間會以連線來表示。被估測的消息會沿著這些連線來傳遞，並且於節點上以不同的方式組合。一開始時，變數節點將發送一估測至所有連線上的校驗節點，其中這些連線包含被認為是正確的位元。接著，每個校驗節點會依據對所有其他的連接的估測（connected estimate）來針對每一變數節點進行新的估測，並且將新的估測傳回至變數節點。新的估測係基於：奇偶校驗方程式迫使所有的變數節點連接至一特定校驗節點，以使總和為零。

這些變數節點會接收新的資訊以及使用一多數規則（majority rule）（亦即硬判定)，來判斷所傳送的原始位元之值是否正確，若不正確，該原始位元會被翻轉（flipped）。該位元接著會被傳回至該些校驗節點，且上述步驟會被迭代地執行一預定次數，直到符合這些校驗節點的奇偶校驗方程式。若有符合這些奇偶校驗方程式 (亦即校驗節點所計算之值符合接收自變數節點之值)，則可啟用提前終止（early termination），這會使得系統在最大迭代次數達到之前就結束解碼程序。

該些奇偶校驗限制係由進行一症狀校驗（syndrome check）來實施。一個有效的碼字將會符合方程式： H．C^T = S = 0，其中H 係為奇偶矩陣、C 係為硬判定碼字，且S係為症狀。當S等於零時，表示解碼程序已完成，且不需要更進一步的資訊。一般來說，硬判定以及症狀校驗會在迭代期間執行，其中一非零（non-zero）症狀表示有奇性（odd parity）存在，並且需要再執行新的解碼迭代。

如上所述，通常會對每一次迭代進行症狀校驗以進行提前終止（Early Termination）。由於在一開始的迭代中，一碼字不太可能會通過奇偶校驗，因此若對於每一次迭代皆進行症狀校驗會浪費電源。反之，若能降低症狀校驗的頻率，則能夠達到省電的效果。

本發明的一目的在於提供一種用於估測進行症狀校驗的最佳時間點的系統以及方法，並且利用所述系統以及方法來在一低密度奇偶校驗（low-density parity check，LDPC）解碼器中降低進行症狀校驗的頻率。

本發明的一實施例提供了一種用於對低密度奇偶校驗（low-density parity check，LDPC）資料進行解碼以對碼字（codeword）進行解碼的方法，該方法包含以下步驟：接收來自多個變數節點（variable node）的碼字；發送該些碼字至對應的多個校驗節點(check node)；使用該些碼字來計算多個後驗機率（a posteriori probability，APP）值以及一外部資訊（extrinsic information），並且將該些後驗機率值以及該外部資訊發送至該些變數節點；對該些後驗機率值以及該些碼字進行累加，以產生多個更新後碼字，並且發送該些更新後碼字至對應的該些校驗節點；監測該些校驗節點所接收的該些更新後碼字以及該外部資訊；判斷該外部資訊是否開始收斂，以提前判斷該外部資訊是否符合奇偶條件；當該外部資訊開始收斂到同一正負屬性時，針對該些更新後碼字啟用症狀校驗（syndrome check）；以及當針對該些更新後碼自的症狀校驗等於零時，判定該些更新後碼字為通過症狀校驗，並且提前終止（early termination）解碼程序。

本發明的一實施例提供了一種一種用於解碼一碼字（codeword）的低密度奇偶校驗（low-density parity check，LDPC）解碼器，該解碼器包含：一通道記憶體，用於儲存多個碼字；一減法器（subtractor），耦接於該通道記憶體，該減法器用以產生一結果值以更新該些碼字；一處理器，耦接於該減法器，該處理器用以產生多個後驗機率（a posteriori probability，APP）值以及一外部資訊(extrinsic information)；一加法器，耦接於該處理器以及該通道記憶體，該加法器用以對該些後驗機率值以及該些碼字進行累加，以產生多個更新後碼字；一低密度奇偶偵測電路，耦接於該加法器，該低密度奇偶偵測電路用以偵測該些更新後碼字；一提前終止（early termination）電路，耦接於該低密度奇偶偵測電路，該提前終止電路用以對該些該些更新後碼字進行症狀校驗（syndrome check），以及於該些更新後碼字通過症狀校驗時結束解碼程序；以及一置換器（permutator），耦接於該低密度偵測電路以及該提前終止電路之間，其中該低密度偵測電路判斷該外部資訊是否收斂，以提前判斷該外部資訊是否符合奇偶條件；以及當該低密度偵測電路判斷該外部資訊收斂至同一正負屬性時，該置換器發送該些更新後碼字至該提前終止電路。

本發明的目的在於決定進行症狀校驗的最佳時間以節省電源，且目標是只有在結果（亦即上述之症狀）可能等於零的時候才進行症狀校驗，而非如同先前技術在每一次迭代都進行症狀校驗。

以下列舉兩個方程式來說明本發明的方法，如以上關於先前技術的段落中所述，當症狀（syndrome）等於零時，表示符合奇偶校驗且解碼程序可被終止。上述症狀係藉由將所述變數節點（variable node）值乘上奇偶校驗矩陣而產生，如出方程式 1所示： H．C^T = S (1)

當 S等於零時，這表示可終止解碼程序以及硬判定；否則，繼續執行下一次的迭代。

此外，本發明使用和-積（sum-product）解碼演算法來判斷何時可啟用症狀校驗，而不使用位元翻轉（bit flipping）演算法。在本發明所採用的和-積演算法中，每一用以表示判定的訊號係為機率值。在位元翻轉演算法中，雖然進行了硬判定，然而實際上接收到的是真實值（real value），其中位元0 、 1分別表示正判定（positive decision）、負判定(negative decision)，且數值的大小表示判定的可信度（level of confidence），此即為所謂的「軟資訊」（soft information）。和-積演算法可藉由針對每一位元計算一後驗機率（a posteriori probability，APP）值APP_j 來使用此軟資訊。後驗機率值係為在所有的奇偶校驗都符合的情況下時，某一位元會等於1的機率，而該後驗機率值APP_j 的近似值（approximation）將會基於一系列的迭代來運算。

上述迭代會遵循位元翻轉演算法，除了每次所計算的是：在該位元係為一特定值的情況下，一奇偶校驗方程式會被符合的機率。在該校驗節點每一次回傳一機率值時，同時也會針對接著要被該些變數節點使用的位元來回傳獨立於該機率值的外部資訊（extrinsic information），以作為下一次迭代的先驗資訊（a priori information）。

變數節點值、校驗節點值以及用於和-積解碼的後驗機率值之間的關係如方程式 2所示： APP_j – R_ij = Q_ij (2)

其中APP_j 係為校驗節點所傳送的後驗機率值，Q_ij 係為來自變數節點的響應值，以及 Rij 係為來自該校驗節點的外部資訊。下標j表示某一奇偶校驗方程式，以及下標i表示該程式碼的某一位元。

在上述和-積演算法中，當一碼字被建立時，APP_j 會逐漸地收斂。從方程式 (2)可看出當APP_j 逐漸地在一碼字中收斂，R_ij 也會收斂但會小於APP_j 。此外，當Q_ij 收斂的時候，Q_ij 的正負會大致相同（approximately equal）於APP_j 的正負。因此，LDPC系統可藉由使用一偵測電路來於多個校驗節點值收斂到同一正負號（sign）的時候進行判斷，以得知症狀校驗應該何時被啟用。

接著，當症狀校驗被啟用時，Q_ij 值會代入方程式 (1)，以判斷該些奇偶校驗條件是否符合。一旦該碼字符合該奇偶校驗，可啟用提前終止（early termination）來直接結束解碼程序，而不需要等到迭代的最大數量已達到時才結束解碼程序。

本發明實施例藉由關閉症狀校驗，直到判斷出來自校驗節點的外部資訊（或稱軟資訊（soft information））有收斂至同一正負號才執行症狀校驗，可避免對每次迭代都進行症狀校驗而衍生的耗電。亦即，當判斷出一碼字不會符合奇偶條件時，可避免多餘地執行症狀校驗。此外，本發明在實作上使用一簡單的偵測電路即可偵測到外部資訊的正負，而不需要在LDPC解碼器中額外套用複雜的電路架構。

參見第2圖，第2圖係為根據本發明一實施例的低密度奇偶校驗解碼器200的示意圖。如第2圖所示，排序記憶體（order memory）230會接收到對應於所接收的符元（symbol）的多個對數可能性比（log likelihood ratio，LLR)，並且將其以向量的形式儲存，而成為多個通道值。該些通道值以及對應的矩陣會被傳遞至一減法器（subtractor）（如第2圖中處理區塊290 內“-”所示），且結果值D會被傳送至比較電路210以更新該些通道值，以及傳送至更新記憶體250。之後，更新記憶體250再傳送一結果至處理區塊290，其中輸出處理區塊290會輸出多個調整後的矩陣（modified metrics）。經過調整後的通道值以及矩陣會於加法器（如第2圖中處理區塊290 內“+”所示）累加，以產生一新的APP值。在先前技術中，此新的APP值會直接被傳送至置換器（permutator）（例如第2圖所示的置換器270），而置換器270就會藉由提前終止校驗電路280來啟動一症狀校驗操作。然而在本發明中，新的APP值會先被傳送至一低密度奇偶(low parity)偵測模組260，而不會直接傳送至置換器270。低密度奇偶偵測模組260係用以偵測接收來自加法器的Rij值，以判斷這些Rij值何時會收斂至同一正負號，並據以判斷Qij值是否穩定。若符合上述條件（亦即Rij值已收斂至同一正負號且Qij值已經穩定），置換器270會傳送資料至提前終止校驗電路280。若不符合上述條件（亦即Rij值尚未收斂至同一正負號及/或Qij值尚未穩定），置換器270會直接進行新的迭代，而不啟用症狀校驗。比較電路210以及區塊220、240（分別以W seq、R seq示意）的操作為本領域通常知識者可輕易瞭解，為簡潔之故，其細節不再贅述。

綜上所述，本發明利用和-積演算法來對低密度奇偶校驗碼進行硬判定軟解碼（hard decision soft decoding），因而達到省電的效果。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

200‧‧‧低密度奇偶校驗解碼器 210‧‧‧比較電路 220、240‧‧‧區塊 230‧‧‧排序記憶體 250‧‧‧更新記憶體 260‧‧‧低密度奇偶偵測模組 270‧‧‧置換器 280‧‧‧提前終止校驗電路 290‧‧‧處理區塊

第1圖係為根據先前技術的用於進行低密度奇偶校驗解碼的一奇偶校驗矩陣以及Tanner Graph的示意圖。第2圖係為根據本發明一實施例的低密度奇偶校驗解碼器的示意圖。

200‧‧‧低密度奇偶校驗解碼器

210‧‧‧比較電路

220、240‧‧‧區塊

230‧‧‧排序記憶體

250‧‧‧更新記憶體

260‧‧‧低密度奇偶偵測模組

270‧‧‧置換器

280‧‧‧提前終止校驗電路

290‧‧‧處理區塊

Claims

一種用於對低密度奇偶校驗（low-density parity check，LDPC）資料進行解碼以對碼字（codeword）進行解碼的方法，該方法包含以下步驟：接收來自多個變數節點（variable node）的碼字；發送該些碼字至對應的多個校驗節點(check node)；使用該些碼字來計算多個後驗機率（a posteriori probability，APP）值以及一外部資訊（extrinsic information），並且將該些後驗機率值以及該外部資訊發送至該些變數節點；對該些後驗機率值以及該些碼字進行累加，以產生多個更新後碼字，並且發送該些更新後碼字至對應的該些校驗節點；監測該些校驗節點所接收的該些更新後碼字以及該外部資訊；判斷該外部資訊是否開始收斂，以提前判斷該外部資訊是否符合奇偶條件；當該外部資訊開始收斂到同一正負屬性時，針對該些更新後碼字啟用症狀校驗（syndrome check）；以及當針對該些更新後碼自的症狀校驗等於零時，判定該些更新後碼字為通過症狀校驗，並且提前終止（early termination）解碼程序。
如請求項1所述之方法，其中當該外部資訊並未開始收斂到同一正負屬性時，該方法另包含以下步驟：判斷該外部資訊不符合奇偶條件，使用該些更新後碼字來計算多個更新後後驗機率值以及一更新後外部資訊，並且將該些更新後後驗機率值以及該更新後外部資訊發送至該些變數節點。
如請求項2所述之方法，其中該方法之該些步驟係迭代地執行一預定次數。
如請求項1所述之方法，其中該解碼程序採用和-積（sum-product）演算法。
一種用於解碼一碼字（codeword）的低密度奇偶校驗（low-density parity check，LDPC）解碼器，包含：一通道記憶體，用於儲存多個碼字；一減法器（subtractor），耦接於該通道記憶體，該減法器用以產生一結果值以更新該些碼字；一處理器，耦接於該減法器，該處理器用以產生多個後驗機率（a posteriori probability，APP）值以及一外部資訊(extrinsic information)；一加法器，耦接於該處理器以及該通道記憶體，該加法器用以對該些後驗機率值以及該些碼字進行累加，以產生多個更新後碼字；一低密度奇偶偵測電路，耦接於該加法器，該低密度奇偶偵測電路用以偵測該些更新後碼字；一提前終止（early termination）電路，耦接於該低密度奇偶偵測電路，該提前終止電路用以對該些該些更新後碼字進行症狀校驗（syndrome check），以及於該些更新後碼字通過症狀校驗時結束解碼程序；以及一置換器（permutator），耦接於該低密度偵測電路以及該提前終止電路之間，其中該低密度偵測電路判斷該外部資訊是否收斂，以提前判斷該外部資訊是否符合奇偶條件；以及當該低密度偵測電路判斷該外部資訊收斂至同一正負屬性時，該置換器發送該些更新後碼字至該提前終止電路。
如請求項5所述之低密度奇偶校驗解碼器，其中當該低密度奇偶偵測電路偵測出該外部資訊未收斂至同一正負屬性時，該低密度奇偶偵測電路判斷該外部資訊不符合奇偶條件，且控制該置換器進行該低密度奇偶校驗解碼器的下一次迭代，而不發送該些更新後碼字至該提前終止電路。
如請求項6所述之低密度奇偶校驗解碼器，其中該低密度奇偶校驗解碼器所執行的該些步驟係迭代地執行一預定次數。
如請求項5所述之低密度奇偶校驗解碼器，其中該解碼程序採用和-積（sum-product）演算法。