JP2006127894A

JP2006127894A - 放電ランプ点灯装置及びそれを用いた映像表示装置

Info

Publication number: JP2006127894A
Application number: JP2004314177A
Authority: JP
Inventors: Fumio Haruna; 史雄春名; Katsu Shimizu; 克清水; Koji Kito; 浩二木藤; Tetsunosuke Nakamura; 徹之助中村
Original assignee: Hitachi Media Electronics Co Ltd
Current assignee: Hitachi Media Electronics Co Ltd
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2006-05-18

Abstract

【課題】
放電ランプ点灯装置において、点灯開始時のノイズによる演算処理回路の誤動作をなくせる技術の提供。
【解決手段】
演算処理回路をセット状態またはリセット状態にするリセット回路及び該リセット回路を制御する制御回路を設け、放電ランプ点灯開始前後の高圧発生期間中の全てにおいて、マイコン等の演算処理回路をリセット状態にする構成とする。また、演算処理回路をストップモード状態にするリセット回路及び該演算処理回路を制御する制御回路を設け、放電ランプ点灯開始前後の高圧発生期間中の全てにおいて、マイコン等の演算処理回路をストップモード状態にする構成とする。
【選択図】図２

Description

本発明は、液晶プロジェクタ等の映像表示装置に用いる放電ランプ点灯装置に係り、特に、点灯開始時のノイズによるマイコン等演算処理回路の誤動作をなくし安定動作を確保するための技術に関する。

液晶プロジェクタ等の映像表示装置の光源としては、変換効率が高く点光源に近いという理由から、メタルハライドランプや高圧水銀ランプなど高圧用の放電ランプが使用されている。これら放電ランプの点灯には、点灯に必要な電圧及び電流を供給するために、専用の放電ランプ点灯装置が使用される。しかしながら、放電ランプ点灯装置内では、放電ランプの点灯を開始させるための高電圧に起因するノイズによって、マイコン等の演算処理回路に誤動作が発生し易い。誤動作が発生した場合には、周辺回路が破壊されるおそれがある。このための対策技術としては、例えば、特開２００１−３３８７７９号公報（特許文献１）に記載されたものがある。該公報記載の技術は、ＮＡＮＤ回路を制御してランプ状態信号を規制し、リセット部のリセットを遅延させることで、イグニッションノイズ等を回避するとしたものである。

特開２００１−３３８７７９号公報（図１、図４）

例えば、上記公報記載の従来技術では、リセット期間前にイグニッション発生期間（高電圧発生期間）があるため、該イグニッション発生期間中にマイコン等の演算処理回路が誤動作し周辺回路が故障するおそれがある。
本発明の課題点は、上記従来技術の状況に鑑み、映像表示装置の放電ランプ点灯装置において、点灯開始時のノイズによる演算処理回路の誤動作をなくし安定動作を確保できるようにすることである。

上記課題点を解決するために、本発明では、映像表示装置用の放電ランプ点灯装置として、マイコン等の演算処理回路をセット状態またはリセット状態にするリセット回路及び該リセット回路を制御する制御回路を設け、放電ランプ点灯開始前後の高圧発生期間中の全てにおいて、マイコン等の演算処理回路をリセット状態にする構成とする。また、マイコン等の演算処理回路をストップモード状態にするリセット回路及び該演算処理回路を制御する制御回路を設け、放電ランプ点灯開始前後の高圧発生期間中の全てにおいて、マイコン等の演算処理回路をストップモード状態にする構成とする。

本発明によれば、映像表示装置用の放電ランプ点灯装置において、点灯開始時のノイズによるマイコン等の演算処理回路の誤動作をなくし安定動作を確保することが可能となる。演算処理回路の周辺回路の破壊も回避される。

以下、本発明の実施例につき、図面を用いて説明する。
図１〜図４は、本発明の第１の実施例の説明図である。図１は、本発明の放電ランプ点灯装置を用いた投射型映像表示装置の概念図、図２は、第１の実施例としての放電ランプ点灯装置の構成例図、図３は、図２の放電ランプ点灯装置の動作説明図、図４は、図２の放電ランプ点灯装置中のパルス発生回路の説明図である。
図１において、リフレクタ７７と放電ランプ７８は、映像表示素子７６の背面から光を照射する光源を構成している。映像表示素子７６を透過した光は、光学系７５によりスクリーン７４に投射される。映像表示素子７６は例えば、液晶パネルであり、映像信号に基づき映像表示素子駆動回路７９により駆動され、照射された光を該映像信号に対応して変調し光学像を形成する。該光学像はスクリーン７４上に拡大投射され、映像が映し出される。放電ランプ点灯装置８０は上記放電ランプ７８の起動と点灯制御を行う。

図２は、第１の実施例として上記放電ランプ点灯装置８０の構成を示す。
図２において、１は電源入力端子、２はＭＯＳ−ＦＥＴ、３はダイオード、４はチョークコイル、５はコンデンサ、６、７は抵抗器、８、９、１０、１１はＭＯＳ−ＦＥＴ、１２は抵抗器、１３は放電ランプ、１４はイグナイタ回路、１５は演算処理回路、１８はＰＷＭ制御回路、１９は、ＰＷＭ制御回路１８のＯＮ／ＯＦＦ信号入力端子、２０は、ＰＷＭ制御回路１８の制御電圧入力端子、２１はドライブ回路、２２はドライブ回路、２３はドライブ回路２２のＯＮ／ＯＦＦ信号入力端子、２４、２５はドライブ回路２２の入力端子、２６は、放電ランプの点灯を開始させる信号（以下、ランプオン信号という）を入力する端子、２７はリセット回路、２８は、第２の制御回路としてのパルス発生回路、３０は、入力された電源電力を制御し所定の出力電力とする第１の制御回路としての電力制御回路、３１は、電力制御回路３０からの出力電力を交流変換する交流変換回路である。イグナイタ回路１４は、交流変換回路３１の出力に基づき、放電ランプの点灯を開始させるための所定の高電圧を発生する。演算処理回路１５は、電力制御回路３０からの出力電力に基づく電圧情報または電流情報、すなわち電力制御回路３０からの出力電力に基づき発生する抵抗器６、７や抵抗器１２の電圧から電圧情報や電流情報を検出し、該検出した電圧情報や電流情報と上記放電ランプ１３の駆動電流情報とに基づき、電力制御回路３０のＰＷＭ制御回路１８を制御し、電力制御回路３０からの出力電力が一定となるようにする。リセット回路２７は、演算処理回路１５をセット状態またはリセット状態にする。パルス発生回路２８は、イグナイタ回路１４の高電圧出力開始情報または上記放電ランプ１３の点灯開始情報に基づく制御信号によりリセット回路２７の出力を制御する。

ＭＯＳ−ＦＥＴ２とダイオード３とチョークコイル４とコンデンサ５とドライブ回路２１とＰＷＭ制御回路１８は電力制御回路３０を構成する。ＭＯＳ−ＦＥＴ８、９、１０、１１とドライブ回路２２は交流変換回路３１を構成する。イグナイタ回路１４は高電圧パルスを発生させ放電ランプ１３を起動する。

演算処理回路１５は、例えばマイコンで構成され、抵抗器６、７で分圧した電圧により出力電圧を検知し、さらに抵抗器１２に発生する電圧により出力電流を検知する。また、上記出力電圧検出結果及び上記出力電流検出結果に基づき、出力電力を演算して出力電力が一定となるように上記ＰＷＭ制御回路１８の制御電圧入力端子２０に制限電圧を与えて制御する。また、それら検出結果と演算処理回路１５内部で決定する制限値ＬＶ_１、ＬＶ_２とを比較する。ここで、ＬＶ_１は出力電圧制限値を表し、ＬＶ_２は出力電流制限値を表す。出力電圧検出結果がＬＶ_１以上となった場合、放電ランプ点灯装置が停止するようにＰＷＭ制御回路１８のＯＮ／ＯＦＦ信号入力端子１９、及びドライブ回路２２のＯＮ／ＯＦＦ信号入力端子２３に信号を伝達し、また出力電流検出結果がＬＶ_２以上となった場合、出力電流がＬＶ_２で決定される電流値で制限されるようにＰＷＭ制御回路１８の制御電圧入力端子２０に制御電圧を与え、ＰＷＭ制御回路１８を制御する。また、演算処理回路１５は、リセット回路２７からのリセット信号によりハードリセットされる。リセット回路２７は、パルス発生回路２８によりその出力が制御される。パルス発生回路２８にはタイマーが内蔵されており、ランプオン入力端子２６からの入力後、放電ランプ点灯開始から高圧発生期間（後述、図３のｔ_０〜ｔ_３の期間）、リセット回路２７の出力がＬｏｗとなるように制御する。

以下、放電ランプ点灯装置の基本的な動作について説明する。
まず、図３を参照しながら、放電ランプ１３を起動させる手順を説明する。
図３は、放電ランプ点灯装置の電源電圧が投入され、ランプオン入力端子２６からの入力を受けてから、安定な点灯状態となるまでの出力電圧の動作を説明するタイミングチャートである。図３において、ランプオン信号ｓ_１は、図２のランプオン入力端子２６における信号の変化を示す。
放電ランプ点灯装置の電源電圧が投入されると、電源電圧がある閾値以上になった時点でリセット回路２７の出力ｓ_３がＨｉｇｈとなり、演算処理回路１５は、内部のコンピュータがプログラムにより所定の手順の動作を実行開始する。次に、時間ｔ_０でランプオン信号ｓ_１が入力（図３ではアクティブＨｉｇｈ）されると、電力制御回路３０の出力電圧としては、ランプ１３が点灯していないため、最大電圧Ｖ_３が出力される。さらに、該電圧Ｖ_３に、イグナイタ回路１４からの高電圧パルスが重畳され、電圧Ｖ_４が放電ランプ１３に印加され、ランプが起動する。次に、時間ｔ_１で高電圧小電流のグロー放電が開始し、さらに、時間ｔ_２で低電圧大電流のアーク放電に移行する。ランプ温度の上昇とともにランプ電圧が上昇していく。時間ｔ_３で、交流変換回路３１が動作を開始し、高圧放電ランプ１３はＡＣ点灯モードに移行する。その後、時間ｔ_４で定常電圧Ｖ_１になると、電力制御回路３０は定電力制御により放電ランプ１３に一定電力を供給する。ここでｔ_０〜ｔ_３の期間は高電圧パルスＶ_４が重畳されるためノイズが発生し易くなる。そこでｔ_０〜ｔ_３の期間は、パルス発生回路２８は出力ｓ_２をＨｉｇｈとし、これをリセット回路２７に入力する。リセット回路２７はパルス発生回路２８は出力（ｓ_２）を受けて、ｔ_０〜ｔ_３の期間リセット信号を出力する。よって、演算処理回路１７はｔ_０〜ｔ_３の期間、リセット状態が継続することで誤動作することを防止する。

図４は、図２の構成におけるパルス発生回路２８の構成例である。
図４において、４０はランプオン信号入力端子、４１はワンショット回路、４２はタイマー回路、４３はＮＯＲ回路、４４、４５はトランジスタ、４６は電源入力端子、４７は抵抗器、４９はパルス発生回路出力端子である。放電ランプ点灯装置の外部より図２のランプオン入力端子１４にランプオン信号が入力されると、図４のランプオン信号入力端子４０にランプオン信号ｓ_１が入力され、ワンショット回路４１によりランプオン信号の切り替わりエッジを検出し、ある一定時間Ｈｉｇｈの方形波信号ａ_０を出力し、タイマー回路４２及びトランジスタ４４のベースに入力される。タイマー回路４２は、上記ワンショット回路４１の方形波信号を入力されると、タイマーをリセットスタートし、ある一定時間ΔＴ（図３のｔ_０〜ｔ_３の期間）経過後にＬｏｗからＨｉｇｈとなる信号ａ_１を出力する。また、ＮＯＲ回路４３は、信号ａ_１と、トランジスタ４４、４５、電源入力端子４６、抵抗器４７で構成される信号ａ_２が入力される。また、ＮＯＲ回路４３の出力がＨｉｇｈの場合、トランジスタ４５がＯＮし、信号ａ_２をＬｏｗにラッチする。

ワンショット回路４１より信号ａ_０が出力されたとすると、トランジスタ４４がＯＮするため、信号ａ_０がＨｉｇｈを出力している期間中ＮＯＲ回路４３の出力がＬｏｗとなる。また、信号ａ_０によりタイマー回路４２がリセットスタートされるため、信号ａ_２はＬｏｗとなっている。そのためＮＯＲ回路４３の出力がＨｉｇｈとなり、トランジスタ４５がＯＮすることで信号ａ_２はＬｏｗにラッチし、信号（ａ_２）入力待機状態となる。このとき、パルス発生回路出力端子４９は、ＬｏｗからＨｉｇｈに切り替わり、図２のリセット回路２７の出力を制御する。その後、タイマー回路４２のタイマー時間ΔＴが経過すると、タイマー回路出力、すなわち信号ａ_１がＬｏｗからＨｉｇｈに切り替わる。それによって、ＮＯＲ回路４３の出力がＨｉｇｈからＬｏｗに切り替わるため、トランジスタ４５がＯＦＦとなり、信号ａ_２のラッチは解除され、信号ａ_２はＨｉｇｈとなり、次にランプオン信号入力端子４０に信号が入力されるのを待機する状態となる。この時、パルス発生回路出力端子４９は、Ｈｉｇｈラッチが解除されＬｏｗに切り替わり、図２のリセット回路２７を制御する。以上の動作により、放電ランプの高圧発生期間、すなわちタイマー時間ΔＴの間、演算処理回路１５をリセット状態にすることができる。

この結果、本発明の第１の実施例によれば、高圧放電ランプの状態やばらつきによらず速やかな安定点灯を実現でき、また高圧発生期間ｔ_０〜ｔ_３（＝ΔＴ）の間、演算処理回路１５が停止しているため、高圧発生ノイズによる演算処理回路１５の誤動作を防止することができる。

図５は、本発明の第２の実施例としての放電ランプ点灯装置の構成例図である。本第２の実施例は、演算処理回路１５の動作停止機能（ストップモード機能）を用いる場合である。これにより、上記第１の実施例と同様の効果が得られる。図５の構成において、図２に示した第１の実施例の構成に対応する部分には同一符号を付す。第１の実施例と異なる部分はリセット回路２９である。リセット回路２９以外は第１の実施例と同じであるため、説明を省略する。

演算処理回路１５は例えばマイコンで構成される。マイコンには一般的にストップモードと呼ばれるＣＰＵ停止機能がある。これは外部端子からの制御により内部クロックを停止し、動作を保持する機能である。本第２の実施例では該ＣＰＵ停止機能を利用する。このため、リセット回路２９は、外部からの制御（外部制御）を行う必要がなくなるため、該リセット回路２９には外部制御を行わない構成の回路を用いることができる。

以下、図６を用いて本第２の実施例の動作を説明する。
図６は、上記図５に示した第２の実施例の放電ランプ点灯装置の動作を示すタイミングチャートである。
図６において、放電ランプ点灯装置の電源電圧が投入されると、電源電圧がある閾値以上になった時点でリセット回路２９の出力ｓ_３がＨｉｇｈとなり、演算処理回路１５内のコンピュータは、プログラムにより、所定の手順の動作を実行する。次にランプオン信号ｓ_１が入力（図６ではアクティブＨｉｇｈ）されると、ランプ１３を点灯させるため、高電圧パルスさせる。以降のランプ点灯動作は、第１の実施例と同じであるため説明を省略する。
高電圧パルスの発生期間では、第１の実施例の場合と同様、パルス発生回路２８がＨｉｇｈを出力（ｓ_２）し、これを演算処理回路１５へ入力する。演算処理回路１５は、信号ｓ_２がＨｉｇｈの期間はストップモードに移行し、動作を停止する。信号ｓ_２がＬｏｗに戻れば、演算処理回路１５は動作を再開する。これにより高圧発生期間の誤動作を防止する。
以上のように、本第２の実施例によれば、演算処理回路１５のＣＰＵ停止機能を利用することで高圧発生期間の誤動作を防止することができ、かつ、リセット回路も外部制御のない構成のものを使用することができる。

図７は、本発明の第３の実施例の構成例図である。本第３の実施例は、フラッシュＲＯＭ等の書き換え可能なメモリを内蔵した演算処理回路を利用し、オンボードでプログラムを書き換え可能にした場合の例である。
図７において、上記図２に示した第１の実施例と同じ部分には、該図２の場合と同じ符号を付す。第１の実施例と異なる部分は、情報を書き換え可能なメモリとしてのフラッシュＲＯＭ１５１ａを内蔵した演算処理回路１５１、出力をＨｉｇｈとＬｏｗに選択できるディップスイッチ３３、外部端子３４、３５、電力制御回路３０や交流変換回路３１が実装された第１の基板としての本体基板３６、演算処理回路１５１が実装された第２の基板としての演算処理基板３２などを備える点である。第１の実施例と同じ構成要素についてはその説明を省略する。

本第３の実施例の放電ランプ点灯装置においても、マイコン等の演算処理回路１５１にはマスクＲＯＭを用いるとする。放電ランプの種類が変った場合などにはフラッシュＲＯＭ１５１ａのプログラム内容も変えることが予想される。フラッシュＲＯＭ１５１ａはプログラムをオンボードで書き換え可能である。オンボードでの書き換えを行うために本第３の実施例では、第２の基板としての演算処理基板３２の外部端子３４、３５を利用する。外部端子３４、３５はそれぞれ、抵抗器６、７と抵抗器１２を演算処理回路１５１のＡＤ入力へ接続するための端子である。この外部端子３４、３５をそれぞれ、オンボード書き換えのためのＲＸＤ信号、ＴＸＤ信号を入出力するための端子としても用いる。ＲＸＤ信号はプログラムデータの受信信号、ＴＸＤ信号はその返信信号である。オンボード書き換えのＲＸＤ信号、ＴＸＤ信号の信号仕様は一般的なマイコンの場合と同じであるため、その説明を省略する。

第２の基板としての演算処理基板３２が、第１の基板としての本体基板３６と接続された状態で、フラッシュＲＯＭ１５１ａのプログラムの書き換えを行うと、該書き換えの期間中は演算処理回路１５１の出力が不定となり、電力制御回路３０や交流変換回路３１を破壊するおそれがある。従って、該プログラムの書き換え時は、演算処理基板３２を本体基板３６と切り離した状態とし、該演算処理基板３２を独立させる。このため、プログラム書き換え時は、外部端子３４、３５をそれぞれ、ＲＸＤ信号、ＴＸＤ信号のための専用端子として使う。また、ディップスイッチ３３のＨｉｇｈ／Ｌｏｗにより、プログラム書き換えのＯＮ／ＯＦＦを制御する。例えば、ディップスイッチ３３がＬｏｗの場合は、プログラムの書き換えは不可として、外部端子３４からＲＸＤ信号が入力されても許可しないようにする。一方、ディップスイッチ３３がＨｉｇｈの場合は、プログラムの書き換えは可能とし、外部端子３４からＲＸＤ信号を取り込み、書き換えを行う。書き換えが終了すれば、演算処理基板３２と本体基板３６を接続して通常動作を行わせる。

なお、本第３の実施例では、演算処理基板３２上に演算処理回路１５１とディップスイッチ３３を配したが、演算処理基板３２側にＰＷＭ制御回路１８やドライブ回路２２などを配してもよい。また、本第３の実施例では、ＲＸＤ信号、ＴＸＤ信号と共通化する端子を外部端子３４、３５としたが、他の外部端子を用いてもよい。また、演算処理回路１５１は、フラッシュＲＯＭ１５１ａを内蔵する構成としたが、フラッシュＲＯＭ１５１ａが外付けされる構成であってもよい。
以上のように、本第３の実施例の構成によれば、オンボードで容易にフラッシュＲＯＭ１５１ａに対しプログラムの書き換えが可能となる。

本発明の放電ランプ点灯装置を用いた投射型映像表示装置の概念図である。本発明の第１の実施例としての放電ランプ点灯装置の構成例図である。図２の放電ランプ点灯装置の動作説明図である。図２の放電ランプ点灯装置中のパルス発生回路の説明図である。本発明の第２の実施例としての放電ランプ点灯装置の構成例図である。図５の放電ランプ点灯装置の動作説明図である。本発明の第３の実施例としての放電ランプ点灯装置の構成例図である。

符号の説明

１…電源入力端子、
２、８、９、１０、１１…ＭＯＳ−ＦＥＴ、
３…ダイオード、
４…チョークコイル、
５…コンデンサ、
６、７、１２、４７…抵抗器、
１３、７８…放電ランプ、
１４…イグナイタ回路、
１５、１５１…演算処理回路、
１８…ＰＷＭ制御回路、
１９、２０、２３、２４、２５…入力端子、
２１、２２…ドライブ回路、
２６、４０…ランプオン信号入力端子、
２７、２９…リセット回路、
２８…パルス発生回路、
３３…ディップスイッチ、
３２…演算処理基板、
３４、３５…外部端子、
３６…本体基板、
４１…ワンショット回路、
４２…タイマー回路、
４３…ＮＯＲ回路、
４４、４５…トランジスタ、
４６…電源入力端子、
７４…スクリーン、
７５…光学系、
７６…映像表示素子、
７７…リフレクタ、
７９…映像表示素子駆動回路、
８０…放電ランプ点灯装置、
１５１ａ…フラッシュＲＯＭ。

Claims

放電ランプに電力を供給して点灯を行う放電ランプ点灯装置であって、
入力された電源電力を制御し所定の出力電力とする第１の制御回路と、
上記電力制御回路からの出力電力を交流変換する交流変換回路と、
上記交流変換回路の出力に基づき、上記放電ランプの点灯を開始させるための所定の高電圧を発生するイグナイタ回路と、
上記電力制御回路からの出力電力に基づく電圧情報または電流情報と上記放電ランプの駆動電流情報とに基づき、上記電力制御回路を制御する演算処理回路と、
上記演算処理回路をセット状態またはリセット状態にするリセット回路と、
上記イグナイタ回路の高電圧出力開始情報または上記放電ランプの点灯開始情報に基づく制御信号により上記リセット回路の出力を制御する第２の制御回路と、
を備え、
少なくとも上記高電圧発生期間中は、上記演算処理回路をリセット状態にし、該演算処理回路の上記電力制御回路に対する制御動作を停止させる構成としたことを特徴とする放電ランプ点灯装置。
上記第２の制御回路は、タイマー回路を有し、上記制御信号を所定の設定期間にわたり継続させて発生する構成である請求項１に記載の放電ランプ点灯装置。
放電ランプに電力を供給して点灯を行う放電ランプ点灯装置であって、
入力された電源電力を制御し所定の出力電力とする第１の制御回路と、
上記電力制御回路からの出力電力を交流変換する交流変換回路と、
上記交流変換回路の出力に基づき、上記放電ランプの点灯を開始させるための所定の高電圧を発生するイグナイタ回路と、
上記電力制御回路からの出力電力に基づく電圧情報または電流情報と上記放電ランプの駆動電流情報とに基づき、上記電力制御回路を制御する演算処理回路と、
上記演算処理回路をストップモード状態にするリセット回路と、
上記イグナイタ回路の高電圧出力開始情報または上記放電ランプの点灯開始情報に基づく制御信号により上記演算処理回路を制御する第２の制御回路と、
を備え、
少なくとも上記高電圧発生期間中は、上記演算処理回路をストップモード状態にし、該演算処理回路の上記電力制御回路に対する制御動作を停止させる構成としたことを特徴とする放電ランプ点灯装置。
放電ランプに電力を供給して点灯を行う放電ランプ点灯装置であって、
入力された電源電力を制御し所定の出力電力とする第１の制御回路と、
上記電力制御回路からの出力電力を交流変換する交流変換回路と、
上記交流変換回路の出力に基づき、上記放電ランプの点灯を開始させるための所定の高電圧を発生するイグナイタ回路と、
情報を書き換え可能な不揮発性メモリが内蔵または外付けされ、上記電力制御回路からの出力電力に基づく電圧情報または電流情報と上記放電ランプの駆動電流情報とに基づき、上記電力制御回路を制御する演算処理回路と、
上記演算処理回路をセット状態、リセット状態またはストップモード状態にするリセット回路と、
上記イグナイタ回路の高電圧出力開始情報または上記放電ランプの点灯開始情報に基づく制御信号により上記リセット回路または上記演算処理回路を制御する第２の制御回路と、
上記第１の制御回路、上記交流変換回路または上記イグナイタ回路が実装された第１の基板と、
少なくとも上記演算処理回路が実装され、端子を介して上記第１の基板に接続される第２の基板と、
を備えて成り、
上記第１、第２の基板間が接続状態にある時は、両基板間で信号の授受を行い、少なくとも上記高電圧発生期間中は、上記演算処理回路をリセット状態またはストップモード状態にし、該演算処理回路の上記電力制御回路に対する制御動作を停止させ、上記第１、第２の基板間が非接続状態にある時は、該第２の基板単独で該第２の基板上の上記不揮発性メモリにプログラムを書き込み可能とした構成を特徴とする放電ランプ点灯装置。
上記第２の基板は、上記第１の基板との接続を行う端子を有し、該端子から、上記不揮発性メモリ内のプログラムを書き換えるための信号が入力される構成である請求項４に記載の放電ランプ点灯装置。
請求項１から５のいずれかに記載の放電ランプ点灯装置と、
上記放電ランプ点灯装置側から照射された光を変調し映像信号に対応した光学像を形成する映像表示素子と、
映像信号に基づき上記映像表示素子を駆動する駆動回路と、
を備えて成ることを特徴とする映像表示装置。