JP2006123214A - 印刷装置，及び、半導体集積回路 - Google Patents

Abstract

【課題】消費電力の抑制量をできるだけ向上させることができる印刷装置と、このような印刷装置に組み込まれる半導体集積回路とを、提供する。
【解決手段】印刷装置１０内のＡＳＩＣ１６に組み込まれているＤＲＡＭ制御部１６ｅは、動作モードが通常モードから節電モードに切り替わったとき、或いは、印刷モードが高パフォーマンス印刷モードから低パフォーマンス印刷モードに切り替わったときに、第１及び第２のＤＲＡＭ１５１，１５２のうちの第２のＤＲＡＭ１５２内のデータを第１のＤＲＡＭ１５１に移し替えて、第２のＤＲＡＭ１５２の主電源を切断する。
【選択図】図２

Description

本発明は、印刷装置と、このような印刷装置に組み込まれる半導体集積回路とに、関する。

周知のように、一般に市販されている印刷装置の多くは、例えば６００ｄｐｉのような高解像度で画像を印刷用紙に印刷する印刷モードと、例えば３００ｄｐｉのような低高解像度で画像を印刷用紙に印刷する印刷モードとを、有している。また、印刷装置の中には、画像をカラーで印刷用紙に印刷する印刷モードと、画像をモノクロで印刷用紙に印刷する印刷モードとを有するものもある。

また、前述したような印刷装置の多くは、何も行っていない状態が一定時間続くと、前述したような各種の印刷モードでの動作が直ちに行えるような状態である通常の動作モードでの動作を停止して、消費電力がより少ない動作モードでの動作を開始するようになっている。この動作モードは、通常、「節電モード」と称されている。
特開２０００−３２６５９０号公報

前述したような印刷装置は、低解像度印刷モードであって且つモノクロ印刷モードである状態、或いは、節電モードにおいては、カラー印刷又は高解像度印刷のような高度な処理を行わない。にも拘わらず、この種の印刷装置は、低解像度印刷モードであって且つモノクロ印刷モードである状態、或いは、節電モードにおいて、これら高度な処理と同じ処理が実行できる能力を保持した状態となっている。そのため、この種の印刷装置は、余剰能力の分だけ不要な電力を消費し続けることとなっていた。

本発明は、前述したような従来の事情に鑑みてなされたものであり、その課題は、印刷装置の消費電力の抑制量をできるだけ向上させることにある。

上記の課題を解決するために発明された印刷装置は、所定の処理を行うための処理回路とＣＰＵとに対してメモリを利用させるためのメモリ制御機能を有する半導体集積回路が組み込まれたものであって、そのメモリが、データバス幅がＮビットであるＭ個のＲＡＭからなるとともに、その半導体集積回路が、データバス幅がＮ×Ｍビットであるメモリバスを介して前記各ＲＡＭに接続され、前記ＣＰＵが、高度な処理が要求される動作モードから、高度な処理が要求されない動作モードへ切り替えたときには、前記メモリ制御回路が、切り替え後の動作モード下において不要となるデータを前記各ＲＡＭから削除し、前記各ＲＡＭのうちの少なくとも一つが記憶するデータを他のＲＡＭに移し替え、データが他のＲＡＭに移し替えられたＲＡＭの主電源を切断して、前記ＣＰＵと前記メモリとの間のバス幅変換処理を開始し、前記ＣＰＵが、高度な処理が要求されない動作モードから、高度な処理が要求される動作モードへ切り替えたときには、前記メモリ制御回路が、前記ＣＰＵと前記メモリとのバス幅変換処理を停止し、主電源が切断されているＲＡＭの主電源を投入し、このＲＡＭ以外のＲＡＭに記憶されているデータのうち、主電源が投入されたＲＡＭに移すべきデータを、当該ＲＡＭに移し替えることを、特徴としている。

このように構成されると、高度な処理が要求されない動作モード下では、複数あるＲＡＭのうちの少なくとも１つの主電源が切断されることとなるが、この動作モード下では、全てのＲＡＭの記憶容量を使用しなくても十分な処理能力を確保できるため、この動作モードにおいて複数あるＲＡＭのうちの幾つかが動作せずとも問題ない。逆に、余剰能力として使用可能な状態にある記憶容量よりも若干少ない記憶容量を持つＲＡＭの主電源が切断されるので、余剰能力の分だけ不要な電力を消費され続けることがなくなる。この結果、前述したような従来の印刷装置に比べると、消費電力の抑制量が向上されることとなる。

なお、本発明が適用される印刷装置が、印刷モードとして高解像度印刷モードと低解像度印刷モードとを有する場合には、その低解像度印刷モードを、本発明に係る高度な処理が要求されない動作モードとすることが望ましい。また、本発明が適用される印刷装置が、印刷モードとしてカラー印刷モードとモノクロ印刷モードとを有する場合には、そのモノクロ印刷モードを、本発明に係る高度な処理が要求されない動作モードとすることが望ましい。

さらに、本発明が適用される印刷装置が、印刷モードとして高解像度印刷モードと低解像度印刷モードとカラー印刷モードとモノクロ印刷モードとを有する場合には、低解像度印刷モードであって且つモノクロ印刷モードである状態を、本発明に係る高度な処理が要求されない動作モードとすることが望ましい。

さらに、本発明が適用される印刷装置が、動作モードとして通常モードと節電モードとを有する場合には、その節電モードを、本発明に係る高度な処理が要求されない動作モードとすることが望ましい。

また、上記の課題を解決するために発明された半導体集積回路は、データバス幅がＮビットであるＭ個のＲＡＭを所定の処理を行うための処理回路とＣＰＵとに利用させるためのメモリ制御機能を印刷装置に付加するためのものであって、データバス幅がＮ×Ｍビットであるメモリバスを介して前記各ＲＡＭに接続されるとともに、前記ＣＰＵが、高度な処理が要求される動作モードから、高度な処理が要求されない動作モードへ切り替えたときには、切り替え後の動作モード下において不要となるデータを前記各ＲＡＭから削除し、前記各ＲＡＭのうちの少なくとも一つが記憶するデータを他のＲＡＭに移し替え、データが他のＲＡＭに移し替えられたＲＡＭの主電源を切断して、前記ＣＰＵと前記メモリとの間のバス幅変換処理を開始し、前記ＣＰＵが、高度な処理が要求されない動作モードから、高度な処理が要求される動作モードへ切り替えたときには、前記ＣＰＵと前記メモリとのバス幅変換処理を停止し、主電源が切断されているＲＡＭの主電源を投入し、このＲＡＭ以外のＲＡＭに記憶されているデータのうち、主電源が投入されたＲＡＭに移すべきデータを、当該ＲＡＭに移し替えることを、特徴としている。

従って、この半導体集積回路が印刷装置に組み込まれれば、この印刷装置は、前述した本発明による印刷装置と同等に機能することになる。

このように、本発明によれば、印刷装置の消費電力の抑制量をできるだけ向上させることができるようになる。

以下、添付図面に基づいて、本発明を実施するための一つの形態である印刷装置について説明する。

まず、本実施形態の印刷装置の構成を説明する。

図１は、本実施形態の印刷装置１０の構成図である。印刷装置１０は、図示せぬホストコンピュータから印刷要求を受信して動作する装置であり、主要な構成として、印刷エンジン１１，外部Ｉ／Ｆ１２，ＲＯＭ１３，ＣＰＵ１４，ＤＲＡＭ１５，及び、ＡＳＩＣ１６を、内蔵している。

印刷エンジン１１は、用紙上への印刷を実際に行なう機構である。外部Ｉ／Ｆ１２は、図示せぬホストコンピュータから印刷要求を受信するユニットであり、具体的には、いわゆる通信インターフェースポートである。ＲＯＭ１３は、ＣＰＵ１４が実行するプログラムやＣＰＵ１４が利用するフォントデータ等を記憶した不揮発性メモリである。

ＣＰＵ１４は、ＲＯＭ１３内のプログラムに従って各部を統合的に制御することにより、図示せぬホストコンピュータから送信されてきた印刷要求に応じた印刷を印刷エンジン１１に行なわせるための印刷制御処理や、この印刷装置１０の上面に設けられている図示せぬ操作パネルに対する操作を通じてユーザから実行すべき処理についての指示を取得する処理を行なう制御回路である。

なお、このＣＰＵ１４は、ＲＯＭ１３内の所定のプログラムに従って、印刷装置１０の動作モードの切替処理を行うようになっている。この切替処理では、ＣＰＵ１４は、印刷装置１０内の各部の動作を監視し、何も行っていない状態が一定時間続くと、通常の動作モードでの動作を停止し、消費電力がより少ない節電モードでの動作を開始する。また、節電モード下において、図示せぬホストコンピュータから印刷要求を受信したり、図示せぬ操作パネルにおいて操作を検出すると、節電モードを解除して、通常の動作モードへ移行する。

さらに、このＣＰＵ１４は、節電モードではない通常の動作モードにおいては、高解像度印刷モードと低解像度印刷モードのうちの何れか一方にて、印刷装置１０を動作させる。すなわち、このＣＰＵ１４は、高解像度印刷モード下では、印刷エンジン１１に対し、高解像度（例えば６００ｄｐｉ）で印刷用紙に印刷する処理を行わせ、低解像度印刷モード下では、印刷エンジン１１に対し、低解像度（例えば３００ｄｐｉ）で印刷用紙に印刷する処理を行わせる。

また、このＣＰＵ１４は、節電モードではない通常の動作モードにおいては、カラー印刷モードとモノクロ印刷モードのうちの何れか一方にて、印刷装置１０を動作させる。すなわち、このＣＰＵ１４は、カラー印刷モード下では、印刷エンジン１１に対し、印刷要求に基づく画像をカラーで印刷用紙に印刷する処理を行わせ、モノクロ印刷モード下では、印刷エンジン１１に対し、印刷要求に基づく画像をカラーで印刷用紙に印刷する処理を行わせる。

ところで、高解像度印刷モード又はカラー印刷モードである場合、ＣＰＵ１４は、高度な処理能力を必要とする。そこで、この場合の動作モードを、以下、「高パフォーマンス印刷モード」と表記する。また、低解像度印刷モードであって且つモノクロ印刷モードである場合、ＣＰ１４は、高度な処理能力を必要としない。そこで、この場合の動作モードを、以下、「低パフォーマンス印刷モード」と表記する。

ＤＲＡＭ１５は、図示せぬホストコンピュータから送信されてきた印刷要求の一時記憶に使用されるとともにその印刷要求に基づいて印刷エンジン１１へ供給するデータを生成するために使用されるメモリである。

ＡＳＩＣ１６は、各ハードウエア１１〜１５間のデータや指示の遣り取りを制御する半導体集積回路である。このＡＳＩＣ１６は、各ハードウエア１１〜１５との間のインターフェースとして、画像処理部１６ａ，ＩＯ制御部１６ｂ，ＲＯＭ制御部１６ｃ，ＣＰＵ制御部１６ｄ，及び、ＤＲＡＭ制御部１６ｅを、備えており、各部１６ａ〜１６ｅは、データバス幅が３２ビットである内部バスＢｉを介して、互いに通信可能に接続されている。

画像処理部１６ａは、印刷エンジン１１へ供給する印刷用のデータをその印刷エンジン１１が処理可能な形態の電気信号に変換するための回路モジュールである。ＩＯ制御部１６ｂは、外部Ｉ／Ｆ１２や図示せぬ操作パネルを制御するための回路モジュールである。ＲＯＭ制御部１６ｃは、ＲＯＭ１３からＤＲＡＭ１５へのプログラムやデータの読み出しを制御する回路モジュールである。

ＣＰＵ制御部１６ｄは、ＣＰＵ１４と内部バスＢｉとの間でデータや要求の交換を行う回路モジュールである。このＣＰＵ制御部１６ｄは、データバス幅が３２ビットであるＣＰＵバスＢｃを介して、ＣＰＵ１４に接続されている。

ＤＲＡＭ制御部１６ｅは、ＤＲＡＭ１５の動作を制御する機能，ＤＲＡＭ１５に対するプログラムやデータの読み書きを制御する機能，及び、ＤＲＡＭ１５のリフレッシュを実行する機能を有する回路モジュールである。このＤＲＡＭ制御部１６ｅは、メモリバスＢｍを介して、ＤＲＡＭ１５に接続されている。なお、このメモリバスＢｍのデータバス幅は、ＣＰＵバスＢｃと同じ３２ビットとなるように、選択されている。

次に、ＤＲＡＭ１５及びＤＲＡＭ制御部１６ｅの構成について、具体的に説明する。

図２は、ＤＲＡＭ１５及びＤＲＡＭ制御部１６ｅの構成図である。図２に示されるように、本実施形態では、ＤＲＡＭ１５は、データバス幅が１６ビットである一対のＤＲＡＭ１５１，１５２からなっており、第１のＤＲＡＭ１５１のデータバス用の１６個の入出力端子は、メモリバスＢｍのデータバスの３１番から１６番に接続され、第２のＤＲＡＭ１５２のデータバス用の１６個の入出力端子は、メモリバスＢｍのデータバスの１５番から０番に接続されている。

また、図２示されるように、ＤＲＡＭ制御部１６ｅは、バス１６１，バス幅変換回路モジュール１６２，データ変換回路モジュール１６３，及び、制御回路モジュール１６４を、含んでいる。

バス１６１は、ＤＲＡＭ制御部１６ｅ用の内部バスであり、そのデータバス幅は、３２ビットである。そして、このバス１６１には、ＡＳＩＣ１６の内部バスＢｉのデータバス，バス幅変換回路モジュール，及び、データ変換回路モジュールが接続されている。

バス幅変換回路モジュール１６２は、内部バスＢｉとメモリバスＢｍとの間で遣り取りされるデータのデータ幅（単位データのビット数）を変換する周知の機能を有する回路モジュールである。バス幅変換回路モジュール１６２は、第１信号線群１６２ａ，第２信号線群１６２ｂ，スイッチ１６２ｃ，バッファ１６２ｄ，第３信号線群１６２ｅ，及び、第４信号線群１６２ｆを、含んでいる。

第１信号線群１６２ａは、１６本の信号線の束であり、ＤＲＡＭ制御部１６ｅ内のバス１６１のデータバスの３１番から１６番に接続されている。第２信号線群１６２ｂも、１６本の信号線の束であり、ＤＲＡＭ制御部１６ｅ内のバス１６１のデータバスの１５番から０番に接続されている。

スイッチ１６２ｃは、データの流入出路として第２信号線群１６２ｂに短絡される対象を、バッファ１６２ｄと第４信号線群１６２ｆとで切り替える回路モジュールである。バッファ１６２ｄは、１６ビットデータを一時記憶しておくための記憶回路であり、スイッチ１６２ｃと第３信号線群１６２ｅとの間に介在している。

第３信号線群１６２ｅは、１６本の信号線の束であり、メモリバスＢｍのデータバスの３１番から１６番までを、第１信号線群１６２ａとバッファ１６２ｄとにそれぞれ直結している。第４信号線群１６２ｆも、１６本の信号線の束であり、メモリバスＢｍのデータバスの１５番から０番までを、スイッチ１６２ｃに接続している。

このように構成されるバス幅変換回路モジュール１６２は、制御回路モジュール１６４からバス幅変換処理を実行しないよう指示を受けている場合において、内部バスＢｉから送られてきた３２ビットの単位データをＤＲＡＭ１５に記録するときには、以下のように動作する。すなわち、バス幅変換回路モジュール１６２は、３２ビットの単位データのうちの３１番から１６番までの単位データを、第１信号線群１６２ａ及び第３信号線群１６２ｅを通じて、第１のＤＲＡＭ１５１における指定されたアドレスに記録し、これと同時に、１５番から０番までの単位データを、第２信号線群１６２ｂ，スイッチ１６２ｃ，及び、第４信号線群１６２ｆを通じて、第２のＤＲＡＭ１５２における第１のＤＲＡＭ１５１の記録アドレスと同じアドレスに記録する。

逆に、バス幅変換回路モジュール１６２は、制御回路モジュール１６４からバス幅変換処理を実行しないよう指示を受けている場合において、ＤＲＡＭ１５からデータを読み出すときには、第１のＤＲＡＭ１５１における指定されたアドレスに記録されていた１６ビットの単位データを、第３信号線群１６２ｅ及び第１信号線群１６２ａを通じて読み出し、これと同時に、第２のＤＲＡＭ１５２における第１のＤＲＡＭ１５１の読み出しアドレスと同じアドレスに記録されていた１６ビットの単位データを、第４信号線群１６２ｆ，スイッチ１６２ｃ，及び、第２信号線群１６２ｂを通じて読み出し、それぞれ読み出した１６ビットの単位データを合わせてなる３２ビットの単位データを、内部バスＢｉへ出力する。

一方、バス幅変換回路モジュール１６２は、制御回路モジュール１６４からバス幅変換処理を実行するよう指示を受けている場合において、内部バスＢｉから送られてきた３２ビットの単位データをＤＲＡＭ１５に記録するときには、以下のようにしてＤＲＡＭ１５に記録する。すなわち、バス幅変換回路モジュール１６２は、３２ビットの単位データのうちの３１番から１６番までの単位データを、第１信号線群１６２ａ及び第３信号線群１６２ｅを通じて、第１のＤＲＡＭ１５１の指定されたアドレスに記録し、これと同時に、１５番から０番までのデータを、第２信号線群１６２ｂ及びスイッチ１６２ｃを通じてバッファ１６２ｄに一時的に記録する。そして、バス幅変換回路モジュール１６２は、第１のＤＲＡＭ１５１に１６ビットのデータを記録した後で、バッファ１６２ｄ内の１６ビットの単位データを、第３信号線群１６２ｅを通じて第１のＤＲＡＭ１５１へ出力し、第１のＤＲＡＭ１５１における先に１６ビットの単位データを記録したアドレスの次のアドレスに記録する。

逆に、バス幅変換回路モジュール１６２は、制御回路モジュール１６４からバス幅変換処理を実行するよう指示を受けている場合において、ＤＲＡＭ１５からデータを読み出すときには、まず、第１のＤＲＡＭ１５１における指定されたアドレスに記録されていた１６ビットの単位データを、第３信号線群１６２ｅを通じてバッファ１６２ｄに一時的に記録する。続いて、バス幅変換回路モジュール１６２は、第１のＤＲＡＭ１５１における単位データを読み出したアドレスの前のアドレスから１６ビットの単位データを読み出し、これと同時に、バッファ１６２ｄからも１６ビットの単位データを読み出し、それぞれ読み出した１６ビットの単位データを合わせてなる３２ビットの単位データを、内部バスＢｉへ出力する。

データ変換回路モジュール１６３は、ＤＲＡＭ１５に対して読み書きする単位データを、３２ビットから１６ビットへ変換する分解処理、及び、１６ビットから３２ビットへ変換する復元処理を行う回路モジュールである。

分解処理では、データ変換回路モジュール１６３は、バス１６１を通じて３２ビットの単位データを取得すると、まず、その取得した３２ビットの単位データを、３１番から１６番までの１６ビットの単位データ（以下、「単位データ（ｂ３１〜１６）」と表記する）と、１５番から０番までの１６ビットの単位データ（以下、「単位データ（ｂ１５〜０）」と表記する）とに分解する。そして、データ変換回路モジュール１６３は、単位データ（ｂ１５〜０）を３１番から１６番のデータとし、且つ、空の１６ビットの単位データを１５番から０番までの単位データとした３２ビットの単位データを生成し、バス１６１へ出力する。続いて、データ変換回路モジュール１６３は、単位データ（ｂ３１〜１６）を３１番から１６番までのデータとし、且つ、空の１６ビットの単位データを１５番から０番までの単位データとしてなる３２ビットの単位データを生成し、バス１６１へ出力する。つまり、分解処理では、バス１６１を通じて取得した３２ビットの単位データが、半分ずつに分解され、然も、分解後の１６ビットの単位データが、何れも、データバスの３１番から１６番を通じて出力されることとなる。

一方、復元処理では、データ変換回路モジュール１６３は、バス１６１を通じて２個一組の３２ビットの単位データを取得すると、まず、先に取得した３２ビットの単位データの中から、３１番から１６番までの単位データを単位データ（ｂ３１〜１６）として読み出し、続いて、後に取得した３２ビットの単位データの中から、３１番から１６番までの単位データを単位データ（ｂ１５〜０）として読み出す。その後、それぞれ読み出した単位データ（ｂ３１〜１６）と単位データ（ｂ１５〜０）とを組み合わせて１個の３２ビットの単位データを生成し、バス１６１へ出力する。

制御回路モジュール１６４は、バス幅変換回路モジュール１６２，データ変換回路モジュール１６３，及び、第２のＤＲＡＭ１５２を制御するためのモジュールである。この制御回路モジュール１６４は、ＣＰＵ１４が動作モードを切り替えた時に、何れの動作モードに切り替えたかが通知されるようになっている。

具体的には、この制御回路モジュール１６４は、動作モードを節電モード又は低パフォーマンス印刷モードへ切り替えた旨が通知されたときには、第１のＤＲＡＭ１５１及び第２のＤＲＡＭ１５２から節電モード時又は低パフォーマンス印刷モード時に不要なデータを削除し、データ変換回路モジュール１６３の分解処理機能を利用して、第２のＤＲＡＭ１５２内のデータを第１のＤＲＡＭ１５１へ移し替えた後、第２のＤＲＡＭ１５２の電源を切断して、バス幅変換回路モジュール１６２に対してバス幅変換処理の開始を指示する。

逆に、制御回路モジュールは１６４は、動作モードを高パフォーマンス印刷モードへ切り替えた旨が通知されたときには、バス幅変換回路モジュール１６２に対してバス幅変換処理の停止を指示し、第２のＤＲＡＭ１５２の電源を投入した後、データ変換回路モジュール１６３の復元処理機能を利用して、第１のＤＲＡＭ１５１に記憶されているデータのうち、第２のＤＲＡＭ１５２に移すべきデータを、第２のＤＲＡＭ１５２に移し替える。

次に、動作モードの切り替え時に行われる処理、すなわち、第２のＤＲＡＭ１５２内のデータを第１のＤＲＡＭ１５１へ移し替える処理，及び、第１のＤＲＡＭ１５１内のデータを第２のＤＲＡＭ１５２へ移し替える処理の内容について、より詳しく説明する。

図３乃至図７は、第１及び第２のＤＲＡＭ１５１，１５２の記録状態を示す図である。これら各図において、Ａｊは、節電モード時又は低パフォーマンス印刷モード時に必要なプログラム及びデータであることを示し、Ｂｊは、節電モード時又は低パフォーマンス印刷モード時に不要なプログラム及びデータを示している。また、Ａｊ及びＢｊにおいて、ｊは、通信時の単位及び記録時の単位である３２ビットの単位データ毎にそのプログラム及びデータを区分したときにおける区分後の各単位データの並び順［ｊ＝０，１，２，…，ｎ−１，ｎ］を示している。さらに、（ｂ３１〜１６）は、３２ビットの単位データのうち、内部バスＢｉのデータバスの３１番から１６番を通じて通信されるデータであることを示し、（ｂ１５〜０）は、内部バスＢｉのデータバスの１５番から０番を通じて通信されるデータであることを示している。

まず、高パフォーマンス印刷モード下では、図３に示されるように、第１及び第２のＤＲＡＭ１５１，１５２には、節電モード時又は低パフォーマンス印刷モード時に必要なプログラム及びデータも、その時に不要なプログラム及びデータも、記録されている。

そして、動作モードが通常モードから節電モードへ切り替えられ、或いは、印刷モードが高パフォーマンス印刷モードから低パフォーマンス印刷モードへ切り替えられて、その旨が制御回路モジュール１６４に通知されると、制御回路モジュール１６４は、図４に示されるように、節電モード時又は低パフォーマンス印刷モード時に不要なデータＢｊ（ｂ３１〜１６），Ｂｊ（ｂ１５〜０）［ｊ＝０，１，２，…，ｎ−１，ｎ］を第１のＤＲＡＭ１５１及び第２のＤＲＡＭ１５２から全て削除し、続いて、データ変換回路モジュール１６３の分解処理機能を利用して、図５に示されるような移し替え処理を行う。

すなわち、移し替え処理では、まず、第１及び第２のＤＲＡＭ１５１，１５２における最後尾の単位データＡｎ（ｂ３１〜１６），Ａｎ（ｂ１５〜０）が、３２ビットの単位データとして、バス幅変換回路モジュール１６２及びバス１６１を通じてデータ変換回路モジュール１６３へ送られるとともに、第１及び第２のＤＲＡＭ１５１，１５２から削除される。データ変換回路モジュール１６３では、Ａｎ（ｂ１５〜０）を３１番から１６番に含む３２ビットの単位データと、Ａｎ（ｂ３１〜１６）を３１番から１６番に含む３２ビットの単位データとが、順次生成され、バス１６１及びバス幅変換回路モジュール１６２を通じて、第１及び第２のＤＲＡＭ１５１，１５２へ順次送られる。このとき、第２のＤＲＡＭ１５２が受け取る１５番から０番のデータは、前述したように、空の単位データであるため、第２のＤＲＡＭ１５２は何も記憶しない。一方、第１のＤＲＡＭ１５１は、Ａｎ（ｂ１５〜０）とＡｎ（ｂ３１〜１６）とを順に受け取り、最後尾のアドレスから順に記憶していく（図５の矢印を参照）。このような処理が、ｊ＝ｎからｊ＝０まで順に繰り返される。

このような移し替え処理が終了すると、第１のＤＲＡＭ１５１の内部には、図６に示されるように、Ａｉ（ｂ１５〜０）とＡｉ（ｂ３１〜１６）とが最後尾から交互に並んだ状態で、記録されることとなる。そして、このように、節電モード時又は低パフォーマンス印刷モード時に必要なプログラム及びデータが第１のＤＲＡＭ１５１に移し替えられた後、制御回路モジュール１６４は、第２のＤＲＡＭ１５２の電源を切断し、バス幅変換回路モジュール１６２が、バス幅変換処理の実行を開始する。

この節電モード下又は低パフォーマンス印刷モード下において、内部バスＢｉから３２ビットの単位データが送られてきたときには、この単位データは、バス幅変換回路モジュール１６２を通過することにより、１６ビットの単位データに変換され、第１のＤＲＡＭ１５１に移し替えられた単位データＡｉ（ｂ１５〜０），Ａｉ（ｂ３１〜１６）と同様に、１５番から０番のデータと３１番から１６番のデータとが、２個一組の単位データとして交互に記録されることとなる。なお、このとき、２個一組のデータは、空き領域における最後尾側から順に記録される。逆に、第１のＤＲＡＭ１５１からのデータの読み出し時においても、第１のＤＲＡＭ１５１から読み出された２個一組のデータがバス幅変換回路モジュール１６２を通過することによって、３２ビットの単位データとして内部バスＢｉへ出力されることとなる。

また、動作モードが節電モードから通常モードへ切り替えられ、或いは、印刷モードが低パフォーマンス印刷モードから高パフォーマンス印刷モードへ切り替えられて、その旨が制御回路モジュール１６４に通知されると、制御回路モジュール１６４は、まず、第２のＤＲＡＭ１５２の電源を投入し、図７に示されるような処理、すなわち、図５に示されるような移し替え処理とは逆に作用する移し替え処理を、データ変換回路モジュール１６３の復元処理機能を利用して行う。

すなわち、この移し替え処理では、まず、第１のＤＲＡＭ１５１から、最先頭の２個の単位データＡｏ（ｂ３１〜１６），Ａｏ（ｂ１５〜０）が読み出され、バス幅変換回路モジュール１６２及びバス１６１を通じてデータ変換回路モジュール１６３へ送られるとともに、第１のＤＲＡＭ１５１から削除される。データ変換回路モジュール１６３では、Ａｏ（ｂ３１〜１６）を３１番から１６番に含むとともにＡｏ（ｂ１５〜０）を１５番から０番に含む３２ビットの単位データが、生成され、バス１６１及びバス幅変換回路モジュール１６２を通じて、３２ビットの単位データとして、第１及び第２のＤＲＡＭ１５１，１５２へ送られる。そして、Ａｏ（ｂ３１〜１６）は、第１のＤＲＡＭ１５１における空き領域の最先頭のアドレスに記録され、Ａｏ（ｂ１５〜０）は、第２のＤＲＡＭ１５２における空き領域の最先頭のアドレスに記録される（図７の矢印を参照）。このような処理が、ｊ＝０からｊ＝ｎまで順に繰り返される。

このような移し替え処理が終了すると、第１及び第２のＤＲＡＭ１５１，１５２は、データバス幅が３２ビットであるメモリと同等に機能するようになる。

以上に説明したように、本実施形態の印刷装置１０によれば、高度な処理が要求されない節電モードや低パフォーマンス印刷モード下では、第１及び第２のＤＲＡＭ１５１，１５２のうちの一方の主電源が切断されることとなるが、これらの節電モードや低パフォーマンス印刷モード下では、一対のＤＲＡＭ１５１，１５２の記憶容量を全て使用しなくても十分な処理能力を確保できるため、これらのこれらの節電モードや低パフォーマンス印刷モードにおいて一対のＤＲＡＭ１５１，１５２のうちの一方が動作せずとも問題ない。逆に、余剰能力として使用可能な状態にある記憶容量よりも若干少ない記憶容量を持つ第２のＤＲＡＭ１５２の主電源が切断されるので、余剰能力の分だけ不要な電力を消費され続けることがなくなる。この結果、従来の印刷装置に比べると、消費電力の抑制量が向上されることとなる。

なお、本実施形態の印刷装置１０のように第２のＤＲＡＭ１５２の主電源を切断すれば、第１及び第２のＤＲＡＭ１５１，１５２自体を節電モードにしたときよりも、電力消費量が抑えられることは、いうまでもない。

ところで、前述した本実施形態の印刷装置１０では、データ変換処理を実行する主体が、ＡＳＩＣ１６上に組み込まれたハードウエア（回路モジュール１６３）であるとして説明したが、これに限定されるものではない。例えば、データ変換処理をＣＰＵ１４に実行させるためのソフトウエアをＲＯＭ１３内に記録しておいて、節電モードや低パフォーマンス印刷モードに切り替わったときに、ＣＰＵ１４がこのソフトウエアをＲＯＭ１３から画像処理部１６ａ用の図示せぬＳＲＡＭに読み出して実行するようにしても良いし、コスト削減のためにＡＳＩＣ１６が画像処理部１６ａ用のＳＲＡＭを持たないのであれば、第１及び第２のＤＲＡＭ１５１，１５２にこのプログラムを読み出して実行するようにしても良い。

本実施形態の印刷装置の構成図 ＤＲＡＭ及びＤＲＡＭ制御部の構成図 第１及び第２のＤＲＡＭの記録状態を示す図 第１及び第２のＤＲＡＭの記録状態を示す図 第１及び第２のＤＲＡＭの記録状態を示す図 第１及び第２のＤＲＡＭの記録状態を示す図 第１及び第２のＤＲＡＭの記録状態を示す図

符号の説明

１０ 印刷装置
１１ 印刷エンジン
１２ 外部Ｉ／Ｆ
１３ ＲＯＭ
１４ ＣＰＵ
１５ ＤＲＡＭ
１５１ 第１のＤＲＡＭ
１５２ 第２のＤＲＡＭ
１６ ＡＳＩＣ
１６ａ 画像処理部
１６ｂ ＩＯ制御部
１６ｃ ＲＯＭ制御部
１６ｄ ＣＰＵ制御部
１６ｅ ＤＲＡＭ制御部
１６１ バス
１６２ バス幅変換回路モジュール
１６３ データ変換回路モジュール
１６４ 制御回路モジュール
Ｂｉ 内部バス
Ｂｃ ＣＰＵバス
Ｂｍ メモリバス

Claims (7)

1. 所定の処理を行うための処理回路とＣＰＵとに対してメモリを利用させるためのメモリ制御機能を有する半導体集積回路が組み込まれた印刷装置であって、
   前記メモリが、データバス幅がＮビットであるＭ個のＲＡＭからなるとともに、前記半導体集積回路が、データバス幅がＮ×Ｍビットであるメモリバスを介して前記各ＲＡＭに接続され、
   前記ＣＰＵが、高度な処理が要求される動作モードから、高度な処理が要求されない動作モードへ切り替えたときには、前記メモリ制御回路が、切り替え後の動作モード下において不要となるデータを前記各ＲＡＭから削除し、前記各ＲＡＭのうちの少なくとも一つが記憶するデータを他のＲＡＭに移し替え、データが他のＲＡＭに移し替えられたＲＡＭの主電源を切断して、前記ＣＰＵと前記メモリとの間のバス幅変換処理を開始し、
   前記ＣＰＵが、高度な処理が要求されない動作モードから、高度な処理が要求される動作モードへ切り替えたときには、前記メモリ制御回路が、前記ＣＰＵと前記メモリとのバス幅変換処理を停止し、主電源が切断されているＲＡＭの主電源を投入し、このＲＡＭ以外のＲＡＭに記憶されているデータのうち、主電源が投入されたＲＡＭに移すべきデータを、当該ＲＡＭに移し替える
   ことを特徴とする印刷装置。
2. 前記の高度な処理が要求される動作モードには、高解像度で画像を印刷用紙に印刷する高解像度印刷モードが、含まれる
   ことを特徴とする請求項１記載の印刷装置。
3. 前記の高度な処理が要求される動作モードには、画像をカラーで印刷用紙に印刷するカラー印刷モードが、含まれる
   ことを特徴とする請求項１記載の印刷装置。
4. 前記の高度な処理が要求されない動作モードには、低解像度で画像を印刷用紙に印刷する低解像度印刷モードが、含まれる
   ことを特徴とする請求項１，２又は３記載の印刷装置。
5. 前記の高度な処理が要求されない動作モードには、画像をモノクロで印刷するモノクロ印刷モードが、含まれる
   ことを特徴とする請求項１乃至４の何れかに記載の印刷装置。
6. 前記の高度な処理が要求されない動作モードには、節電モードが含まれる
   ことを特徴とする請求項１乃至５の何れかに記載の印刷装置。
7. データバス幅がＮビットであるＭ個のＲＡＭを所定の処理を行うための処理回路とＣＰＵとに利用させるためのメモリ制御機能を印刷装置に付加するための半導体集積回路であって、
   データバス幅がＮ×Ｍビットであるメモリバスを介して前記各ＲＡＭに接続されるとともに、
   前記ＣＰＵが、高度な処理が要求される動作モードから、高度な処理が要求されない動作モードへ切り替えたときには、切り替え後の動作モード下において不要となるデータを前記各ＲＡＭから削除し、前記各ＲＡＭのうちの少なくとも一つが記憶するデータを他のＲＡＭに移し替え、データが他のＲＡＭに移し替えられたＲＡＭの主電源を切断して、前記ＣＰＵと前記メモリとの間のバス幅変換処理を開始し、
   前記ＣＰＵが、高度な処理が要求されない動作モードから、高度な処理が要求される動作モードへ切り替えたときには、前記ＣＰＵと前記メモリとのバス幅変換処理を停止し、主電源が切断されているＲＡＭの主電源を投入し、このＲＡＭ以外のＲＡＭに記憶されているデータのうち、主電源が投入されたＲＡＭに移すべきデータを、当該ＲＡＭに移し替える
   ことを特徴とする半導体集積回路。