JPH08331345A - ファクシミリ装置 - Google Patents

ファクシミリ装置

Info

Publication number
JPH08331345A
JPH08331345A JP7152437A JP15243795A JPH08331345A JP H08331345 A JPH08331345 A JP H08331345A JP 7152437 A JP7152437 A JP 7152437A JP 15243795 A JP15243795 A JP 15243795A JP H08331345 A JPH08331345 A JP H08331345A
Authority
JP
Japan
Prior art keywords
image processing
image
control
control unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7152437A
Other languages
English (en)
Inventor
Hideaki Chishima
英朗 千島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7152437A priority Critical patent/JPH08331345A/ja
Publication of JPH08331345A publication Critical patent/JPH08331345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimiles In General (AREA)
  • Storing Facsimile Image Data (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】 【目的】 複数の制御部により、入出力装置用の画像処
理と送信/受信用の画像処理との並行処理が可能であ
り、かつ、装置の消費電力を低くすることができるファ
クシミリ装置を提供することを目的とする。 【構成】 独立した複数の制御部10〜12が共有する
第1の記憶部14を該複数の制御部10〜12が共通に
使用するイメージスキャナ20やプリンタ21の入出力
用の画像処理エリアとして使用し、第2の記憶部を該複
数の制御部が共通に使用する送信/受信用の画像処理エ
リアとして使用することが可能であり、イメージスキャ
ナ20やプリンタ21等が高速に前記第1の記憶部14
を占有して処理する場合でも、並行して送信/受信の画
像処理は前記第2の記憶部15を用いて動作可能とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、複数の制御部
とこれらの制御部が共通にアクセスするメモリを備えた
ファクシミリ装置に関する。
【0002】
【従来の技術】従来より、ホスト制御部と、画像処理制
御部と、その他の制御部とを分離して構成するファクシ
ミリ装置においては、メモリやI/Oは各制御部内のマ
スタバスに固定的に接続されている。このため、各制御
部のメモリに記憶されたデータを各メモリ間で受け渡す
際や、各制御部のバスマスタ間でデータを受け渡す際に
は、専用インタフェースを用いていた。
【0003】また、従来のファクシミリ装置では、イメ
ージスキャナやプリンタに対する入出力の画像処理エリ
アと、送信/受信用の画像処理エリアとを同一の記憶手
段で実現している。さらに、装置が待機状態の時におい
ても、各制御部には電源が供給されており、CPU等に
よりプログラムが常に動作し、また、各メモリは各制御
部からのリード/ライトおよびフレッシュ・サイクルで
アクセスが行われている。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来例では、次のような欠点があった。
【0005】(1)制御部間のデータ受け渡しを専用イ
ンタフェースで行うため、このインタフェースを制御す
るI/Oが各制御部で必要になり、また、インタフェー
スを制御するI/Oの動作設定およびハンドシェークな
どの通信時間に影響するオーバヘッドが生じる問題があ
った。
【0006】(2)イメージスキャナやプリンタの入出
力の画像処理エリアと、送信/受信用の画像処理エリア
を同一の記憶手段で用いると、イメージスキャナやプリ
ンタが1ページ分の画データを高速に前記記憶手段に対
して入出力を行っている最中に、送信/受信の処理で該
記憶手段をアクセスした場合、イメージスキャナやプリ
ンタの動作に同期して該記憶手段に入出力される前記画
データのアクセスが中断され、イメージスキャナやプリ
ンタの入出力データを欠落してしまう問題があった。
【0007】(3)送信/受信に関する動作をしていな
い待機状態においても、各制御部には電源が供給されて
おり、CPUによるプログラム実行やクロックが動作
し、かつ、各メモリでは、各制御部からのアクセスやリ
フレッシュが実行されるために、動作の必要のない回路
においても余分の電力が消費されていた。
【0008】本発明は、複数の制御手段により、入出力
装置用の画像処理と送信/受信用の画像処理との並行処
理が可能であり、かつ、装置の消費電力を低くすること
ができるファクシミリ装置を提供することを目的とす
る。
【0009】
【課題を解決するための手段】本発明は、それぞれが独
立した複数の制御手段と、これらの制御手段が共有する
第1および第2の記憶手段とを備えたファクシミリ装置
であって、前記第1の記憶手段を前記複数の制御手段が
共通に使用するイメージスキャナやプリンタ等の入出力
のための画像処理エリアとして使用し、前記第2の記憶
手段を前記複数の制御手段が共通に使用する送信/受信
のための画像処理エリアとして使用し、かつ、装置が待
機状態の時には、前記第2の記憶手段と装置の起動検知
に関する部分以外への電源供給をオフにする制御手段を
有することを特徴とする。
【0010】
【作用】本発明では、以上の構成によって、独立した複
数の制御手段が共有する第1の記憶手段を該複数の制御
手段が共通に使用するイメージスキャナやプリンタの入
出力用の画像処理エリアとして使用し、第2の記憶手段
を該複数の制御手段が共通に使用する送信/受信用の画
像処理エリアとして使用することが可能であり、イメー
ジスキャナやプリンタ等が高速に前記第1の記憶手段を
占有して処理する場合でも、並行して送信/受信の画像
処理は前記第2の記憶手段を用いて動作可能とすること
ができる。
【0011】さらに、第2の記憶手段および装置の起動
検知に関する部分を除き電源供給をオフにする制御手段
を有し、送信/受信に関する動作を行っていない待機状
態では、装置の消費電力を低くすることができる。
【0012】
【実施例】図1は、本発明の一実施例におけるファクシ
ミリ装置の構成例を示すブロック図である。
【0013】この実施例のファクシミリ装置は、独立し
て動作するホスト制御部10、画像処理制御部11およ
び入出力制御部12を有する。そして、ホスト制御部1
0は、装置のサービス動作および回線インタフェースの
制御を管理し、画像処理制御部11は、画像データの圧
縮/伸長および画素密度変換などを管理し、入出力制御
部12は、イメージスキャナ20やプリンタ21の入出
力を制御する。
【0014】なお、各制御部10、11、12は、制御
の中枢となるCPUと、制御プログラムなどを格納した
ROMと、バスマスタとなるI/Oなどを備え、制御プ
ログラムをCPUで実行することにより、各種の処理を
実行し、また、バスマスタとなるI/Oがデータ処理を
制御する。
【0015】また、このファクシミリ装置は、第1の共
有メモリ14と第2の共有メモリ15とを有する。これ
らの共有メモリ14、15は、例えば、RAMなどの半
導体メモリで構成され、第1の共有メモリ14は、第1
のメモリ制御部18に接続され、第1の共通バス16を
介して各制御部10、11、12から各々独立して任意
にアクセスできる。また、第2の共有メモリ15は、第
2のメモリ制御部19に接続され、第2の共通バス17
を介して各制御部10、11、12から各々独立して任
意にアクセスできる。
【0016】なお、第1および第2の共有メモリ14、
15のアドレス空間は、実行されるプログラムやデータ
処理に応じて適切なサイズに分割される。例えば、圧縮
/伸長処理のための画像処理エリア30、通信のフレー
ムデータ処理のための通信処理エリア31などに分類さ
れている。
【0017】従って、送信側の制御部によって第1また
は第2の共有メモリ14、15に書き込まれた画像デー
タを受信側の制御部が読み出すことによって、各制御部
で処理された画像データなどの交換を実行することがで
きる。
【0018】さらに、このファクシミリ装置は、第2の
供給メモリ15と装置の起動検知回路23を除く部分へ
の電源の供給をオフまたはオンにするスタンバイ制御手
段22を有する。このスタンバイ制御手段22は、ファ
クシミリ装置が送信/受信に関する動作を終了して待機
状態に移行する際には、ホスト制御部10からスタンバ
イ信号10aを受信して、前記第2の供給メモリ15と
起動検知回路23を除く部分への電源の供給をオフにす
る。また、待機状態から送信/受信に関する動作を起動
する際には、前記起動検知回路23から起動信号23a
を受信して電源の供給をオフにしていた部分への電源の
供給をオンにする。
【0019】次に、以上のような構成における本実施例
の通信動作について説明する。
【0020】図2は、本実施例におけるファクシミリ装
置の通信時におけるデータの流れを示すブロック図であ
る。
【0021】まず、ファクシミリの送信/受信を行って
いない待機状態では、スタンバイ制御手段22は、各制
御部10、11、12と第1および第2の共有メモリ1
4、15のうち、第2の共有メモリ15と起動検知回路
23を除く部分への電源の供給をオフにしている。
【0022】ファクシミリの送信を行う場合、スタンバ
イ制御手段22は、送信すべき原稿の読み取り、あるい
は発呼に関する操作を起動検知回路23が検知し、該起
動検知回路23が送出する起動信号23aを受け取る
と、待機状態で電源の供給がオフしていた第2の共有メ
モリ15と起動検知回路23を除く部分への電源の供給
がオンにする。これにより、装置はファクシミリの動作
が可能な状態に立ち上がる。
【0023】この状態で、イメージスキャナ20で読み
込まれた原稿の画像データは、入出力制御部12により
第1の共有メモリ14に原稿データGD1として蓄積さ
れた後、画像処理制御部11内の圧縮/伸長回路25で
ファクシミリ圧縮データCD1に変換して、第2の共有
メモリ15に転送する。
【0024】次に、ホスト制御部10が前記圧縮データ
CD1を読み出し、通信すべきファクシミリデータを生
成して、モデム26および通信制御部27を介して回線
に出力する。その通信が終了して、予め規定された時間
が経過した後、スタンバイ制御手段22はホスト制御部
10からスタンバイ信号10aを受け取り、第2の共有
メモリ15と起動検知回路23以外への電源の供給をオ
フにする。
【0025】また、ファクシミリ受信を行う場合、スタ
ンバイ制御手段22は、回線からの着信信号、あるいは
受信に関する操作を起動検知回路23が検知し、該起動
検知回路23が送出する起動信号23aを受け取ると、
装置が待機状態にある場合、第2の共有メモリ15と起
動検知回路23を除く電源がオフしていた部分への電源
の供給をオンにする。これにより、装置はファクシミリ
の動作が可能な状態に立ち上げる。
【0026】この状態で、回線から受信されたファクシ
ミリデータは、ホスト制御部10によってファクシミリ
圧縮データCD2として第2の共有メモリ15に転送し
た後、画像処理制御部11内の圧縮/伸長回路25で伸
長データGD2に変換して、第1の共有メモリ14に転
送する。
【0027】次に、入出力制御部12が前記伸長データ
GD2を読み出し、プリンタ21へ出力する。その受信
によるプリントアウトが全て終了し、予め規定された時
間が経過した後に、スタンバイ制御手段22はホスト制
御部10からスタンバイ信号10aを受け取り、第2の
共有メモリ15と起動検知回路23以外への電源の供給
をオフにする。
【0028】なお、以上の説明および図2においては、
スキャナ20から読み出し蓄積した原稿データを符号化
データに圧縮して送信する場合、および回線から受信し
た符号化データをプリンタへ出力する場合の例を説明し
たが、第1の共有メモリ14内の原稿データGD1およ
び伸長データGD2に対して、ホスト制御部10によっ
て文字データの付加を行ったり、さらに前記原稿データ
GD1に対して、画像処理制御部11内の画素密度変換
回路28によって画像の拡大/縮小等の変換処理を行
い、第2の共有メモリ15内の画像処理エリアCD3に
転送するなど、各制御部10、11、12が共通に第1
の共有メモリ14または第2の共有メモリ15をアクセ
スすることが可能である。
【0029】図3は、第2の共有メモリ15をDRAM
で構成し、装置が待機状態の時に、前記共有メモリ15
をセルフ・リフレッシュ(CAS before RA
Sself refresh)動作に切り替える場合の
状態遷移を示す説明図である。
【0030】同図において、装置が送信/受信などに関
する動作を行っている間、スタンバイ制御手段22は、
第2の共有メモリ15と起動検知回路23を除く部分へ
の電源のオン/オフ状態を示すスタンバイ・オン/オフ
信号22aをオフ状態で出力しており、第2の共有メモ
リ15を制御する前記第2のメモリ制御部19は該信号
22aを受け付けて、第2の共有メモリ15に対して、
各制御部からのアクセスによるリード/ライトおよびリ
フレッシュのサイクルを実行する。
【0031】そして、装置が待機状態に移行すると、ス
タンバイ制御手段22は、スタンバイ・オン/オフ信号
22aをオン状態で出力し、これにより第2のメモリ制
御部19は、第2の共有メモリ15のリード/ライトと
リフレッシュのサイクルが終了した後、セルフ・リフレ
ッシュ動作にメモリサイクルを切り替える。これによ
り、待機状態中における第2の共有メモリ15のデータ
保持を行う。
【0032】また、装置が待機状態からファクシミリの
動作状態に移行する際には、第2のメモリ制御部19
は、スタンバイ制御手段22からスタンバイ・オン/オ
フ信号をオフ状態で受け付け、第2の共有メモリのセル
フ・リフレッシュ動作を終了して、通常のメモリアクセ
スが可能であるようにメモリサイクルを切り替える。
【0033】以上説明したように、本実施例によれば、
複数の制御部が共通にアクセスできるイメージスキャナ
やプリンタの入出力用のメモリと、送信/受信用のメモ
リを設けて、その2つのメモリを用いて各制御部間のデ
ータ転送を行うことで、ハードウェア構成を小型化し、
かつ制御部間インタフェースを高速に行うことができ
る。
【0034】また、イメージスキャナやプリンタが1ペ
ージ分の画像データを高速に入出力用のメモリに対して
占有してアクセスする場合でも、送信/受信の画像処理
は一方の送信/受信用のメモリを用いて並行して動作す
ることが可能である。
【0035】さらに、装置の状態を監視し、データ保持
が必要なメモリと起動検知管理を除く部分への電源の供
給をオフ、あるいはオンにするスタンバイ制御手段を有
し、送信/受信に関する動作を行っていない待機時に、
装置に消費電力を低くすることができる。
【0036】なお、本発明は、複数の機器から構成され
るシステムに適用しても、1つの機器からなる装置に適
用してもよい。
【0037】また、本発明は、ハードウェアにより達成
される場合に限らず、システムあるいは装置にプログラ
ムを供給することによってソフトウェアにより達成され
る場合にも適用できることはいうまでもない。
【0038】
【発明の効果】以上説明したように、本発明によれば、
独立した複数の制御部が共有する第1のメモリを、前記
複数の制御部が共通に使用するイメージスキャナやプリ
ンタ等の入出力用の画像処理エリアとして使用し、第2
のメモリを、前記複数の制御部が共通に使用する送信/
受信用の画像処理エリアとして使用することが可能であ
り、イメージスキャナやプリンタ等が高速に前記第1の
記憶手段を占有して処理する場合でも、並行して送信/
受信の画像処理は、前記第2のメモリを用いて動作でき
る効果がある。
【0039】さらに、装置が待機状態の時には、スタン
バイ制御手段が前記第2のメモリと起動検知回路を除く
部分に対して電源の供給をオフにし、装置の消費電力を
低くできる効果がある。
【0040】また、待機状態中にデータ保持が必要なメ
モリをセルフ・リフレッシュ動作モードを有するDRA
Mで構成した場合、装置が待機状態の時には、スタンバ
イ制御手段からの制御信号によりアクセス動作からセル
フ・リフレッシュ動作に切り替えることにより、装置の
消費電力を低くできる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】上記実施例の通信時におけるデータの流れを示
すブロック図である。
【図3】上記実施例の待機状態において、第2の共有メ
モリをセルフ・リフレッシュ動作に切り替える場合の状
態遷移を示す説明図である。
【符号の説明】
10…ホスト制御部、 11…画像処理制御部、 12…入出力制御部、 14、15…共有メモリ、 16、17…共通バス、 18、19…メモリ制御部、 20…イメージスキャナ、 21…プリンタ、 22…スタンバイ制御手段、 23…起動検知部、 30…画像処理エリア、 31…通信処理エリア。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 それぞれが独立した複数の制御手段と、
    これらの制御手段が共有する第1および第2の記憶手段
    とを備えたファクシミリ装置であって、 前記第1の記憶手段を前記複数の制御手段が共通に使用
    する入出力装置の入出力のための画像処理エリアとして
    使用し、前記第2の記憶手段を前記複数の制御手段が共
    通に使用する通信のための画像処理エリアとして使用
    し、かつ、装置が待機状態の時には、前記第2の記憶手
    段と装置の起動検知に関する部分以外への電源供給をオ
    フにする制御手段を有することを特徴とするファクシミ
    リ装置。
  2. 【請求項2】 請求項1において、 前記複数の制御手段は、装置のサービス動作および回線
    インタフェースを制御するホスト制御部と、画像データ
    の圧縮/伸長および画素密度変換を制御する画像処理制
    御部と、イメージスキャナおよびプリンタを含む入出力
    装置を制御する入出力制御部とを含むことを特徴とする
    ファクシミリ装置。
  3. 【請求項3】 請求項1において、 前記第2の記憶手段は、DRAMで構成され、かつセル
    フ・リフレッシュ動作モードを有し、装置が待機状態の
    時には、前記DRAMをアクセス動作からセルフ・リフ
    レッシュ動作に切り替え、データの保持を行うことを特
    徴とするファクシミリ装置。
JP7152437A 1995-05-26 1995-05-26 ファクシミリ装置 Pending JPH08331345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7152437A JPH08331345A (ja) 1995-05-26 1995-05-26 ファクシミリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7152437A JPH08331345A (ja) 1995-05-26 1995-05-26 ファクシミリ装置

Publications (1)

Publication Number Publication Date
JPH08331345A true JPH08331345A (ja) 1996-12-13

Family

ID=15540521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7152437A Pending JPH08331345A (ja) 1995-05-26 1995-05-26 ファクシミリ装置

Country Status (1)

Country Link
JP (1) JPH08331345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630915B2 (en) 2016-01-07 2020-04-21 Canon Kabushiki Kaisha Semiconductor integrated circuit that can turn off part of a write area without turning off a memory area and control method of semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630915B2 (en) 2016-01-07 2020-04-21 Canon Kabushiki Kaisha Semiconductor integrated circuit that can turn off part of a write area without turning off a memory area and control method of semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US5412488A (en) Data processing apparatus dual-bus data processing with reduced cpu and memory requirements
KR19990043773A (ko) 직접 메모리 액세스 제어기
US5517325A (en) Direct memory access (DMA) controller with programmable bus release period for timing DMA transfers
JPH08331345A (ja) ファクシミリ装置
JPH08265525A (ja) ファクシミリ装置
JP3714840B2 (ja) データ転送方法とデータ転送制御装置
JPH07121474A (ja) 情報処理装置
JPH0946460A (ja) ファクシミリ装置
JP3079956B2 (ja) プリンタ
JPH08305665A (ja) メモリ制御装置
JPH08107484A (ja) ファクシミリ装置
JPH08166901A (ja) メモリ制御回路及びそれを備えたファクシミリ装置
JP2005333676A (ja) 画像データ処理方法と画像データ処理装置及び画像形成装置
JP3153257B2 (ja) ファクシミリ装置
JP3309560B2 (ja) 画像処理装置
JP2006123214A (ja) 印刷装置,及び、半導体集積回路
JPH06149735A (ja) データ受信制御装置
JPH11179975A (ja) カラープリンタ制御装置
JP2002361943A (ja) 印刷装置
JP3167005B2 (ja) ファクシミリ装置
JP2000115427A (ja) 画像処理装置
JPH03119484A (ja) 画像処理装置
JP2647962B2 (ja) 表示制御装置
JPH07239823A (ja) メモリ制御装置
JP2019213124A (ja) 画像処理装置及びその制御方法、並びにプログラム