JP2006108187A - 発光ダイオード及びその製造方法 - Google Patents
発光ダイオード及びその製造方法 Download PDFInfo
- Publication number
- JP2006108187A JP2006108187A JP2004289306A JP2004289306A JP2006108187A JP 2006108187 A JP2006108187 A JP 2006108187A JP 2004289306 A JP2004289306 A JP 2004289306A JP 2004289306 A JP2004289306 A JP 2004289306A JP 2006108187 A JP2006108187 A JP 2006108187A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- substrate
- emitting diode
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 電流阻止効果及び光の取り出し効率が大きく、高出力で、かつ、製造コストを低くできる発光ダイオード及びその製造方法を提供する
【解決手段】 基板1と、基板と同一伝導型であり光を反射する反射層19と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層2と、基板と同一伝導型の第一のクラッド層5と活性層6と基板の伝導型と逆伝導型の第二のクラッド層7とで構成された発光部17とを備えた発光ダイオード20において、電流阻止層2のキャリア密度が基板1のキャリア密度以上及び/又は電流阻止層2の厚みが1.5〜3μmである。反射層19及び電流阻止層2のみをMOCVDで成長させ、他の層をLPE法で成長させることにより製造することができる。
【選択図】 図1
【解決手段】 基板1と、基板と同一伝導型であり光を反射する反射層19と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層2と、基板と同一伝導型の第一のクラッド層5と活性層6と基板の伝導型と逆伝導型の第二のクラッド層7とで構成された発光部17とを備えた発光ダイオード20において、電流阻止層2のキャリア密度が基板1のキャリア密度以上及び/又は電流阻止層2の厚みが1.5〜3μmである。反射層19及び電流阻止層2のみをMOCVDで成長させ、他の層をLPE法で成長させることにより製造することができる。
【選択図】 図1
Description
本発明は、各種センサ、各種工学情報処理装置、各種光ポインタなどに使用される発光ダイオードおよびその製造方法に関する。
発光ダイオード(LED:Light Emittig Diode)を製造する過程においては、LPE(Liquid Phase Epitaxy;液相エピタキシャル)法やMOCVD(Metal Organic Chemical Vapor Deposisition;有機金属化学気相成長)などが主に利用されている。
LPE法は、成長層厚みの制御性はあまり良くないが、低コストで高品質の結晶が得られるという特徴がある。その一方、MOCVD法は、層の厚みの制御性においてはLPEと比べて良いが、同じ厚みの層を成長させるには、LPE法に比べてコスト高である。
また、LEDにおいては、電流を特定の領域に集中させて点光源を得たり、発光効率を高めたりする電流阻止型の発光ダイオード、およびそれらを並べて配置した点光源アレイ型の発光ダイオードが知られている(例えば、特許文献1、非特許文献1及び2参照)。また、素子構造としては、例えばAlGaAs系の場合、p型GaAs基板上に、p型Alx Ga1-x As(ここで、0.15≦x≦0.45)からなる第一のクラッド層と、p型Aly Ga1-y As(ここで、0 ≦y≦1) からなる活性層と、n型Alz Ga1-z As( ここで、0 ≦z≦1) からなる第二のクラッド層の少なくとも3層から構成されるダブルヘテロ構造が一般的である。
LPE法は、成長層厚みの制御性はあまり良くないが、低コストで高品質の結晶が得られるという特徴がある。その一方、MOCVD法は、層の厚みの制御性においてはLPEと比べて良いが、同じ厚みの層を成長させるには、LPE法に比べてコスト高である。
また、LEDにおいては、電流を特定の領域に集中させて点光源を得たり、発光効率を高めたりする電流阻止型の発光ダイオード、およびそれらを並べて配置した点光源アレイ型の発光ダイオードが知られている(例えば、特許文献1、非特許文献1及び2参照)。また、素子構造としては、例えばAlGaAs系の場合、p型GaAs基板上に、p型Alx Ga1-x As(ここで、0.15≦x≦0.45)からなる第一のクラッド層と、p型Aly Ga1-y As(ここで、0 ≦y≦1) からなる活性層と、n型Alz Ga1-z As( ここで、0 ≦z≦1) からなる第二のクラッド層の少なくとも3層から構成されるダブルヘテロ構造が一般的である。
また、発光素子下部にブラッグ反射層(DBR:Disributed Bragg Reflector)を配置することで、GaAs基板に吸収される光を反射させ、光の取り出し効率を高めることができ、DBR層を用いない場合に比べて、高い光出力を得ることができる。
図13〜16は、従来のLPE法で1次元の点光源アレイ型LEDを製造する場合の一般的な製造工程の要部を示したものであり、図17(A)〜(C),図18(A),(B)は、それぞれ、図13(D),図14(B),図15(A),(B),図16(A)の平面図である。即ち、例えば図17(A)のX1―X1線に沿う断面図が図13(D)である。
第1の工程として、図13(A)に示すように、基板30の上に例えばp型のGaAs基板の上に、基板の伝導型と逆伝導型の電流阻止層31、例えばn型のGaAs層をLPE法により厚さt1 程成長させる。この成長した電流阻止層31の上面には、成長のために用いた成長溶媒32、例えばGa(ガリウム)などが残存している。
第2の工程として、電流阻止層31上に残存した成長溶媒32を、図13(B)に示すように除去する。
第3の工程として、図13(C)に示すように、厚さt1 の電流阻止層31を厚さt2 となるまで研磨する。具体的には、n型のGaAsを、所望の厚さt2 となるように研磨する。この研磨は、研磨プレートにワックスを塗布して、第2の工程を経た基板30を貼り付ける。そして、エピタキシャル層を研磨して所望の厚さt2 とし、その後、基板30を研磨プレートから剥ぎ取って基板裏面のワックスを除去する。
第1の工程として、図13(A)に示すように、基板30の上に例えばp型のGaAs基板の上に、基板の伝導型と逆伝導型の電流阻止層31、例えばn型のGaAs層をLPE法により厚さt1 程成長させる。この成長した電流阻止層31の上面には、成長のために用いた成長溶媒32、例えばGa(ガリウム)などが残存している。
第2の工程として、電流阻止層31上に残存した成長溶媒32を、図13(B)に示すように除去する。
第3の工程として、図13(C)に示すように、厚さt1 の電流阻止層31を厚さt2 となるまで研磨する。具体的には、n型のGaAsを、所望の厚さt2 となるように研磨する。この研磨は、研磨プレートにワックスを塗布して、第2の工程を経た基板30を貼り付ける。そして、エピタキシャル層を研磨して所望の厚さt2 とし、その後、基板30を研磨プレートから剥ぎ取って基板裏面のワックスを除去する。
第4の工程では、図13(D),図17(A)に示すように、電流阻止層33及び基板30に発光部となる部分35とPコンタクト部となる部分35’のパターンを形成する。即ち、フォトリソグラフィー法により電流阻止層33にレジスト34を形成した後に、表面にレジスト34の無い箇所をエッチングして、発光部となる部分35とPコンタクト部となる部分35’のパターンを形成する。
第5の工程では、図14(A)に示すように、LPE法によりLED構造を作製する。即ち、レジスト34を除去した後に、パターンを形成したエピタキシャル層上にLED構造をLPE法により作製する。例えば、順に、pクラッド層36(p型Alx Ga1-x As層(ここで、0≦x≦1)、活性層37(p型Aly Ga1-y As層(ここで、0≦y≦1)、nクラッド層38(n型Alz Ga1-z As層(ここで、0≦z≦1)の各層をLPE法により成長させ、ダブルヘテロ型のLED構造を形成する。ここで、pクラッド層36の組成xとnクラッド層38の組成zは同じでもよいが、それらの禁制帯幅は、活性層37の禁制帯幅よりも大きくなるように組成x、zを適宜選定することができる。
第6の工程として、図14(B),図17(B)に示すように、エピタキシャル層に基板30に達する深さの電極及び素子分離用のエッチング溝39を形成する。
第7の工程として、酸化膜(SiO2 )の層40をスパッタ法やCVD法などによりエピタキシャル層上に形成し、その後、Pコンタクト部となる部分41の酸化膜(SiO2 )などの層をエッチングにより除去する(図14(C)参照)。
第8の工程として、第7の工程を経た基板30を亜鉛(Zn)雰囲気中で熱処理することにより、第7の工程でエッチングで除去した部分41から亜鉛(Zn)を拡散させることでP型の領域を形成し、Pコンタクト部42とする(図15(A),図17(C)参照)。この場合、酸化膜(SiO2 )の層40は拡散の領域を制限するマスクの役割を果たす。
第9の工程として、図15(B),図18(A)に示すように、Nコンタクト部となる部分43をエッチングにより形成する。
第10の工程として、フォトリソグラフィー法により図15(C)に示すようなレジスト44のパターンを形成し電極材料45を蒸着後(図16(A))、リフトオフによりレジスト44を剥離し、図16(B),図18(B)に示すような電極のパターンを形成し、それぞれN電極46、P電極47とする。
第11の工程として、第10の工程を経た基板30に、例えば図16(C)に示すような配線48を、例えばアルミニウム(Al)などにより形成してフリップチップタイプの1次元のアレイ型LEDチップを製造する。
第5の工程では、図14(A)に示すように、LPE法によりLED構造を作製する。即ち、レジスト34を除去した後に、パターンを形成したエピタキシャル層上にLED構造をLPE法により作製する。例えば、順に、pクラッド層36(p型Alx Ga1-x As層(ここで、0≦x≦1)、活性層37(p型Aly Ga1-y As層(ここで、0≦y≦1)、nクラッド層38(n型Alz Ga1-z As層(ここで、0≦z≦1)の各層をLPE法により成長させ、ダブルヘテロ型のLED構造を形成する。ここで、pクラッド層36の組成xとnクラッド層38の組成zは同じでもよいが、それらの禁制帯幅は、活性層37の禁制帯幅よりも大きくなるように組成x、zを適宜選定することができる。
第6の工程として、図14(B),図17(B)に示すように、エピタキシャル層に基板30に達する深さの電極及び素子分離用のエッチング溝39を形成する。
第7の工程として、酸化膜(SiO2 )の層40をスパッタ法やCVD法などによりエピタキシャル層上に形成し、その後、Pコンタクト部となる部分41の酸化膜(SiO2 )などの層をエッチングにより除去する(図14(C)参照)。
第8の工程として、第7の工程を経た基板30を亜鉛(Zn)雰囲気中で熱処理することにより、第7の工程でエッチングで除去した部分41から亜鉛(Zn)を拡散させることでP型の領域を形成し、Pコンタクト部42とする(図15(A),図17(C)参照)。この場合、酸化膜(SiO2 )の層40は拡散の領域を制限するマスクの役割を果たす。
第9の工程として、図15(B),図18(A)に示すように、Nコンタクト部となる部分43をエッチングにより形成する。
第10の工程として、フォトリソグラフィー法により図15(C)に示すようなレジスト44のパターンを形成し電極材料45を蒸着後(図16(A))、リフトオフによりレジスト44を剥離し、図16(B),図18(B)に示すような電極のパターンを形成し、それぞれN電極46、P電極47とする。
第11の工程として、第10の工程を経た基板30に、例えば図16(C)に示すような配線48を、例えばアルミニウム(Al)などにより形成してフリップチップタイプの1次元のアレイ型LEDチップを製造する。
しかし、前述のように、LPE法による電流阻止型LEDの製造においては、電流阻止型でない通常のLEDの製造方法に比べ、特に第2の工程と第3の工程という煩雑な工程が余分に必要となる、という課題がある。
また、第2、第3の工程での基板が割れることなどにより基板が損傷し、歩留まりが低下することに加えて工程数の増加により、コスト高となる、生産性が低下する、という課題がある。
また、第2、第3の工程での基板が割れることなどにより基板が損傷し、歩留まりが低下することに加えて工程数の増加により、コスト高となる、生産性が低下する、という課題がある。
また、電流阻止層は、基板の伝導型と逆伝導型にする必要があるところ、図19に示すように、基板1中のドーパントが、前記第5及び第8の工程中に図19の矢印で示す方向に基板1から電流阻止層2に拡散することにより、成長させた電流阻止層2の中の一部が、逆の伝導型に反転した反転層2aが形成されてしまう。これにより、電流阻止効果として作用する実質的な電流阻止層は、成長させた電流阻止層2よりも薄くなる。よって、電流阻止効果を効率良く発揮させるためには、形成される反転層2aをできるだけ薄く抑えたい。
このために基板1のドーピング量を下げることも考えられるが、ドーピング量を下げることによりキャリア密度が下がり基板1の抵抗が高くなるため、各素子を所望の出力で発光させるのに必要な印加電圧が高くなるといった不具合があり、また発光中のLEDチップの発熱による劣化も懸念されるため、反転層2aを薄くするには、電流阻止層中のキャリア密度を高くすることが有効である。ところが、LPE法において例えばn型GaAs層の電流阻止層を成長させる場合には、キャリア密度は通常1〜2×1018cm-3以下であり、これ以上のキャリア密度を得ることは困難であった。従って、電流阻止層において反転層を薄くすることが困難である、という課題がある。
このために基板1のドーピング量を下げることも考えられるが、ドーピング量を下げることによりキャリア密度が下がり基板1の抵抗が高くなるため、各素子を所望の出力で発光させるのに必要な印加電圧が高くなるといった不具合があり、また発光中のLEDチップの発熱による劣化も懸念されるため、反転層2aを薄くするには、電流阻止層中のキャリア密度を高くすることが有効である。ところが、LPE法において例えばn型GaAs層の電流阻止層を成長させる場合には、キャリア密度は通常1〜2×1018cm-3以下であり、これ以上のキャリア密度を得ることは困難であった。従って、電流阻止層において反転層を薄くすることが困難である、という課題がある。
電流阻止型の発光ダイオードにおいては、高い光出力を得るためには、反射層を用いてGaAs基板に吸収される光を反射させて、光の取り出し効率を上げる方法がある。反射層として、発光波長以下の精度の多層構造が必要となる。LPE法の膜厚制御性では、このような反射層を成長させることができないという課題がある。したがって、反射層を成長させるには、膜厚制御性に優れたMOCVD法やMBE法が必要となるが、発光部もMOCVD法などで作製するとコスト高になるという課題がある。
本発明は、以上の点に鑑み、電流阻止効果及び光の取り出し効率が大きく高出力であり、かつ、製造コストを低くできる発光ダイオード及びその製造方法を提供することを目的としている。
上記目的を達成するために、本発明による発光ダイオードは、基板と、基板と同一伝導型であり光を反射する反射層と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた電流阻止型発光ダイオードにおいて、電流阻止層のキャリア密度が基板のキャリア密度以上及び/又は電流阻止層の厚みが1.5〜3μmであることを特徴とする。
上記構成において、好ましくは、反射層は、高屈折率を有するλ/4膜と低屈折率を有するλ/4膜の積層構造を一対として、この対を複数対で積層した多層膜であるか、又は、ブラッグ反射層である。
発光ダイオードの各発光部は、反射層上の電流阻止層により所定の領域に限定された素子であることが好ましい。ここで、電流阻止層のキャリア密度が、3×1018cm-3以上であればよい。
好ましくは、電流阻止層の厚さから形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、1μm以上である。この形成される反転層の厚さは、好ましくは、0.5μm以下である。電流阻止層のドーパントとしては、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板がGaAs基板であり、反射層がAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又はAlr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、電流阻止層がAla Ga1-a As層(ここで、0≦a≦1)であり、第一のクラッド層、活性層及び第二のクラッド層がそれぞれAlx Ga1-x As層、Aly Ga1-y As層、Alz Ga1-z As層(ここで、0≦x,y,z≦1で、且つ、y<x,z)である。
上記構成の何れかの発光ダイオードを1つのチップに複数個備えていてもよい。
また、上記構成の何れかの発光ダイオードにおいて、反射層及び電流阻止層はMOCVD法で成長させた層であり、発光部がLPE法で成長させた層であることが好ましい。
上記構成において、好ましくは、反射層は、高屈折率を有するλ/4膜と低屈折率を有するλ/4膜の積層構造を一対として、この対を複数対で積層した多層膜であるか、又は、ブラッグ反射層である。
発光ダイオードの各発光部は、反射層上の電流阻止層により所定の領域に限定された素子であることが好ましい。ここで、電流阻止層のキャリア密度が、3×1018cm-3以上であればよい。
好ましくは、電流阻止層の厚さから形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、1μm以上である。この形成される反転層の厚さは、好ましくは、0.5μm以下である。電流阻止層のドーパントとしては、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板がGaAs基板であり、反射層がAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又はAlr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、電流阻止層がAla Ga1-a As層(ここで、0≦a≦1)であり、第一のクラッド層、活性層及び第二のクラッド層がそれぞれAlx Ga1-x As層、Aly Ga1-y As層、Alz Ga1-z As層(ここで、0≦x,y,z≦1で、且つ、y<x,z)である。
上記構成の何れかの発光ダイオードを1つのチップに複数個備えていてもよい。
また、上記構成の何れかの発光ダイオードにおいて、反射層及び電流阻止層はMOCVD法で成長させた層であり、発光部がLPE法で成長させた層であることが好ましい。
前記構成において、本発明の発光ダイオードは、発光部から基板への発光を反射させる反射層と、所定のキャリア密度/又は所定の厚さを有する電流阻止層とを備えるので、発光パターンの指向性が良く、発光強度が強くその電流阻止の効果を十分に発揮できる。
一方、本発明の別の態様によれば、基板と同一伝導型であり光を反射する反射層と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、基板と同一伝導型の第一のクラッド層と活性層と基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた発光ダイオードの製造方法において、基板上にMOCVD法により、所定の反射層と、所定のキャリア密度及び/又は所定の厚みを有するように電流阻止層と、を成長させ、所定の箇所の反射層及び電流阻止層を除去し、次に、発光部をLPE法により成長させることを特徴とする。
ここで、電流阻止層の所定のキャリア密度は、好ましくは、基板のキャリア密度以上である。また、電流阻止層の所定の厚みは、好ましくは、1.5〜3μmである。また、電流阻止層の厚さから、電流阻止層内に形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、1μm以上であればよい。電流阻止層内に形成される反転層の厚さは、好ましくは、0.5μm以下である。また、電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板はGaAs基板であり、反射層はAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又は、Alr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、電流阻止層が、Ala Ga1-a As層(ここで、0≦a≦1)であり、LED構造が、Alx Ga1-x As層の第一のクラッド層と、Aly Ga1-y As層の活性層と、Alz Ga1-z As層(0≦x,y,z≦1で、且つy<x,z)の第二のクラッド層と、のサンドイッチ構造である。
ここで、電流阻止層の所定のキャリア密度は、好ましくは、基板のキャリア密度以上である。また、電流阻止層の所定の厚みは、好ましくは、1.5〜3μmである。また、電流阻止層の厚さから、電流阻止層内に形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、1μm以上であればよい。電流阻止層内に形成される反転層の厚さは、好ましくは、0.5μm以下である。また、電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板はGaAs基板であり、反射層はAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又は、Alr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、電流阻止層が、Ala Ga1-a As層(ここで、0≦a≦1)であり、LED構造が、Alx Ga1-x As層の第一のクラッド層と、Aly Ga1-y As層の活性層と、Alz Ga1-z As層(0≦x,y,z≦1で、且つy<x,z)の第二のクラッド層と、のサンドイッチ構造である。
本発明の発光ダイオードの製造方法によれば、従来の第1の工程に代えて、MOCVD法により基板上に、基板と同伝導型の反射層と、基板の伝導型と逆伝導型の電流阻止層と、を成長させる。
これにより、反射層上に所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このため、本発明の第1及び第2工程においては、MOCVD法を用いており、LPE法のように成長溶媒を使用しないことから、従来の第2の工程を削除することができる。さらに、本発明の第1及び第2工程ではMOCVD法を用いたので、エピタキシャル膜を、ウェハ内でも成長バッチ内でも、ほとんど厚みのバラツキなく成長させることが可能となる。よって、従来の第3の工程を削除することができる。
また、MOCVD法で電流阻止層を成長させることによりキャリア密度を1×1019cm-3程度まで高めることが可能となり、反転層の厚さを薄く抑えることができ、効率よく電流阻止を生じさせることができる。
上記の構成によれば、低コストで生産性よく、高出力で、かつ、指向性の良い発光ダイオードを製造することができる。
これにより、反射層上に所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このため、本発明の第1及び第2工程においては、MOCVD法を用いており、LPE法のように成長溶媒を使用しないことから、従来の第2の工程を削除することができる。さらに、本発明の第1及び第2工程ではMOCVD法を用いたので、エピタキシャル膜を、ウェハ内でも成長バッチ内でも、ほとんど厚みのバラツキなく成長させることが可能となる。よって、従来の第3の工程を削除することができる。
また、MOCVD法で電流阻止層を成長させることによりキャリア密度を1×1019cm-3程度まで高めることが可能となり、反転層の厚さを薄く抑えることができ、効率よく電流阻止を生じさせることができる。
上記の構成によれば、低コストで生産性よく、高出力で、かつ、指向性の良い発光ダイオードを製造することができる。
本発明によれば、反射層を有するので光の取り出し効率が良く、さらに、所定の厚さの電流阻止層か、所定のキャリア密度を有する電流阻止層か、所定の厚さでかつ所定のキャリア密度を有する電流阻止層かの何れかの電流阻止層を有するので、反射層及び電流阻止の効果を十分に発揮することができ、高出力で、かつ、発光パターンの指向性が良い発光ダイオードを提供することができる。
また、本発明によれば、反射層及び電流阻止層を、厚さの制御性に優れたMOCVD法で作製し、発光部をLPE法で成長させることにより、発光ダイオードのコスト上昇を最低限におさえることができる。
即ち、本発明は、点光源アレイ型などのLEDにおける各層の特徴に応じて、厚みは薄くてもよいが、少ない厚みのバラつきと高いキャリア密度が要求される反射層及び電流阻止層にはMOCVD法を、厚みのバラツキはある程度許容されるが、低コストで高品質な結晶が望まれる発光部にはLPE法を用いて成長させることにより、各成長法の特長を活かしてコスト上昇を最低限に抑えつつ、特性、歩留まり、生産性を総合的に向上させることができる。
また、本発明によれば、反射層及び電流阻止層を、厚さの制御性に優れたMOCVD法で作製し、発光部をLPE法で成長させることにより、発光ダイオードのコスト上昇を最低限におさえることができる。
即ち、本発明は、点光源アレイ型などのLEDにおける各層の特徴に応じて、厚みは薄くてもよいが、少ない厚みのバラつきと高いキャリア密度が要求される反射層及び電流阻止層にはMOCVD法を、厚みのバラツキはある程度許容されるが、低コストで高品質な結晶が望まれる発光部にはLPE法を用いて成長させることにより、各成長法の特長を活かしてコスト上昇を最低限に抑えつつ、特性、歩留まり、生産性を総合的に向上させることができる。
以下、本発明の実施の形態を図面により詳細に説明する。
図1(A)は本発明に係る発光ダイオードの断面構造を示し、図1(B)はその平面図である。即ち、図1(B)のY―Y線に沿った断面図が、図1(A)である。発光ダイオードは、点光源アレイ型発光ダイオード20を例にとって説明する。
点光源アレイ型発光ダイオードの各素子20a,20b,20cは、図1に示すように、電流の通路となる凹部4を有する基板1と、基板1と同じ伝導型からなる反射層19と、基板1の伝導型とは逆伝導型で電流を阻止する役目を持つ電流阻止層2と、基板1と同一伝導型のクラッド層5、活性層6、基板1と逆伝導型のクラッド層7のダブルヘテロ接合のLED構造と、を有している。
点光源アレイ型発光ダイオード20の各素子20a,20b,20cは、後述するように、基板に達する深さまで分離溝8により分離され、各素子のリーク電流を減少させる構造となっている。これにより、各素子20a,20b,20cにおいて、基板上の電流阻止層2のない所定のLED構造領域からの発光が、所定の大きさ(L)の発光部17から外部へ出射される(図1の↑参照)。
図1(A)は本発明に係る発光ダイオードの断面構造を示し、図1(B)はその平面図である。即ち、図1(B)のY―Y線に沿った断面図が、図1(A)である。発光ダイオードは、点光源アレイ型発光ダイオード20を例にとって説明する。
点光源アレイ型発光ダイオードの各素子20a,20b,20cは、図1に示すように、電流の通路となる凹部4を有する基板1と、基板1と同じ伝導型からなる反射層19と、基板1の伝導型とは逆伝導型で電流を阻止する役目を持つ電流阻止層2と、基板1と同一伝導型のクラッド層5、活性層6、基板1と逆伝導型のクラッド層7のダブルヘテロ接合のLED構造と、を有している。
点光源アレイ型発光ダイオード20の各素子20a,20b,20cは、後述するように、基板に達する深さまで分離溝8により分離され、各素子のリーク電流を減少させる構造となっている。これにより、各素子20a,20b,20cにおいて、基板上の電流阻止層2のない所定のLED構造領域からの発光が、所定の大きさ(L)の発光部17から外部へ出射される(図1の↑参照)。
この際、反射層19は、発光部17側に出射しないで、基板側に吸収される発光を基板表面側に反射させ、光の取り出し効率を向上させる作用を有している。反射層19は、多層からなる層で形成でき、ブラッグ反射層を用いることができる。
また、高屈折率を有するλ/4膜と低屈折率を有するλ/4膜の積層構造(交互層)を一対として、この交互層を複数対で積層した、多層膜からなる反射層19でもよい。ここで、λは、点光源アレイ型発光ダイオード20の発光波長である。高屈折率及び低屈折率な層としては、GaAs基板上には、例えば、Gar Al1-r As(ここで、rはAl組成であり、0≦r<1である)と、AlAsと、からなる交互層が使用できる。
また、高屈折率及び低屈折率な層の組み合わせとしては、高屈折率層のAlAsの代わりにAls Ga1-s As(ここで、sはAl組成であり、0≦s<1であり、s>r)とし、低屈折率な層としてはGar Al1-r Asとしてもよい。この場合には、Als Ga1-s Asの屈折率がGar Al1-r Asのそれよりも高くなるように、組成sを組成rよりも高くすればよい。
また、高屈折率を有するλ/4膜と低屈折率を有するλ/4膜の積層構造(交互層)を一対として、この交互層を複数対で積層した、多層膜からなる反射層19でもよい。ここで、λは、点光源アレイ型発光ダイオード20の発光波長である。高屈折率及び低屈折率な層としては、GaAs基板上には、例えば、Gar Al1-r As(ここで、rはAl組成であり、0≦r<1である)と、AlAsと、からなる交互層が使用できる。
また、高屈折率及び低屈折率な層の組み合わせとしては、高屈折率層のAlAsの代わりにAls Ga1-s As(ここで、sはAl組成であり、0≦s<1であり、s>r)とし、低屈折率な層としてはGar Al1-r Asとしてもよい。この場合には、Als Ga1-s Asの屈折率がGar Al1-r Asのそれよりも高くなるように、組成sを組成rよりも高くすればよい。
また、この分離溝8は電極15,16間の分離も兼ねており、これによりN電極15、P電極16の両電極を同一面内に形成することができるため、アレイ型発光ダイオードを回路基板にフリップチップ実装することが可能となる。なお、9は酸化膜の層であり、11はPコンタクト部である。そして、電流阻止層2は、所定のキャリア密度と所定の厚さt3 となる必要がある。この点については後述する。
例えば、基板1としてp型GaAs基板を用いた場合には、発光ダイオードは、その反射層19の上面に、所定の厚みt3 、所定のキャリア密度を有するn型のAla Ga1-a As層(0≦a≦1)の電流を阻止する役目を持つ電流阻止層2を有している。そして、反射層19及び電流阻止層2を基板1に達するまでエッチングして一部円筒状に形成された凹部4に、p型Alx Ga1-x As層(0≦x≦1)のクラッド層5、p型Aly Ga1-y As層(0≦y≦1)の活性層6、n型Alz Ga1-z As層(0≦z≦1)のクラッド層7のダブルヘテロ接合のLED構造を結晶成長させ、N電極12を形成して発光部17が形成されている。このような素子が1次元あるいは2次元に配置されたものがアレイ型LEDである。
ここで、本発明による点光源アレイ型LEDの製造工程を図2〜図6を参照して説明する。図5(A)〜(C),図6(A),(B)は、それぞれ、図2(B),(D),図3(B),(C),図4(C)の平面図である。例えば、図5(A)のZ1−Z1線に沿う断面図が図2(B)である。
以下の説明においては、p型基板を使用した場合の製造方法を例にとって説明する。
第1工程として、図2(A)に示すように、p型GaAsの基板1上にMOCVD法で、p型の反射層19を成長させる。
第2工程として、図2(A)に示すように、反射層19上に、MOCVD法で、n型Ala Ga1-a As層(ここで、0≦a≦1)からなる電流阻止層2を厚さt3 程度成長させる。この厚さt3 については後述する。
第1工程のp型の反射層19及び第2工程のn型Ala Ga1-a As層は、MOCVD法により連続成長させてもよい。
以下の説明においては、p型基板を使用した場合の製造方法を例にとって説明する。
第1工程として、図2(A)に示すように、p型GaAsの基板1上にMOCVD法で、p型の反射層19を成長させる。
第2工程として、図2(A)に示すように、反射層19上に、MOCVD法で、n型Ala Ga1-a As層(ここで、0≦a≦1)からなる電流阻止層2を厚さt3 程度成長させる。この厚さt3 については後述する。
第1工程のp型の反射層19及び第2工程のn型Ala Ga1-a As層は、MOCVD法により連続成長させてもよい。
第3工程として、図2(B),図5(A)に示すように、フォトリソグラフィー法により、エピタキシャル成長面上に発光部となる部分である凹部4とPコンタクト部となる部分4’のパターンを形成する。即ち、フォトリソグラフィー法により電流阻止層2上にレジスト3を形成した後に、表面にレジスト3の無い箇所をエッチングして、発光部となる部分である凹部4とPコンタクト部となる部分4’とを形成する。これにより、反射層19及び電流阻止層2のない部分、即ち、領域が存在することになる。ここで、発光部は直径L3の円形、Pコンタクト部は幅L4のストライプ状とすることができる。なお、レジスト3は後で除去する。
第4工程として、図2(C)に示すように、このパターンを形成したエピタキシャル成長面上にLED構造、例えば、順にpクラッド層5(p型Alx Ga1-x As層)、活性層6(p型Aly Ga1-y As層)、nクラッド層7(n型Alz Ga1- zAs層)のサンドイッチ構造を、LPE法によりそれぞれ成長させる。ただし、0≦x≦1,0≦y≦1,0≦z≦1、また、y<x,zである。
第5工程として、図2(D),図5(B)に示すように、エピタキシャル層に基板1に達する深さの電極及び素子分離用のエッチング溝8を形成する。
第6工程として、酸化膜SiO2 の層9をスパッタ法やCVD法などによりエピタキシャル層上に形成し、その後、図3(A)に示すように、Pコンタクト部となる部分の酸化膜10(SiO2 )の層をエッチングにより除去する。
第7工程として、第6工程を経た基板1を亜鉛(Zn)雰囲気中で熱処理することにより、図3(B),図5(C)に示すように、第5工程でエッチングにより除去した部分10から亜鉛(Zn)を拡散させることで、p型の領域(Zn拡散領域)を形成し、Pコンタクト部11とする。この場合、酸化膜(SiO2 )の層9は亜鉛(Zn)の拡散の領域を制限するマスクの役割を果たす。
第8工程として、図3(C),図6(A)に示すように、Nコンタクト部となる部分12をエッチングにより形成する。
第9工程として、フォトリソグラフィー法により図4(A)に示すようなレジスト13のパターンを形成し電極材料14を蒸着後(図4(B))、リフトオフによりレジストを剥離し、図4(C),図6(B)に示すような電極のパターンを形成し、それぞれN電極15、P電極16とする。
第10工程として、例えば図4(D)に示すような配線18を、例えばAlなどにより形成してフリップチップタイプの1次元点光源のアレイ型LEDチップ21を製造する。図4(D)では、3個の発光部17を有する1次元点光源アレイ型LEDチップ21を示している。なお、本発明において、チップとは、複数個の素子を1次元、または2次元に配列したものである。
第4工程として、図2(C)に示すように、このパターンを形成したエピタキシャル成長面上にLED構造、例えば、順にpクラッド層5(p型Alx Ga1-x As層)、活性層6(p型Aly Ga1-y As層)、nクラッド層7(n型Alz Ga1- zAs層)のサンドイッチ構造を、LPE法によりそれぞれ成長させる。ただし、0≦x≦1,0≦y≦1,0≦z≦1、また、y<x,zである。
第5工程として、図2(D),図5(B)に示すように、エピタキシャル層に基板1に達する深さの電極及び素子分離用のエッチング溝8を形成する。
第6工程として、酸化膜SiO2 の層9をスパッタ法やCVD法などによりエピタキシャル層上に形成し、その後、図3(A)に示すように、Pコンタクト部となる部分の酸化膜10(SiO2 )の層をエッチングにより除去する。
第7工程として、第6工程を経た基板1を亜鉛(Zn)雰囲気中で熱処理することにより、図3(B),図5(C)に示すように、第5工程でエッチングにより除去した部分10から亜鉛(Zn)を拡散させることで、p型の領域(Zn拡散領域)を形成し、Pコンタクト部11とする。この場合、酸化膜(SiO2 )の層9は亜鉛(Zn)の拡散の領域を制限するマスクの役割を果たす。
第8工程として、図3(C),図6(A)に示すように、Nコンタクト部となる部分12をエッチングにより形成する。
第9工程として、フォトリソグラフィー法により図4(A)に示すようなレジスト13のパターンを形成し電極材料14を蒸着後(図4(B))、リフトオフによりレジストを剥離し、図4(C),図6(B)に示すような電極のパターンを形成し、それぞれN電極15、P電極16とする。
第10工程として、例えば図4(D)に示すような配線18を、例えばAlなどにより形成してフリップチップタイプの1次元点光源のアレイ型LEDチップ21を製造する。図4(D)では、3個の発光部17を有する1次元点光源アレイ型LEDチップ21を示している。なお、本発明において、チップとは、複数個の素子を1次元、または2次元に配列したものである。
ここで、第1工程における電流阻止層2の厚みt3 及びキャリア密度を所定の量に制御して電流阻止効果を高めることについて説明する。
基板1上に、基板の伝導型とは逆伝導型の電流阻止層2を成長させ、この上にLPE法によりLED構造を成長させると、その電流阻止層2の中には、基板中のドーパントが拡散して、その伝導型が反転した反転層2aが形成される。よって、電流阻止層2による電流阻止効果を高めるためには、反転層2aを極力薄くする必要がある。反転層を薄くするには、電流阻止層2のキャリア密度を高くする必要があり、できれば電流阻止層2のキャリア密度を基板1のキャリア密度よりも高くすることが望ましい。
しかしながら、キャリア密度を高めるため、あまりドーピング量を多くすると逆に結晶性が低下して好ましくないことから、具体的には電流阻止層2のキャリア密度を基板と同程度以上として、実質的に電流阻止層の反転層の厚さが薄くなるようにしておけばよい。ここで、p型基板のキャリア密度が1〜3×1018cm-3程度の場合には、電流阻止層2のキャリア密度を3×1018cm-3程度以上とすることが望ましい。さらに、好ましくは、1×1019cm-3前後である。
基板1上に、基板の伝導型とは逆伝導型の電流阻止層2を成長させ、この上にLPE法によりLED構造を成長させると、その電流阻止層2の中には、基板中のドーパントが拡散して、その伝導型が反転した反転層2aが形成される。よって、電流阻止層2による電流阻止効果を高めるためには、反転層2aを極力薄くする必要がある。反転層を薄くするには、電流阻止層2のキャリア密度を高くする必要があり、できれば電流阻止層2のキャリア密度を基板1のキャリア密度よりも高くすることが望ましい。
しかしながら、キャリア密度を高めるため、あまりドーピング量を多くすると逆に結晶性が低下して好ましくないことから、具体的には電流阻止層2のキャリア密度を基板と同程度以上として、実質的に電流阻止層の反転層の厚さが薄くなるようにしておけばよい。ここで、p型基板のキャリア密度が1〜3×1018cm-3程度の場合には、電流阻止層2のキャリア密度を3×1018cm-3程度以上とすることが望ましい。さらに、好ましくは、1×1019cm-3前後である。
また、別の観点から、電流阻止層2が厚すぎると、原料コスト、製造工数の点で不都合であるし、発光部を形成する際にエッチングを深く行う必要が生ずるためウェハ内での発光部の大きさ、深さのばらつきが大きくなり、各素子における特性のばらつきの原因となる。そのため、電流阻止層2の厚さは3μm以下が望ましい。
逆に、電流阻止層2が薄すぎると、実際に成長させた電流阻止層2に対して反転層の占める割合が大きくなり、電流阻止効果が減少する。後述する実施例の検討結果(図11)により、実質的な電流阻止層2bの厚さは約1μm以上が望ましい。
p型基板のキャリア密度を2×1018cm-3、電流阻止層2のキャリア密度を3×1018cm-3とした場合、後述する電流阻止層のキャリア密度と反転層2aの厚みとの関係(図10)から、反転層2aの厚さは約0.5μmとなるため、電流阻止層2の厚さは約1.5μmとなる。
さらに、電流阻止層2のキャリア密度が1×1019cm-3前後の場合には、反転層2aの厚さが0.1〜0.4μmの範囲内にあり、ばらつきを考慮しても、0.5μm以下である。このため、電流阻止層2の厚さは、1.5μm以上が好ましい。
p型基板のキャリア密度を2×1018cm-3、電流阻止層2のキャリア密度を3×1018cm-3とした場合、後述する電流阻止層のキャリア密度と反転層2aの厚みとの関係(図10)から、反転層2aの厚さは約0.5μmとなるため、電流阻止層2の厚さは約1.5μmとなる。
さらに、電流阻止層2のキャリア密度が1×1019cm-3前後の場合には、反転層2aの厚さが0.1〜0.4μmの範囲内にあり、ばらつきを考慮しても、0.5μm以下である。このため、電流阻止層2の厚さは、1.5μm以上が好ましい。
これらの検討結果から、電流阻止効果が最も発揮され、しかも特性のばらつき、製造工数、コスト面にも配慮した結果から、電流阻止層2のキャリア密度は1×1019cm-3程度とするのが好ましい。電流阻止層2の厚さは、1.5〜3μm程度が良く、更に好ましくは、2μm程度が良い。
以上説明したように、本発明の発光ダイオードにおいては、所定のキャリア密度及び/又は所定の厚さを有する電流阻止層を備えているので、その電流阻止の効果を十分に発揮できる。そして、基板と電流阻止層との間には、反射層が挿入されているので、DH構造からなる発光部からの光が基板に吸収されずに、基板上方へ出射するようになる。このため、反射層19を設けないない場合に比べると、発光強度が約2倍に増大する。これにより、本発明の発光ダイオードによれば、発光強度が強く、指向性の良い発光パターンが再現良く得られる。
また、本発明の発光ダイオードの製造方法においては、従来の第1の工程に代えて、MOCVD法により基板上に、基板の伝導型と逆伝電型の電流阻止層を成長させる。これにより、所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このように、本発明の第2の工程でMOCVD法を用いたことにより、従来の第2及び第3の工程を削除することができる。また、MOCVD法で電流阻止層を成長させたことにより、電流阻止層のキャリア密度を基板のキャリア密度と同程度に高めることが可能となり、反転層の厚さを薄く抑えることができ、電流阻止の効果を十分に生じさせることができる。なお、キャリア密度の制御は結晶中の不純物密度を制御することによって行うが、通常、その不純物密度はキャリア密度とほぼ同程度となる。
また、本発明の発光ダイオードの製造方法においては、従来の第1の工程に代えて、MOCVD法により基板上に、基板の伝導型と逆伝電型の電流阻止層を成長させる。これにより、所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このように、本発明の第2の工程でMOCVD法を用いたことにより、従来の第2及び第3の工程を削除することができる。また、MOCVD法で電流阻止層を成長させたことにより、電流阻止層のキャリア密度を基板のキャリア密度と同程度に高めることが可能となり、反転層の厚さを薄く抑えることができ、電流阻止の効果を十分に生じさせることができる。なお、キャリア密度の制御は結晶中の不純物密度を制御することによって行うが、通常、その不純物密度はキャリア密度とほぼ同程度となる。
以下、本発明の発光ダイオード実施例について、詳細に説明する。
図7は実施例における点光源アレイ型発光ダイオードの各組成およびドーパントの種類を示す表である。なお、後述する比較例1及び2におけるそれらも併せて示してある。
製造の第1工程として、キャリア密度2×1018cm-3のp型GaAs基板1上に、何れもp型の膜厚60nmのAl0.2 Ga0.8 Asと膜厚75nmのAlAsとを一対とし、この対を20対積層した多層膜からなる反射層19をMOCVD法により、成長させた(図2(A)参照)。MOCVD法のキャリアガスは水素を用い、このときの成長温度は700℃、成長圧力は75Torrとした。Al、Ga及びAsの原料はそれぞれトリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)及びアルシン(AsH3 )を用いた。p型のドーパントにはZnを用い、その供給源にはジエチル亜鉛(ZEZn)を用いた。なお、p型のドーパントとしては、ジメチル亜鉛(ZMZn)を使用することもできた。
製造の第2工程として、第1工程で成長した反射層19上にMOCVD法でn型GaAs層からなる電流阻止層2を成長させた(図2(A)参照)。
ここで、MOCVD法のキャリアガス、成長温度は700℃、成長圧力は第1工程と同じである。TMG及びAsH3 を用い、それぞれの流量を0.13mmol(ミリモル)/分、1.3mmol/分とした。n型のドーパントには硫黄(S)を用い、その供給源を硫化水素(H2 S)とし、成長中このH2 Sガスを10000ppmの濃度で流した。このようにしてキャリア密度1×1019cm-3、厚さ2μmのn型GaAs層よりなる電流阻止層2を成長させた(図2(A)参照)。
なお、n型のドーパントにはセレンを用い、その供給源としてセレン化水素(H2 Se)を用いることや、n型のドーパントにテルル(Te)を用い、その供給源としてジエチルテルル(DETe)を用いることや、n型のドーパントにシリコン(Si)を用い、その供給源としてシラン(SiH4 )やジシラン(Si2 H6 )を用いることや、n型のドーパントに錫を用い、その供給源としてトリエチル錫(TESn)やトリメチル錫(TMSn)を用いることも可能である。
図7は実施例における点光源アレイ型発光ダイオードの各組成およびドーパントの種類を示す表である。なお、後述する比較例1及び2におけるそれらも併せて示してある。
製造の第1工程として、キャリア密度2×1018cm-3のp型GaAs基板1上に、何れもp型の膜厚60nmのAl0.2 Ga0.8 Asと膜厚75nmのAlAsとを一対とし、この対を20対積層した多層膜からなる反射層19をMOCVD法により、成長させた(図2(A)参照)。MOCVD法のキャリアガスは水素を用い、このときの成長温度は700℃、成長圧力は75Torrとした。Al、Ga及びAsの原料はそれぞれトリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)及びアルシン(AsH3 )を用いた。p型のドーパントにはZnを用い、その供給源にはジエチル亜鉛(ZEZn)を用いた。なお、p型のドーパントとしては、ジメチル亜鉛(ZMZn)を使用することもできた。
製造の第2工程として、第1工程で成長した反射層19上にMOCVD法でn型GaAs層からなる電流阻止層2を成長させた(図2(A)参照)。
ここで、MOCVD法のキャリアガス、成長温度は700℃、成長圧力は第1工程と同じである。TMG及びAsH3 を用い、それぞれの流量を0.13mmol(ミリモル)/分、1.3mmol/分とした。n型のドーパントには硫黄(S)を用い、その供給源を硫化水素(H2 S)とし、成長中このH2 Sガスを10000ppmの濃度で流した。このようにしてキャリア密度1×1019cm-3、厚さ2μmのn型GaAs層よりなる電流阻止層2を成長させた(図2(A)参照)。
なお、n型のドーパントにはセレンを用い、その供給源としてセレン化水素(H2 Se)を用いることや、n型のドーパントにテルル(Te)を用い、その供給源としてジエチルテルル(DETe)を用いることや、n型のドーパントにシリコン(Si)を用い、その供給源としてシラン(SiH4 )やジシラン(Si2 H6 )を用いることや、n型のドーパントに錫を用い、その供給源としてトリエチル錫(TESn)やトリメチル錫(TMSn)を用いることも可能である。
製造の第3工程として、第2工程で得られた電流阻止層2の上にフォトリソグラフィー法により直径L3=15μmの円形のパターンと幅L4=100μmのストライプ状のパターンを形成し、この部分をエッチングすることにより電流阻止層2の一部に穴を空けて凹部を形成して、後の製造の第4工程でLED構造を成長させた際の電流通路となる部分を設けた(図2(B),図5(A)参照)。ここでは、リン酸(H3 PO4 )―H2 O2 ―H2 O系のエッチング液によりエッチングした。
製造の第4工程として、第3工程にて得られた電流阻止層2付きの基板1の上にLPE法により、順に、pクラッド層5としてのp型Al0.3 Ga0.7 As層を約2μm成長させ、活性層6としてのp型Al0.03Ga0.97As層を約1μm成長させ、nクラッド層7としてのn型Al0.3 Ga0.7 As層を約2μm成長させて、ダブルヘテロ型のLED構造を形成した(図2(C)参照)。
製造の第5工程として、製造の第4工程で成長させたエピタキシャル層に、電極および素子分離用のエッチング溝8を幅50μmで形成した(図2(D),図5(B)参照)。 製造の第6工程として、RFプラズマCVD法を用い、原料ガスとしてシランSiH4 ガスと一酸化二窒素N2 Oガスとを流し、基板温度350℃、圧力0.5Torrで高周波電力500Wで厚み0.3μmの酸化膜SiO2 をエピタキシャル層上に堆積させた。その後、Pコンタクト部となる部分10の酸化膜SiO2 層をフッ素系のエッチング液によりエッチングして除去した(図3(A)参照)。
製造の第7工程として、石英製容器中にウェハとZnAs2 (二砒化亜鉛)とをセットし、水素雰囲気中温度600℃で2時間熱処理して、製造の第6工程でエッチングにより除去した部分10から亜鉛(Zn)を拡散させて、Pコンタクト部11としてp型の領域を形成した(図3(B),図5(C)参照)。
製造の第8工程として、Nコンタクト部となる部分12をエッチングにより形成した(図3(C),図6(A)参照)。
製造の第9工程として、フォトリソグラフィー法によりレジスト13のパターンを形成し(図4(A)参照)、電極材料14を蒸着後(図4(B)参照)、アセトン中で煮沸することでレジストを剥離する、所謂リフトオフ法により、N電極15とP電極16を形成した(図4(C),図6(B)参照)。
製造の第10工程として、Alで配線18を形成してフリップチップタイプの1次元のアレイ型LEDチップを製造した(図4(D)参照)。
製造の第4工程として、第3工程にて得られた電流阻止層2付きの基板1の上にLPE法により、順に、pクラッド層5としてのp型Al0.3 Ga0.7 As層を約2μm成長させ、活性層6としてのp型Al0.03Ga0.97As層を約1μm成長させ、nクラッド層7としてのn型Al0.3 Ga0.7 As層を約2μm成長させて、ダブルヘテロ型のLED構造を形成した(図2(C)参照)。
製造の第5工程として、製造の第4工程で成長させたエピタキシャル層に、電極および素子分離用のエッチング溝8を幅50μmで形成した(図2(D),図5(B)参照)。 製造の第6工程として、RFプラズマCVD法を用い、原料ガスとしてシランSiH4 ガスと一酸化二窒素N2 Oガスとを流し、基板温度350℃、圧力0.5Torrで高周波電力500Wで厚み0.3μmの酸化膜SiO2 をエピタキシャル層上に堆積させた。その後、Pコンタクト部となる部分10の酸化膜SiO2 層をフッ素系のエッチング液によりエッチングして除去した(図3(A)参照)。
製造の第7工程として、石英製容器中にウェハとZnAs2 (二砒化亜鉛)とをセットし、水素雰囲気中温度600℃で2時間熱処理して、製造の第6工程でエッチングにより除去した部分10から亜鉛(Zn)を拡散させて、Pコンタクト部11としてp型の領域を形成した(図3(B),図5(C)参照)。
製造の第8工程として、Nコンタクト部となる部分12をエッチングにより形成した(図3(C),図6(A)参照)。
製造の第9工程として、フォトリソグラフィー法によりレジスト13のパターンを形成し(図4(A)参照)、電極材料14を蒸着後(図4(B)参照)、アセトン中で煮沸することでレジストを剥離する、所謂リフトオフ法により、N電極15とP電極16を形成した(図4(C),図6(B)参照)。
製造の第10工程として、Alで配線18を形成してフリップチップタイプの1次元のアレイ型LEDチップを製造した(図4(D)参照)。
実施例の点光源アレイ型LEDチップの発光特性として、各素子の発光出力強度及び発光パターンを測定した。
図8は、実施例の点光源アレイ型LEDチップの発光出力強度を示したテーブルであり、後述する比較例1及び2のそれと併せて示してある。各素子の発光出力の平均値は、図8に示すように、16mA通電時において1mWであった。
図9は、実施例の点光源アレイ型LEDチップの各素子において発光ダイオードの前面に照射される光強度のファーフィールドパターンを示す図である。図9から分かるように、電流阻止効果による指向性の良好なファーフィールドパターンが観察された。
図8は、実施例の点光源アレイ型LEDチップの発光出力強度を示したテーブルであり、後述する比較例1及び2のそれと併せて示してある。各素子の発光出力の平均値は、図8に示すように、16mA通電時において1mWであった。
図9は、実施例の点光源アレイ型LEDチップの各素子において発光ダイオードの前面に照射される光強度のファーフィールドパターンを示す図である。図9から分かるように、電流阻止効果による指向性の良好なファーフィールドパターンが観察された。
図10は、上記の方法で点光源アレイ型発光ダイオードを製造した場合の電流阻止層のキャリア密度と反転層の厚みの関係を示す図である。電流阻止層をMOCVD法で成長させた実施例と、後述するLPE法で成長させた比較例1とを併せて示している。MOCVD法による実施例においては、電流阻止層2のキャリア密度が1×1019cm-3前後で、反転層の厚みは、0.1μm〜0.4μmの範囲内にあることが分かる。
一方、比較例1のLPE法による電流阻止層の場合には、キャリア密度を1.4×1018cm-3と高くしても反転層厚みは0.5μm〜0.8μmの範囲内にあることから、本発明の電流阻止層2においては、反転層厚みを薄くできることは明らかである。
一方、比較例1のLPE法による電流阻止層の場合には、キャリア密度を1.4×1018cm-3と高くしても反転層厚みは0.5μm〜0.8μmの範囲内にあることから、本発明の電流阻止層2においては、反転層厚みを薄くできることは明らかである。
さらに、電流阻止層2の厚みを変化させて、点光源アレイ型LEDチップを作製して各素子の発光特性を測定した。図11は、成長させた電流阻止層の厚みから反転層の厚みを引いた実質的な電流阻止層の厚さと、各素子の発光状態との関係を調べた結果を示す表である。この結果から、実質的な電流阻止層2bの厚みが1μm以上あれば、正常な発光が得られることが判明し、これよりも薄い場合、例えば、0.6μmでは、発光広がりが生じるので好ましくない。これにより、実質的な電流阻止層2bの厚みは約1μm以上、特に1.1μm以上が好ましいことが分かる。
次に、比較例を示す。
(比較例1)
本発明による点光源アレイ型LEDチップと比較するために、前述の従来の技術で説明した製造工程により点光源アレイ型LEDチップを以下のように製造して、同じように各素子の発光強度及び発光パターンを測定した。なお、図7には、前述の実施例と対比させて、比較例での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
ここで、用いた従来の製造工程を先ず説明する。
従来の製造の第1の工程として、キャリア密度2×1019cm-3のp型GaAsの基板30上にLPE法でn型GaAsからなる電流阻止層31を成長させた。なお、成長溶媒にはGaを用い、徐冷法により、成長開始温度806℃、成長終了温度800℃、冷却速度は、成長温度が806℃から804℃の間は0.24℃/分、成長温度が804℃から800℃の間は0.05℃/分の条件で成長を行った。また、GaAs原料には、GaAs多結晶体を用い、n型のドーパントにはTe(テルル)を用いた。これにより、キャリア密度1×1018cm-3、厚さ約7μmのn型GaAsよりなる電流阻止層31を成長させた(図13(A)参照)。
(比較例1)
本発明による点光源アレイ型LEDチップと比較するために、前述の従来の技術で説明した製造工程により点光源アレイ型LEDチップを以下のように製造して、同じように各素子の発光強度及び発光パターンを測定した。なお、図7には、前述の実施例と対比させて、比較例での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
ここで、用いた従来の製造工程を先ず説明する。
従来の製造の第1の工程として、キャリア密度2×1019cm-3のp型GaAsの基板30上にLPE法でn型GaAsからなる電流阻止層31を成長させた。なお、成長溶媒にはGaを用い、徐冷法により、成長開始温度806℃、成長終了温度800℃、冷却速度は、成長温度が806℃から804℃の間は0.24℃/分、成長温度が804℃から800℃の間は0.05℃/分の条件で成長を行った。また、GaAs原料には、GaAs多結晶体を用い、n型のドーパントにはTe(テルル)を用いた。これにより、キャリア密度1×1018cm-3、厚さ約7μmのn型GaAsよりなる電流阻止層31を成長させた(図13(A)参照)。
従来の製造の第2の工程として、成長後、このウェハを炉から取り出した後、表面に残っているGa溶媒32をふき取るなどして除去した(図13(B)参照)。なお、この工程ではウェハに機械的な力が加わるため、ウェハを割ってしまうことがあったことは、前述した通りである。
従来の製造の第3の工程として、LPE法によるエピタキシャル成長表面は平坦性が悪いことから、これを改善するため加熱したワックスを用いてウェハ裏面を研磨プレートに貼りつけ、砥粒を用いて表面の研磨を約5μm程度行った。即ち、電流阻止層31の厚さを計算上2μm程度となる電流阻止層33となるようにした(図13(C)参照)。その後、再度加熱し、ワックスを溶かすことにより、ウェハを研磨プレートから剥ぎ取った。なお、前述した通り、この工程においてもウェハに機械的な力が加わるため、ウェハを割ってしまうことがあった。その後、ウェハ裏面のワックスをアセトンにより除去した。
従来の製造の第3の工程として、LPE法によるエピタキシャル成長表面は平坦性が悪いことから、これを改善するため加熱したワックスを用いてウェハ裏面を研磨プレートに貼りつけ、砥粒を用いて表面の研磨を約5μm程度行った。即ち、電流阻止層31の厚さを計算上2μm程度となる電流阻止層33となるようにした(図13(C)参照)。その後、再度加熱し、ワックスを溶かすことにより、ウェハを研磨プレートから剥ぎ取った。なお、前述した通り、この工程においてもウェハに機械的な力が加わるため、ウェハを割ってしまうことがあった。その後、ウェハ裏面のワックスをアセトンにより除去した。
従来の製造の第4の工程として、第3の工程により得られた電流阻止層33の上にフォトリソグラフィー法により直径L1=15μmの円形のパターンと幅L2=100μmのストライプ状のパターンを形成し、このパターンを基板面までエッチングして形成した。このエッチングにより電流阻止層33の一部に穴を空けることで、この後LED構造を成長させたときの電流の通路となる部分を設けた(図13(D),図17(A)参照)。
従来の製造の第5の工程として、本発明の実施例の第3の工程と同様に電流阻止層付き基板の上にLPE法により順に、pクラッド層36としてp型Al0.3 Ga0.7 Asを約2μm、活性層37としてp型Al0.03Ga0.97As層を約1μm、nクラッド層38としてn型Al0.3 Ga0.7 As層を約2μmを成長させ、ダブルヘテロ型のLED構造を形成した(図14(A)参照)。
従来の製造の第5の工程として、本発明の実施例の第3の工程と同様に電流阻止層付き基板の上にLPE法により順に、pクラッド層36としてp型Al0.3 Ga0.7 Asを約2μm、活性層37としてp型Al0.03Ga0.97As層を約1μm、nクラッド層38としてn型Al0.3 Ga0.7 As層を約2μmを成長させ、ダブルヘテロ型のLED構造を形成した(図14(A)参照)。
従来の製造の第6〜第11の工程として、本発明の実施例の第4〜第9の工程を順に行って、フリップチップタイプの1次元のアレイ型LEDチップを作製した。
この比較例1における、電流阻止層のキャリア密度と反転層の厚みの関係は、図10に示したように、キャリア密度を1.4×1018cm-3と高くしても反転層の厚みは0.5μm〜0.8μmの範囲内であった。
次に、この点光源アレイ型LEDチップの発光特性として、各素子の発光出力強度及び発光パターンを測定した。各素子の発光出力の平均値は、図8に示すように、16mA通電時において0.14mWであった。この値を本発明の値と比較すると、実施例による点光源アレイ型発光ダイオードの発光出力の方が、比較例1と比べて約7倍も高くなることが分かる。これにより、本発明による点光源アレイ型発光ダイオードにおいては、電流阻止の効果が十分に生じている素子が多いことが分かる。
次に、この点光源アレイ型LEDチップの発光特性として、各素子の発光出力強度及び発光パターンを測定した。各素子の発光出力の平均値は、図8に示すように、16mA通電時において0.14mWであった。この値を本発明の値と比較すると、実施例による点光源アレイ型発光ダイオードの発光出力の方が、比較例1と比べて約7倍も高くなることが分かる。これにより、本発明による点光源アレイ型発光ダイオードにおいては、電流阻止の効果が十分に生じている素子が多いことが分かる。
図12は、比較例1の点光源アレイ型LEDチップの各素子の前面に照射される光強度のファーフィールドパターンを示す図である。図12から分かるように、素子によっては電流阻止の効果が弱く、図9と比較すると分かるように指向性が悪かった。チップを代えて測定しても同様に発光出力が低い又は指向性の悪い素子を含むものが多く、一つのウェハから得られるチップの歩留まりが悪かった。このような指向性の悪い素子をへき開して内部を調べたところ、実質的な電流阻止層の厚さが1μm未満であったり、実質的な電流阻止層が全く見られないものがあった。これらの不良の原因としては、LPE法で成長させた電流阻止層33の厚みが同一ウェハ内でばらついていることや、従来の製造の第3の工程における研磨量にバラツキがあることによると考えられる。
この点は、電流阻止層33の平均的な厚みを厚くすることで改善することも可能ではあるが、その分従来の製造工程の第4の工程で説明した発光部となる部分を形成するためのエッチングを深く行う必要が生ずるため、ウェハ内でのエッチングされる部分の大きさ、深さのばらつきが大きくなり、これらのばらつきが各素子の特性のばらつきの原因となるため、得策ではない。また、従来の第2及び第3の工程において、基板が割れることもあるので、実際に本発明による製造方法で作製したチップより、LED製品の歩留まりが悪い。
(比較例2)
比較例2として、反射層を挿入しない以外は、実施例と同じ発光ダイオードを製造した。製造工程は、実施例の第1工程を行わない以外は、実施例と同じである。なお、図7には前述の実施例と対比させて、比較例2での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
比較例2として、反射層を挿入しない以外は、実施例と同じ発光ダイオードを製造した。製造工程は、実施例の第1工程を行わない以外は、実施例と同じである。なお、図7には前述の実施例と対比させて、比較例2での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
この比較例2における点光源アレイ型LEDチップの発光出力の平均値は、図8に示すように0.5mWであった。実施例による点光源アレイ型発光ダイオードの方が、比較例2と比べて2倍高出力であることが分かる。これにより、実施例による点光源アレイ型発光ダイオードにおいては、GaAs基板への光の吸収が抑えられ、高い発光出力を得ることができた。
本発明は、上記実施例に記載の1次元の点光源アレイ型LEDチップに限定されることなく、2次元の点光源アレイ型LEDチップや単一素子のLEDチップなど、また実施形態もフリップチップ型に限らず、ダイボンド型など、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
1:基板
2:電流阻止層
2a:反転層
2b:実質的な電流阻止層
3:レジスト
4:凹部
4’:Pコンタクト部となる部分
5:pクラッド層
6:活性層
7:nクラッド層
8:分離溝
9:酸化膜
10:Pコンタクト部となる部分の酸化膜
11:Pコンタクト部(Zn拡散領域)
14:分離溝
15:N電極
16:P電極
17:発光部
19:反射層
20:点光源アレイ型発光ダイオード
20a〜20c:点光源アレイ型発光ダイオードの素子
21:1次元点光源アレイ型LEDチップ
2:電流阻止層
2a:反転層
2b:実質的な電流阻止層
3:レジスト
4:凹部
4’:Pコンタクト部となる部分
5:pクラッド層
6:活性層
7:nクラッド層
8:分離溝
9:酸化膜
10:Pコンタクト部となる部分の酸化膜
11:Pコンタクト部(Zn拡散領域)
14:分離溝
15:N電極
16:P電極
17:発光部
19:反射層
20:点光源アレイ型発光ダイオード
20a〜20c:点光源アレイ型発光ダイオードの素子
21:1次元点光源アレイ型LEDチップ
Claims (17)
- 基板と、
該基板と同一伝導型であり光を反射する反射層と、
上記基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、
上記基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた電流阻止型発光ダイオードにおいて、 上記電流阻止層のキャリア密度が上記基板のキャリア密度以上及び/又は上記電流阻止層の厚みが1.5〜3μmであることを特徴とする、発光ダイオード。 - 前記反射層は、高屈折率を有するλ/4膜と低屈折率を有するλ/4膜の積層構造を一対として、この対を複数対で積層した多層膜であるか、又は、ブラッグ反射層であることを特徴とする、請求項1に記載の発光ダイオードの製造方法。
- 前記発光ダイオードの各発光部が、前記反射層上の電流阻止層により所定の領域に限定された素子であることを特徴とする、請求項1又は2に記載の発光ダイオード。
- 前記電流阻止層のキャリア密度が、3×1018cm-3以上であることを特徴とする、請求項1〜3の何れかに記載の発光ダイオード。
- 前記電流阻止層の厚さから前記形成される反転層の厚さを引いた実質的な電流阻止層の厚みが、1μm以上であることを特徴とする、請求項1〜4の何れかに記載の発光ダイオード。
- 前記形成される反転層の厚さが、0.5μm以下であることを特徴とする、請求項1〜5の何れかに記載の発光ダイオード。
- 前記電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることを特徴とする、請求項1〜6の何れかに記載の発光ダイオード。
- 前記基板がGaAs基板であり、前記反射層がAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又はAlr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、前記電流阻止層がAla Ga1-a As層(ここで、0≦a≦1)であり、前記第一のクラッド層、前記活性層及び前記第二のクラッド層がそれぞれAlx Ga1-x As層、Aly Ga1-y As層、Alz Ga1-z As層(ここで、0≦x,y,z≦1で、且つy<x,z)であることを特徴とする、請求項1〜7の何れかに記載の発光ダイオード。
- 請求項1〜8の何れかに記載の発光ダイオードの素子を1つのチップに複数個備えたことを特徴とする、発光ダイオード。
- 請求項1〜9の何れかに記載の発光ダイオードにおいて、前記反射層及び前記電流阻止層がMOCVD法で成長させた層であり、前記発光部がLPE法で成長させた層であることを特徴とする、発光ダイオード。
- 基板と、該基板と同一伝導型であり光を反射する反射層と、上記基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、上記基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた発光ダイオードの製造方法において、
基板上にMOCVD法により、所定の反射層と、所定のキャリア密度及び/又は所定の厚みを有するように電流阻止層と、を成長させ、
所定の箇所の反射層及び電流阻止層を除去し、
次に、上記発光部をLPE法により成長させることを特徴とする、発光ダイオードの製造方法。 - 前記電流阻止層の所定のキャリア密度が、前記基板のキャリア密度以上であることを特徴とする、請求項11に記載の発光ダイオードの製造方法。
- 前記電流阻止層の所定の厚みが、1.5〜3μmであることを特徴とする、請求項11又は12に記載の発光ダイオードの作製方法。
- 前記電流阻止層の厚さから、前記電流阻止層内に形成される反転層の厚さを引いた実質的な電流阻止層の厚みが、1μm以上であることを特徴とする、請求項11〜13の何れかに記載の発光ダイオードの製造方法。
- 前記電流阻止層内に形成される反転層の厚さが、0.5μm以下であることを特徴とする、請求項11〜14の何れかに記載の発光ダイオードの製造方法。
- 前記電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることを特徴とする、請求項11〜15の何れかに記載の発光ダイオードの製造方法。
- 前記基板がGaAs基板であり、
前記反射層がAlAs及びAlr Ga1-r As(ここで、0≦r<1)からなる多層膜であるか、又は、Alr Ga1-r As及びAlGa1-s As(ここで、0≦s<1であり、s>r)からなる多層膜であり、
前記電流阻止層が、Ala Ga1-a As層(ここで、0≦a≦1)であり、
前記LED構造が、Alx Ga1-x As層の第一のクラッド層と、Aly Ga1-y As層の活性層と、Alz Ga1-z As層(0≦x,y,z≦1で、且つy<x,z)の第二のクラッド層と、のサンドイッチ構造であることを特徴とする、請求項11〜16の何れかに記載の発光ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004289306A JP2006108187A (ja) | 2004-09-30 | 2004-09-30 | 発光ダイオード及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004289306A JP2006108187A (ja) | 2004-09-30 | 2004-09-30 | 発光ダイオード及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108187A true JP2006108187A (ja) | 2006-04-20 |
Family
ID=36377587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004289306A Pending JP2006108187A (ja) | 2004-09-30 | 2004-09-30 | 発光ダイオード及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006108187A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691490A (en) * | 1979-12-25 | 1981-07-24 | Sharp Corp | Semiconductor laser element |
JPH05121827A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体発光装置 |
JPH05243606A (ja) * | 1992-03-03 | 1993-09-21 | Sharp Corp | 半導体発光素子 |
JPH0669595A (ja) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
JPH06177420A (ja) * | 1992-12-08 | 1994-06-24 | Sharp Corp | 発光ダイオード |
JPH0945993A (ja) * | 1995-07-28 | 1997-02-14 | Sony Corp | 半導体発光素子 |
JP2000058982A (ja) * | 1998-08-17 | 2000-02-25 | Nec Corp | 半導体発光素子 |
-
2004
- 2004-09-30 JP JP2004289306A patent/JP2006108187A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691490A (en) * | 1979-12-25 | 1981-07-24 | Sharp Corp | Semiconductor laser element |
JPH05121827A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体発光装置 |
JPH05243606A (ja) * | 1992-03-03 | 1993-09-21 | Sharp Corp | 半導体発光素子 |
JPH0669595A (ja) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
JPH06177420A (ja) * | 1992-12-08 | 1994-06-24 | Sharp Corp | 発光ダイオード |
JPH0945993A (ja) * | 1995-07-28 | 1997-02-14 | Sony Corp | 半導体発光素子 |
JP2000058982A (ja) * | 1998-08-17 | 2000-02-25 | Nec Corp | 半導体発光素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1326290B1 (en) | Method of fabricating semiconductor structures | |
US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
US6967981B2 (en) | Nitride based semiconductor structures with highly reflective mirrors | |
US8368183B2 (en) | Nitride semiconductor device | |
KR101631599B1 (ko) | 발광 소자 및 그 제조 방법 | |
US8237180B2 (en) | Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode | |
US7508001B2 (en) | Semiconductor laser device and manufacturing method thereof | |
US8796711B2 (en) | Light-emitting element | |
US20030001168A1 (en) | Nitride semiconductor light-emitting device and opticfal device and light-emitting apparatus with the nitride semiconductor light-emitting device | |
KR100705886B1 (ko) | 질화물 반도체층 구조물 및 질화물 반도체 레이저 | |
JP2007158285A (ja) | Iii族窒化物基反射器を製造する方法 | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
US6285698B1 (en) | MOCVD growth of InGaN quantum well laser structures on a grooved lower waveguiding layer | |
JP2011513954A (ja) | オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法 | |
JP2009206265A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP4822608B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
JP3087829B2 (ja) | 窒化物半導体素子の製造方法 | |
JP2006339427A (ja) | 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード | |
JP2006040998A (ja) | 半導体発光素子、半導体発光素子用エピタキシャルウェハ | |
EP0982819B1 (en) | Epitaxial facet formation for laser diodes based on III-V material systems | |
JP2000091701A (ja) | 反射鏡、半導体レーザ、反射鏡の形成方法および半導体レーザの製造方法 | |
JPH10303459A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
JP2006108187A (ja) | 発光ダイオード及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |