JP2006100895A

JP2006100895A - 負荷駆動回路

Info

Publication number: JP2006100895A
Application number: JP2004281078A
Authority: JP
Inventors: Akio Uemoto; 明生上本
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-13
Anticipated expiration: 2024-09-28
Also published as: JP4632415B2

Abstract

【課題】本発明は、スタンバイ時の消費電流が小さく、余分な回路を削減することができる負荷駆動回路を提供する。
【解決手段】第１内部電源３のレベルは入力端子ＩＮからの入力信号により変化し、Ｈｉｇｈ（ＯＮ信号入力）のときに第１内部電源３は動作し、検知回路５が起動する。過電流検出回路や過熱検出回路等からの異常検出がない通常状態で検知回路５の出力ＢはＬｏｗ（異常非検出信号）となり、昇圧回路８が作動し出力ＭＯＳＦＥＴ７がＯＮ制御される。入力信号がＬｏｗの場合には、第１内部電源３は作動せず検知回路５の出力ＢはＨｉｇｈレベル（VCCレベル）となり、出力ＭＯＳＦＥＴ７はＯＦＦ制御される。第１内部電源３は、ツェナーダイオード３ａ、定電流源３ｂ、ＭＯＳスイッチ３ｃで構成されている。
【選択図】図１

Description

本発明は、負荷駆動回路に関し、特に各種の保護回路や制御回路を内蔵した負荷駆動回路に関する。

車載用の負荷駆動回路では、負荷の地絡時の安全性及びオン抵抗の低減などを理由にｎチャネル型のパワーＭＯＳＦＥＴをハイサイドスイッチとして用いられることが多い。そして、各種の保護回路や制御回路を同一半導体チップ内に内蔵した高機能パワースイッチが多く製品化されている。

以下、従来の負荷駆動回路２００を、図３を参照して説明する。図において、ＶＣＣは電源端子（電圧をＶＣＣとする）、ＧＮＤは接地端子、ＩＮは入力端子、ＯＵＴは出力端子、ＬＤは負荷である。また、１１は図示しないＣＰＵからの入力信号が印加される入力回路、１２は接地端子ＧＮＤ基準の入力信号のロジックレベルを変換するレベルシフタ、１３は電源端子ＶＣＣと接地端子ＧＮＤ間で作られる第１内部電源（電圧をＧＮＤ１とする）、同じく１４は電源端子ＶＣＣと接地端子ＧＮＤ間で作られる第２内部電源（電圧をＧＮＤ２とする）、１５は過電流検出回路や過熱検出回路等を含み異常検出の検出信号又は非検出信号を生成する検知回路で、電源端子ＶＣＣと第１内部電源１３間で動作する。

１６はレベルシフタ１２の出力（符号をＡとする）と検知回路１５の出力（符号をＢとする）とのＯＲ論理を取るＯＲ回路、１７は出力トランジスタとしてのｎチャネル型の出力ＭＯＳＦＥＴで、ドレインは電源端子ＶＣＣに、ソースは出力端子ＯＵＴにそれぞれ接続されている。そして、１８は出力ＭＯＳＦＥＴ１７を駆動するためにＯＲ回路１６の出力により電源端子の電圧ＶＣＣ以上の電位を生成する昇圧回路で、電源端子ＶＣＣと第２内部電源１４間で動作する。なお、過電流検出回路は負荷ＬＤの短絡などによる出力端子ＯＵＴへの過電流を検知し、過熱検出回路は出力ＭＯＳＦＥＴ１７の駆動等による過熱を検知するものである。

ここで、第１内部電源１３は図４に示すような構成で、常に動作しており電源電圧ＧＮＤ１を維持している。図４において１３ａは降伏電圧が６Ｖ前後のツェナーダイオード、１３ｂは定電流源で、ツェナーダイオード１３ａの一端が電源端子ＶＣＣに接続され、他端が定電流源１３ｂを介して接地されている。図示の定電流源１３ｂは、ソースとゲートが接続されたデプレッション型のｎチャネル型ＭＯＳＦＥＴである。そして、電源端子電圧ＶＣＣと第１内部電源電圧ＧＮＤ１により検知回路１５が動作している。

以上のように構成された従来の負荷駆動回路２００の動作の説明をする。入力端子ＩＮからの入力信号は入力回路１１を通してレベルシフタ１２に伝達され、ロジックレベルを変換して検知回路１５の出力とＯＲ論理をとり昇圧回路１８で電源端子電圧VCC以上の電圧を昇圧により生成し、出力ＭＯＳＦＥＴ１７を駆動している（例えば、特許文献１参照。）。真理値表を表１に示す。

International Rectifier、Data Sheet 6.124-G IR6311G、第１頁、Block Diagram、［online］、［平成１６年９月３日検索］、インターネット<URL：http://www.irf.com/product-info/datasheets/data/ir6311.pdf>

しかしながら、上記従来の負荷駆動回路２００では、第１内部電源１３は常に動作し電源電圧ＧＮＤ１を維持しているため、入力端子ＩＮからの信号にかかわらず検知回路１５は常に動作しており、入力信号がＬｏｗであるスタンバイ時の消費電流が大きくなるという問題があった。また、レベルシフタ１２や論理回路部であるＯＲ回路１６などの余分な回路が必要になるという問題があった。

本発明の目的は、上記した従来の欠点を改善し、スタンバイ時の消費電流が小さく、余分な回路を削減することができる負荷駆動回路を提供するものである。

請求項１記載の発明は、出力トランジスタと、異常検出の検出信号又は非検出信号を生成する検知回路とを有し、出力トランジスタがＯＮ信号入力によりＯＮ制御されるとともに検出信号によりＯＦＦ制御される負荷駆動回路において、
検出回路はＯＮ信号入力により起動し、出力トランジスタは検出回路からの非検出信号によりＯＮ制御されることを特徴とする負荷駆動回路である。

請求項２記載の発明は、電源端子と、接地端子と、入力信号が印加される入力端子と、一端が接地された負荷の他端が接続される出力端子と、ドレインが電源端子に、ソースが出力端子にそれぞれ接続された出力トランジスタと、入力端子からの信号が入力される入力回路と、電源端子と接地端子間で作られる第１及び第２の内部電源と、電源端子と第１の内部電源間で動作する異常検出の検出信号又は非検出信号を生成する検知回路と、電源端子と第２の内部電源間で動作し、検知回路の非検出信号出力により電源端子の電圧以上の電位を生成して出力トランジスタを駆動するための昇圧回路とを備え、
入力端子からの入力信号がＨｉｇｈレベルの場合に第１の内部電源が動作することにより検知回路が起動し、過電流検出回路や過熱検出回路等からの異常検出がないことを受けて検知回路の非検出信号出力により昇圧回路で電源電圧端子の電圧以上の電位を昇圧することにより生成し、出力トランジスタを導通させることを特徴とする負荷駆動回路である。

請求項３記載の発明は、請求項１又は請求項２記載の負荷駆動回路において、出力トランジスタがパワーＭＯＳＦＥＴであることを特徴とする負荷駆動回路である。

請求項４記載の発明は、請求項３記載の負荷駆動回路において、第１の内部電源は一端が電源端子に接続された電圧クランプ手段と、一端が電圧クランプ手段の他端に接続された定電流源と、ドレインが定電流源の他端に接続されると共にソースが接地され、ゲートが入力回路の出力に接続されたｎチャネル型ＭＯＳスイッチで構成され、
ツェナーダイオードと定電流源との接続点から第１の内部電源電圧を取り出して検出回路に供給するようにしたことを特徴とする負荷駆動回路である。

請求項５記載の発明は、請求項４記載の負荷駆動回路において、電圧クランプ手段はカソードが電源端子に接続され、アノードが定電流源の一端に接続されたツェナーダイオードであることを特徴とする負荷駆動回路である。

請求項６記載の発明は、請求項４記載の負荷駆動回路において、定電流源はドレインが電圧クランプ手段の他端に接続され、ソースとゲートが互いに接続されると共にｎチャネル型ＭＯＳスイッチのドレインに接続されたデプレッション型のｎチャネル型ＭＯＳＦＥＴであることを特徴とする負荷駆動回路である。

請求項１〜６の発明によれば、
入力端子ＩＮからの入力信号により第１内部電源の動作を制御するようにしたため、スタンバイ時の消費電流を削減することができる。また、Ｈｉｇｈレベルの入力信号の伝達を第１内部電源の動作による検知回路の異常検出の検出信号又は非検出信号出力で行っているため、余分な回路を削減することができる。

スタンバイ時の消費電流削減と余分な回路の削減という目的を、入力信号により第１内部電源の動作を制御すると共に検知回路出力を出力ＭＯＳＦＥＴの動作制御に利用することにより実現した。

以下に、本発明の第１実施例の負荷駆動回路１００について、図１を参照して説明する。尚、図３と相違する主な点は、入力端子ＩＮからの入力信号により第１内部電源の動作を制御するようにした点である。

図において、ＶＣＣは電源端子、ＧＮＤは接地端子、ＩＮは入力端子、ＯＵＴは出力端子、ＬＤは負荷である。また、１は図示しないＣＰＵからの入力信号が印加される入力回路、３は電源端子ＶＣＣと接地端子ＧＮＤ間で作られる第１内部電源（電圧をＧＮＤ１とする）、同じく４は電源端子ＶＣＣと接地端子ＧＮＤ間で作られる第２内部電源（電圧をＧＮＤ２とする）、５は過電流検出回路や過熱検出回路等を含み異常検出の検出信号又は非検出信号を生成する検知回路で（検知回路の出力をＢとする）、電源端子ＶＣＣと第１内部電源３間で動作する。

７は出力トランジスタとしてのｎチャネル型の出力ＭＯＳＦＥＴで、ドレインは電源端子ＶＣＣに、ソースは出力端子ＯＵＴにそれぞれ接続されている。そして、８は出力ＭＯＳＦＥＴ７を駆動するために検知回路５の非検出信号出力により電源端子の電圧ＶＣＣ以上の電位を生成する昇圧回路で、電源端子ＶＣＣと第２内部電源４間で動作する。なお、過電流検出回路は負荷ＬＤの短絡などによる出力端子ＯＵＴへの過電流を検知し、過熱検出回路は出力ＭＯＳＦＥＴ７の駆動等による過熱を検知するものである。

ここで、第１内部電源３は図２に示すような構成で、入力端子ＩＮからの入力信号がＨｉｇｈのときのみ動作し電源電圧ＧＮＤ１を発生させる。図２において３ａは降伏電圧が６Ｖ前後のツェナーダイオード、３ｂは定電流源、３ｃはＭＯＳスイッチで、ツェナーダイオード３ａのカソードが電源端子ＶＣＣに接続され、アノードが定電流源３ｂとＭＯＳスイッチ３ｃの直列回路を経て接地されている。図示の定電流源３ｂは、ソースとゲートが接続されたデプレッション型のｎチャネル型ＭＯＳＦＥＴであり、そのソースがＭＯＳスイッチ３ｃのドレインに接続されている。そして、ＭＯＳスイッチ３ｃのソースが接地され、ゲートが入力回路１の出力に接続されている。

以上のように構成された負荷駆動回路１００の動作の説明をする。第１内部電源３のレベルは入力端子ＩＮからの入力信号により変化し、Ｈｉｇｈ（ＯＮ信号入力）のときに第１内部電源３は動作し、検知回路５が電源端子電圧ＶＣＣと第１内部電源電圧ＧＮＤ１間で起動する。過電流検出回路や過熱検出回路等からの異常検出がない通常状態で検知回路５の出力ＢはＬｏｗ（異常非検出信号）となり、昇圧回路８が作動し出力ＭＯＳＦＥＴ７がＯＮ制御される。入力信号がＬｏｗの場合は第１内部電源３は作動せず検知回路５の出力ＢはＨｉｇｈレベル（ＶＣＣレベル）となり、出力ＭＯＳＦＥＴ７はＯＦＦ制御される。真理値表を表２に示す。

このように、入力端子ＩＮからの入力信号により第１内部電源３の動作を制御するようにしたため、入力信号がＬｏｗの場合のスタンバイ時の消費電流を削減することができる。また、Ｈｉｇｈレベルの入力信号の昇圧回路８への伝達を第１内部電源３の動作による検知回路５の出力で行っているため、従来必要であったレベルシフタや論理回路といった余分な回路を削減することができる。

尚、第１内部電源３は、入力回路１からの出力によりＯＮ／ＯＦＦ制御されていればよく、例えば、ツェナーダイオード３ａと定電流源３ｂとの直列接続点にボルテージフォロアを接続し所望のインピーダンス変換をさせる構成であってもよい。また、入力端子ＩＮからの入力信号がＨｉｇｈの場合を出力ＭＯＳＦＥＴ７のＯＮ信号入力としているが、入力回路１内で論理の調整をすれば、これに限定されることはない。

本発明の負荷駆動回路は、接地された負荷に対する各種検出機能内蔵したパワースイッチとして広く適用できる。例えば、ランプやモータのような高流入電流を持つあらゆる種類の抵抗性、誘導性負荷に適する電磁リレーの置き換えとして広く応用できる。

本発明の第１実施例の負荷駆動回路１００を示す回路図。負荷駆動回路１００で用いられる第１内部電源の回路図例。従来の負荷駆動回路２００を示す回路図。負荷駆動回路２００で用いられる第１内部電源の回路図例。

符号の説明

１、１１入力回路
３ａ、１３ａツェナーダイオード
３ｂ、１３ｂ定電流源
３ｃＭＯＳスイッチ
３、１３第１内部電源
４、１４第２内部電源
５、１５検知回路
７、１７出力ＭＯＳＦＥＴ
８、１８昇圧回路
１２レベルシフタ
１６ＯＲ回路
ＩＮ入力端子
ＯＵＴ出力端子
ＶＣＣ電源端子
ＧＮＤ接地端子
ＬＤ負荷
１００、２００負荷駆動回路

Claims

出力トランジスタと、異常検出の検出信号又は非検出信号を生成する検知回路とを有し、出力トランジスタがＯＮ信号入力によりＯＮ制御されるとともに検出信号によりＯＦＦ制御される負荷駆動回路において、
前記検出回路は前記ＯＮ信号入力により起動し、前記出力トランジスタは前記検出回路からの非検出信号によりＯＮ制御されることを特徴とする負荷駆動回路。
電源端子と、接地端子と、
入力信号が印加される入力端子と、
一端が接地された負荷の他端が接続される出力端子と、
ドレインが前記電源端子に、ソースが前記出力端子にそれぞれ接続された出力トランジスタと、
前記入力端子からの信号が入力される入力回路と、
前記電源端子と接地端子間で作られる第１及び第２の内部電源と、
前記電源端子と第１の内部電源間で動作する異常検出の検出信号又は非検出信号を生成する検知回路と、
前記電源端子と第２の内部電源間で動作し、前記検知回路の非検出信号出力により前記電源端子の電圧以上の電位を生成して前記出力トランジスタを駆動するための昇圧回路
とを備え、
前記入力端子からの入力信号がＨｉｇｈレベルの場合に前記第１の内部電源が動作することにより前記検知回路が起動し、前記過電流検出回路や過熱検出回路等からの異常検出がないことを受けて前記検知回路の非検出信号出力により前記昇圧回路で前記電源電圧端子の電圧以上の電位を昇圧することにより生成し、前記出力トランジスタを導通させることを特徴とする負荷駆動回路。
請求項１又は請求項２記載の負荷駆動回路において、前記出力トランジスタがパワーＭＯＳＦＥＴであることを特徴とする負荷駆動回路。
請求項３記載の負荷駆動回路において、前記第１の内部電源は一端が前記電源端子に接続された電圧クランプ手段と、一端が前記電圧クランプ手段の他端に接続された定電流源と、ドレインが前記定電流源の他端に接続されると共にソースが接地され、ゲートが前記入力回路の出力に接続されたｎチャネル型ＭＯＳスイッチで構成され、
前記ツェナーダイオードと定電流源との接続点から第１の内部電源電圧を取り出して前記検出回路に供給するようにしたことを特徴とする負荷駆動回路。
請求項４記載の負荷駆動回路において、前記電圧クランプ手段はカソードが前記電源端子に接続され、アノードが前記定電流源の一端に接続されたツェナーダイオードであることを特徴とする負荷駆動回路。
請求項４記載の負荷駆動回路において、前記定電流源はドレインが前記電圧クランプ手段の他端に接続され、ソースとゲートが互いに接続されると共に前記ｎチャネル型ＭＯＳスイッチのドレインに接続されたデプレッション型のｎチャネル型ＭＯＳＦＥＴであることを特徴とする負荷駆動回路。