JP2006086328A - 電気回路間の導通接合方法及びその装置 - Google Patents
電気回路間の導通接合方法及びその装置 Download PDFInfo
- Publication number
- JP2006086328A JP2006086328A JP2004269415A JP2004269415A JP2006086328A JP 2006086328 A JP2006086328 A JP 2006086328A JP 2004269415 A JP2004269415 A JP 2004269415A JP 2004269415 A JP2004269415 A JP 2004269415A JP 2006086328 A JP2006086328 A JP 2006086328A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- connection
- liquid crystal
- crystal display
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】作業台1上の規定位置に液晶表示パネル2が保持され、この液晶表示パネルのチップ搭載エリアに異方性導電接着材13が配置され、この上に駆動回路素子としてのLSIチップ7が位置合わせを行いつつ正確に載置され、このLSIチップ7に熱圧着ユニット14を当接させ、これを加熱しつつ加圧して熱圧着させる。これにより、LSIチップ7の突起電極7aと引き出し配線6の接続端子8や図示されていない入力配線の接続端子とが導電性粒子13bを挟圧した状態で導通接続される。この導通接続状態を、作業台1に液晶表示パネル2を規定位置に保持したままプローブユニット16を下降させて各プローブ16aを対応する入力配線に導通接触させて検査する。
【選択図】図1
Description
図1は本発明方法の一実施形態としての液晶表示モジュール製造プロセスにおけるLSIチップ導通接合工程を示す模式的説明図で、図2は本製造プロセスにより製造される液晶表示モジュールを示す分解斜視図である。
まず、ワークとしての液晶表示パネル2を作業台1上の規定位置に載置する。このとき、図示しないカメラによりガラス基板4に形成されている一対のアライメントマーク12、12(図2(a)参照)を画像認識しつつ位置合わせを行い、液晶表示パネル2を作業台1上の規定位置に正確に載置し、エアー吸引により保持する。
本変形例は、上記実施形態とは、液晶表示パネル2に導通接合されるフレキシブル配線基板30が、液晶表示パネル2の駆動回路素子としてのLSIチップ31がCOF(Chip On Film)搭載されたものである点で異なっている。従って、作業台1に載置される液晶表示パネル2には、LSIチップがCOG搭載されていない。その他の構成は、上記実施形態と同じである。
例えば、本発明は、導通接合の媒体となる導通部材として、異方性導電接着材ではなく、半田或いはワイヤを用いる場合にも、良好に適用可能である。
2 液晶表示パネル
3、4 ガラス基板
6 引き出し配線
7、31 LSIチップ
8、11 接続端子
9 入力配線
10 入力端子
12 アライメントマーク
13、27 異方性導電接着材
14、20 熱圧着ユニット
15 駆動部
16、21 プローブユニット
17 アーム
18、23 ケーブル
22 プローブ駆動部
24、30 フレキシブル配線基板
25 ベースシート
26 配線(フレキシブル配線基板の)
Claims (7)
- 第1の電気回路に設けられている複数の第1接続端子と第2の電気回路に設けられている複数の第2接続端子とを導通接続すると共にこの導通接続状態を検査する電気回路間の導通接合方法であって、
前記第1の電気回路を備えた第1の部材を作業台上の所定位置に位置決めして保持する工程と、
前記第2の電気回路を備えた第2の部材の前記第2接続端子を前記作業台に保持された前記第1の部材の対応する第1接続端子に導通部材を介して導通接続させる工程と、
前記第1の部材を前記作業台上の所定位置に保持したまま、前記第1の電気回路に前記第2の電気回路を介して通電し、前記第2接続端子と前記第1接続端子の導通接続状態を検査する工程とを、有することを特徴とする電気回路間の導通接合方法。 - 前記第1の部材は液晶表示パネルであり、前記第2の部材は駆動回路素子としてのLSIチップであることを特徴とする請求項1に記載の電気回路間の導通接合方法。
- 前記第1の部材は液晶表示パネルであり、前記第2の部材は前記液晶表示パネルと外部回路基板とを電気接続するフレキシブル配線基板であることを特徴とする請求項1に記載の電気回路間の導通接合方法。
- 前記導通部材は異方性導電接着材であり、前記第1の部材に前記第2の部材を加熱しつつ加圧して導通接合することを特徴とする請求項1乃至請求項3のうちの何れかの請求項に記載の電気回路間の導通接合方法。
- 第1の電気回路に設けられている複数の第1接続端子と第2の電気回路に設けられている複数の第2接続端子とを導通接続すると共にこの導通接続状態を検査する電気回路間の導通接合装置であって、
前記第1の電気回路を備えた第1の部材を所定位置に位置決めして保持する作業台と、
前記作業台に保持された前記第1の部材の前記第1接続端子に、前記第2の電気回路を備えた第2の部材の対応する前記第2接続端子を、導通部材を介して導通接続する導通接続ユニットと、
前記作業台に保持された前記第1の部材の前記第1の電気回路に前記第2の電気回路を介して通電し、前記第2接続端子と前記第1接続端子との導通接続状態を検査する導通検査ユニットとを、有することを特徴とする電気回路間の導通接合装置。 - 前記導通接続ユニットと前記導通検査ユニットとが一体的に移動可能に結合されていることを特徴とする請求項5に記載の電気回路間の導通接合装置。
- 前記導通部材は異方性導電接着材であり、前記導通接続ユニットは前記第1の部材に前記第2の部材を加熱しつつ圧着する熱圧着ユニットであり、前記導通検査ユニットは前記第1の電気回路または前記第2の電気回路に導通接触させるプローブを備えたプローブユニットであることを特徴とする請求項5又は請求項6に記載の電気回路間の導通接合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269415A JP2006086328A (ja) | 2004-09-16 | 2004-09-16 | 電気回路間の導通接合方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269415A JP2006086328A (ja) | 2004-09-16 | 2004-09-16 | 電気回路間の導通接合方法及びその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086328A true JP2006086328A (ja) | 2006-03-30 |
JP2006086328A5 JP2006086328A5 (ja) | 2007-07-19 |
Family
ID=36164581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269415A Pending JP2006086328A (ja) | 2004-09-16 | 2004-09-16 | 電気回路間の導通接合方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086328A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020204599A (ja) * | 2019-06-19 | 2020-12-24 | 昭和電工マテリアルズ株式会社 | 接合材評価方法、及び評価試験装置 |
JP6807619B1 (ja) * | 2020-05-22 | 2021-01-06 | ハイソル株式会社 | プローバ装置 |
-
2004
- 2004-09-16 JP JP2004269415A patent/JP2006086328A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020204599A (ja) * | 2019-06-19 | 2020-12-24 | 昭和電工マテリアルズ株式会社 | 接合材評価方法、及び評価試験装置 |
JP6807619B1 (ja) * | 2020-05-22 | 2021-01-06 | ハイソル株式会社 | プローバ装置 |
JP2021184427A (ja) * | 2020-05-22 | 2021-12-02 | ハイソル株式会社 | プローバ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101779530B (zh) | 零件安装装置及其方法 | |
US5375003A (en) | Method of connecting a tab film and a liquid crystal display panel | |
JP6675357B2 (ja) | 圧着装置 | |
JP5062204B2 (ja) | 部品実装基板の検査方法と装置及び部品実装装置 | |
JPH1078456A (ja) | 液晶表示パネルの検査用プローブ装置 | |
JP2006086328A (ja) | 電気回路間の導通接合方法及びその装置 | |
JP4295713B2 (ja) | 表示装置の組み立て装置及び表示装置の組み立て方法 | |
JPH11242236A (ja) | 液晶パネルのpcb圧着装置 | |
JPH08304846A (ja) | 液晶表示素子の検査装置 | |
JP3293502B2 (ja) | 検査装置及び液晶表示装置の検査方法 | |
JP2001228806A (ja) | 平面表示装置 | |
JP5347258B2 (ja) | 電子デバイス用機能検査装置 | |
JP2013225545A (ja) | Fpdモジュール組立装置、および、圧着ヘッド制御方法 | |
JP2009117704A (ja) | 圧着装置、フラットパネルディスプレイの製造装置及びフラットパネルディスプレイ | |
KR102266189B1 (ko) | 디스플레이 패널의 본딩 장치 | |
JP2011097095A (ja) | 圧着装置及びフラットパネルディスプレイの製造装置 | |
CN110581080A (zh) | 超声波接合装置及超声波接合方法 | |
JP2001318620A (ja) | テープキャリアパッケージを備える平面表示装置 | |
KR100947430B1 (ko) | 표시 패널 제조를 위한 모듈공정 자동화 장치 | |
JP4585344B2 (ja) | 回路基板検査装置、及び回路基板検査方法 | |
JP7265949B2 (ja) | 圧痕検査装置 | |
JP4487519B2 (ja) | 電子機器の機能検査装置 | |
JP2009122214A (ja) | パネル組立装置及びパネル組立方法、並びに液晶パネル | |
JP3480293B2 (ja) | 電子部品の実装装置、その実装方法および液晶パネルの製造方法 | |
JP2007123344A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |