JP2006084846A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】 画素回路にメモリ回路を有する電気光学装置の低消費電力化を図る。
【解決手段】 画素回路２００は、インバータ回路２２６、２２８からなるメモリ回路と、１垂直走査期間毎に極性反転する電圧Ｖcomが印加される対向電極２４４と、画素電極２４２とを含む。画素電極２４２には、第１フレーム信号Ｆ_ａ−ｉと第２フレーム信号Ｆ_ｂ−ｉとが逆相関係にある表示モードであって、オンを指定する表示データが保持されていれば、対向電極２４４に印加される電圧とは逆極性の電圧が印加される一方、第１フレーム信号Ｆ_ａ−ｉと第２フレーム信号Ｆ_ｂ−ｉとが同相関係にある非表示モードであれば、保持されている表示データにかかわらず、対向電極２４４に印加される電圧とは同一の電圧が印加される。
【選択図】 図２

Description

本発明は、データ線を介した画素回路への書き込みを、高速化する技術に関する。

携帯可能な電子機器には、薄型化や軽量化などが要求されるので、電子機器の表示装置には、この要求に適した電気光学素子、特に液晶素子が用いられる。このような電気光学素子を用いた表示装置は、もともと低消費電力であるが、近年の電子機器には、連続使用時間の拡大や電池の小型化など様々な理由により、表示装置単体のさらなる低消費電力化も強く求められている。
従来の電気光学装置では、表示内容に関係なく、１垂直走査期間（フィールド）毎に各画素の状態を書き換えるので、各画素を駆動する駆動回路やその制御回路などによって電力が消費されて、低消費電力化を阻害する要因があった。
このため、走査線とデータ線との交差部分に設けられる画素回路に、走査線が選択されたときにデータ線の電圧を保持するメモリ回路を持たせるとともに、メモリ回路に保持された内容に応じて、ノーマリーホワイトモードであれば交流駆動のための黒信号線、または、オフとさせる白信号線のいずれかを選択して画素電極に印加する構成が提案されている（特許文献１参照）。
特開平８−２８６１７０号公報（図１参照）

上記構成では、表示内容に変更がない画素に対してデータを書き換えないで済むので、ある程度、低消費電力化が図られる。しかしながら、例えばノーマリーホワイトモードにおいて黒（オン）とさせる画素については交流駆動のために液晶素子を充放電しなければならないので、低消費電力化を思うように図ることができない、という問題があった。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、画素回路内にメモリ回路を持たせた構成において、さらなる低消費電力化を図ることが可能な電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。

上記課題を解決するために、本発明は、走査線とデータ線との交差に対応して画素回路が配列する電気光学装置であって、前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、前記対向電極は、前記画素電極と電気光学材料を介して対向し、当該対向電極には、所定の周期で極性反転する電圧が印加され、前記メモリ回路に記憶されたデータに応じた電圧が前記画素電極に印加される際に、表示モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧が印加される一方、非表示モードの場合は前記対向電極に印加される電圧と同一レベルの電圧が印加されることを特徴とする。まず、本発明では、動作モードとして全画面表示モードと部分表示モードとを持たせるとともに、部分表示モードとさせる場合には、画素を、表示に寄与させるときには表示モードとさせ、表示に寄与させないときには非表示モードとさせる。さらに、非表示モードとされた画素回路では、画素電極に印加される電圧が、メモリ回路に書き込まれたデータとは無関係に、対向電極の印加電圧とは同極性で印加されるので、オフ表示となる。このため、充放電が発生しない結果、その分、低消費電力化を図ることができる。なお、この発明において、メモリ回路は、スタティック型であることが望ましい。

本発明において、前記メモリ回路は、オンまたはオフを指示する１ビットデータを記憶するものであり、前記表示モードである場合、前記画素電極には、前記メモリ回路に記憶された１ビットデータがオンを指示するとき、前記対向電極に印加される電圧に対して反転したレベルを有する関係にある信号が印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される一方、前記非表示モードである場合、前記画素電極には、前記メモリ回路に記憶された１ビットデータにかかわらず、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される構成が好ましい。
また、前記メモリ回路は、オンまたはオフを指示する１ビットデータを記憶するものであり、前記表示モードである場合、前記対向電極に印加される電圧と同一レベルまたは反転レベルを有する関係にある信号のいずれかを、前記メモリ回路に記憶された１ビットデータに応じて選択する一方、前記非表示モードである場合、前記対向電極に印加される電圧と同一レベルの関係にある信号を、前記メモリ回路に記憶された１ビットデータにかかわらず選択するスイッチ回路を有する構成としても良い。
一方、本発明において、前記表示モードまたは前記非表示モードのいずれかを、互いに隣接する複数の走査線の画素回路毎に設定する構成としても良い。
なお、本発明は、電気光学装置の補正方法、および、電気光学装置としても概念することができる。さらに、本発明における電子機器は、上記電気光学装置を表示部として備えるので、装置全体として低消費電力化を図ることが可能となる。

以下、本発明の実施形態について図面を参照して説明する。本実施形態に係る電気光学装置は、各種トランジスタや画素電極が形成された素子基板と、対向電極を有する透明な対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶が挟持された構成となっている。

図１は、この電気光学装置１０の電気的な構成を示すブロック図である。
図に示されるように、この電気光学装置１０では、画素回路２００が、横方向（Ｘ方向）に延設された３６０本の走査線１０２と、縦方向（Ｙ方向）に延設されたデータ線１１２ａ、１１２ｂの４８０組との各交差に対応して縦３６０行×横４８０列のマトリクス状に配列している。この画素回路２００の配列領域が表示領域２００ａとなる。
また、この電気光学装置１０では、各走査線１０２と平行になるようにフレーム信号線１０４、１０８の対がＸ方向に延設されて、それぞれ第１フレーム信号および第２フレーム信号が供給されている。ここで、１行目から３６０行目までのフレーム信号線１０４に供給される第１フレーム信号を、それぞれＦ_ａ−１、Ｆ_ａ−２、Ｆ_ａ−３、…、Ｆ_{ａ−３６０}と表記し、同様に、１行目から３６０行目までのフレーム信号線１０８に供給される第２フレーム信号を、それぞれＦ_ｂ−１、Ｆ_ｂ−２、Ｆ_ｂ−３、…、Ｆ_{ｂ−３６０}と表記する。

制御回路１２は、図示しない上位回路によって表示内容に変更が生じた場合に、その変更が生じた画素を含む１行の書き換えを、Ｙドライバ１４に対して指定するとともに、その１行分の画素のオンまたはオンを指定する表示データをＸドライバ１６に供給するものである。ここで、本実施形態では、電圧無印加状態において画素が白色となるノーマリーホワイトモードとした場合に、画素のオフとは画素が白色となることをいい、反対に、画素のオンとは画素が黒色となることをいう。
また、制御回路１２は、後述するようにフレーム信号分配回路１８に対して、図示しない外部回路から供給されるフレーム信号Ｆ_ａ、Ｆ_ｂの分配を行ブロック毎に指定する。

Ｙドライバ１４は、制御回路１２によって指定された行の走査線１０２を選択して、当該選択走査線１０２に対しＨレベルとなり、他の走査線１０２に対しＬレベルとなる走査信号を供給するものである。ここで、１行目から３６０行目までの走査線１０２に供給される走査信号を、それぞれＧ_ＷＲ−１、Ｇ_ＷＲ−２、Ｇ_ＷＲ−３、…、Ｇ_{ＷＲ−３６０}と表記する。
Ｘドライバ１６は、選択された走査線１０２に位置する画素１行分の表示データを、データ線１１２ａを介して、画素回路２００に供給するものである。ここで、１列目から４８０列目までのデータ線１１２ａに供給される表示データを、それぞれＸ_−１、Ｘ_−２、Ｘ_−３、…、Ｘ_−４８０と表記する。なお、Ｘドライバ１６は、表示データＸ_−１、Ｘ_−２、Ｘ_−３、…、Ｘ_−４８０とは、それぞれ論理反転の関係にある／Ｘ_−１、／Ｘ_−２、／Ｘ_−３、…、／Ｘ_−４８０とについても、それぞれ１列目から４８０列目のデータ線１１２ａと組をなすデータ線１１２ｂに供給する。なお、信号の記号前に「／」は、反転を示す。

フレーム信号分配回路１８は、上述したようにフレーム信号Ｆ_ａ、Ｆ_ｂを行ブロック毎に分配するものである。図３は、フレーム信号分配回路１８の構成を示す図である。
この図に示されるように、１行目から３６０行目までのフレーム信号線１０８には、フレーム信号Ｆ_ｂが、第２フレーム信号Ｆ_ｂ−１、Ｆ_ｂ−２、…、Ｆ_{ｂ−３６０}として共通に供給される。一方、フレーム信号線１０４は、１〜４行、５〜８行、…、３５７〜３５０行というように４行毎に同一系列の信号が供給されるようにブロック化されている。
ここで、１〜４行、５〜８行、…、３５７〜３５０行を、それぞれ１、２、…、９０番目のブロックとすると、各ブロックにおけるフレーム信号Ｆ_ａ、Ｆ_ｂの選択は、制御回路１２による選択信号Ｃ_ｔ−１、Ｃ_ｔ−２、…、Ｃ_ｔ−９０によって指定される。そして、各ブロックに設けられるスイッチ１８０は、入力端ａに供給されるフレーム信号Ｆ_ａ、または、フレーム信号Ｆ_ｂのいずれか一方を、制御回路１２による選択信号にしたがって選択して、第１フレーム信号としてフレーム信号線１０４に供給する構成となっている。

次に、画素回路２００の詳細について説明する。図２は、ｉ行ｊ列に位置する画素回路２００の構成を示す回路図である。ここで、ｉは、走査線１０２を特定せずに説明するための記号であり、１≦ｉ≦３６０を満たす整数である。同様に、ｊは、データ線１１２ａ、１１２ｂを特定せずに説明するための記号であり、１≦ｊ≦４８０を満たす整数である。

図２において、ｎチャネル型のトランジスタ２１２のゲートは、ｉ行目の走査線１０２に接続され、そのソースは、ｊ列目のデータ線１１２ａに接続されている。このトランジスタ２１２のドレインは、インバータ回路２２６の入力端、インバータ回路２２８の出力端、トランスファーゲート２３２の正入力端、および、トランスファーゲート２３４の負入力端にそれぞれ接続されている。
一方、ｎチャネル型のトランジスタ２１４のゲートは、ｉ行目の走査線１０２に接続され、そのソースは、ｊ列目のデータ線１１２ｂに接続されている。このトランジスタ２１４のドレインは、インバータ回路２２６の出力端、インバータ回路２２８の入力端、トランスファーゲート２３２の負入力端、および、トランスファーゲート２３４の正入力端にそれぞれ接続されている。
インバータ回路２２６の出力は、インバータ回路２２８の入力に帰還される一方、インバータ回路２２８の出力は、インバータ回路２２６の入力に帰還されているので、ｉ行目の走査線１０２が選択されて、トランジスタ２１２（２１４）がオンしたときに、データ線１１２ａ（１１２ｂ）を介して供給された表示データＸ_−ｊ（／Ｘ_−ｊ）は、トランジスタ２１２（２１４）がオフしたときでも、インバータ回路２２６、２２８によって保持・記憶される構成となっている。このため、本実施形態では、インバータ回路２２６、２２８によって一種のメモリ回路が構成されている。

トランスファーゲート２３２、２３４は、正入力端がＨレベル（負入力端がＬレベル）となったときに、入力端および出力端の間が導通（オン）状態となるアナログスイッチである。このうち、トランスファーゲート２３２の入力端はフレーム信号線１０４に接続され、また、トランスファーゲート２３４の入力端はフレーム信号線１０８に接続されて、両者の出力端は画素電極２４２に共通接続されている。
ここで、トランスファーゲート２３２の正入力端は、インバータ回路２２８の出力端（インバータ回路２２６の入力端）に接続され、トランスファーゲート２３４の正入力端は、インバータ回路２２６の出力端（インバータ回路２２８の入力端）に接続されているので、トランスファーゲート２３２、２３４は互いに排他的にオンする結果、第１フレーム信号Ｆ_ａ−ｉ、または、第２フレーム信号Ｆ_ｂ−ｉのいずれか一方が選択されて、画素電極２４２に印加される構成となっている。

また、対向電極２４４が、画素電極２４２に対向するように全画素に対して共通に設けられるとともに、上記外部回路によって電圧Ｖcomが印加される。さらに、画素電極２４２と対向電極２４４との間に液晶層２４６が挟持されている。このため、画素毎に、画素電極２４２、対向電極２４４および液晶層２４６からなる液晶素子２４０が構成されることになる。

なお、特に図示はしないが、素子基板と対向基板との各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極２４２と対向電極２４４との間を通過する光は、液晶層２４６に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合、画素電極２４２に印加される電圧と対向電極２４４の電圧Ｖcomとの論理レベルが互いに同一であれば、光の透過率が最大となって白色（オフ）表示になる一方、両電圧の論理レベルが互いに反転の関係にあれば、光の透過率が最小となって黒色（オン）表示になる（ノーマリーホワイトモード）。

また、画素回路２００におけるトランジスタ２１２、２１４や、インバータ回路２２６、２２８、トランスファーゲート２３２、２３４における構成素子は、素子基板上に形成された薄膜トランジスタであり、Ｙドライバ１４、Ｘドライバ１６、フレーム信号分配回路１８におけるスイッチ１８０の構成素子と共通の製造プロセスで形成されて、すなわち、素子基板に内蔵されて、装置全体の小型化や低コスト化に寄与している。

次に、本実施形態に係る電気光学装置１０の動作について説明する。
この電気光学装置１０は、図４（ａ）に示されるように、すべての画素を用いて表示を行う全画面表示モードと、図４（ｂ）に示されるように、一部の画素を用いて表示を行う部分表示モードとを有する。このため、各モードに分けて説明することにする。

図５は、この動作を説明するためのタイミングチャートである。
この図に示されるように、外部回路から供給されるフレーム信号Ｆ_ａ、Ｆ_ｂの論理レベルは、互いに排他的であって、かつ、ともに１垂直走査期間（１Ｆ）毎に反転する。また、対向電極２４４に印加される電圧Ｖcomは、モードにかかわらずフレーム信号Ｆ_ｂと同一論理の信号である。

まず、全画面表示モードとする場合、制御回路１２は、すべてのスイッチ１８０に対して入力端ａを選択させるような選択信号Ｃ_ｔ−１、Ｃ_ｔ−２、…、Ｃ_ｔ−９０を出力する。
このため、フレーム信号分配回路１８では、すべてのスイッチ１８０が図３において実線で示されるように入力端ａを選択するので、第１フレーム信号Ｆ_ａ−１〜Ｆ_{ａ−３６０}のすべては、図５（ａ）に示されるようにフレーム信号Ｆ_ａと同一になる。
ここで、ｉ行ｊ列の画素回路２００において、表示データＸ_−ｊとしてＨレベル（表示データ／Ｘ_−ｊとしてＬレベル）がインバータ回路２２６、２２８によって保持されている場合、トランスファーゲート２３２がオンし、トランスファーゲート２３４がオフするので、画素電極２４２には、第１フレーム信号Ｆ_ａ−ｉが印加される。また、対向電極２４４に印加される電圧Ｖcomは、フレーム信号Ｆ_ａとは論理レベルが反転関係にあるフレーム信号Ｆ_ｂと同一信号である。このため、当該画素回路２００における液晶素子２４０は、黒色（オン）表示となる。
一方、ｉ行ｊ列の画素回路２００において、表示データＸ_−ｊとしてＬレベル（表示データ／Ｘ_−ｊとしてＨレベル）がインバータ回路２２６、２２８によって保持されている場合、トランスファーゲート２３２がオフし、トランスファーゲート２３４がオンするので、画素電極２４２には、第２フレーム信号Ｆ_ｂ−ｉが印加される。このため、当該画素回路２００における液晶素子２４０は、白色（オフ）表示となる。

次に、部分表示モードとする場合、制御回路１２は、表示させる画素の行を含むブロックに対応するスイッチ１８０に対しては入力端ａを選択させ、それ以外のブロックに対応するスイッチ１８０に対して入力端ｂを選択させるような選択信号Ｃ_ｔ−１、Ｃ_ｔ−２、…、Ｃ_ｔ−９０を出力する。
例えば、図４（ｂ）に示されるように、上から数えて８１〜１８０行目の走査線１０２に位置する画素を表示させる一方、１〜８０行目および１８１〜３６０行目の走査線１０２に位置する画素を非表示とするような場合、制御回路１２は、表示ブロックに対応する選択信号Ｃ_ｔ−２１〜Ｃ_ｔ−４５については入力端ａを選択させ、非表示ブロックに対応する選択信号Ｃ_ｔ−１〜Ｃ_ｔ−２０およびＣ_ｔ−４６〜Ｃ_ｔ−９０については入力端ｂを選択させるような内容とさせる。

部分表示モードにおいて、各ブロックを表示とさせるか、非表示とさせるかについては、例えば表示内容の重要性から判別される。例えば図４（ｂ）に示される例にあっては、日付よりや天気などのよりも時刻表示の方が重要視されることを考慮したので、時刻表示をさせる８１〜１８０行目（２１〜４５番目）の画素（ブロック）を表示させている。
また、部分表示モードは、ブロックの画素に対し、表示に寄与させる表示モードとさせるか、表示に寄与させない非表示モードとさせるかについて、第１および第２フレーム信号の論理レベルを互いに反転の関係にさせるか同一の関係にさせるかによって指定しているモードである、と言い換えることもできる。

図４（ｂ）に示されるような表示の場合、フレーム信号分配回路１８では、表示ブロックに対応するスイッチ１８０が入力端ａを選択するので、第１フレーム信号Ｆ_ａ−８１〜Ｆ_{ａ−１８０}は図５（ｂ）に示されるようにフレーム信号Ｆ_ａとなる。したがって、表示ブロックに対応する画素は、表示モードと全く同じ動作となり、表示データＸ_−ｊ（／Ｘ_−ｊ）にしたがって黒色（オン）または白色（オフ）表示となる。

一方、非表示ブロックに対応するスイッチ１８０は、入力端ｂを選択するので、第１フレーム信号Ｆ_ａ−１〜Ｆ_ａ−８１、Ｆ_{ａ−１８１}〜Ｆ_{ａ−３６０}は、図５（ｂ）に示されるように、フレーム信号Ｆ_ｂである第２フレーム信号Ｆ_ｂ−１〜Ｆ_{ｂ−３６０}と同一論理レベルになる。
ところで、非表示にかかる画素、例えば１行目の画素回路２００において、表示データＸ_−ｊとしてＨレベルがインバータ回路２２６、２２８によって保持されている場合、トランスファーゲート２３２、２３４がそれぞれオン、オフするので、画素電極２４２には、第１フレーム信号Ｆ_ａ−１が印加される一方、表示データＸ_−ｊとしてＬレベルがインバータ回路２２６、２２８によって保持されている場合、トランスファーゲート２３２、２３４がそれぞれオフ、オンするので、画素電極２４２には、第２フレーム信号Ｆ_ｂ−１が印加される。他の非表示ブロックに属する行の画素回路２００についても同様である。
ただし、上述したように、非表示ブロックにおいて、第１フレーム信号Ｆ_ａ−１〜Ｆ_ａ−８１、Ｆ_{ａ−１８１}〜Ｆ_{ａ−３６０}と、第２フレーム信号Ｆ_ｂ−１〜Ｆ_ｂ−８１、Ｆ_{ｂ−１８１}〜Ｆ_{ｂ−３６０}とは同一論理レベルとなるので、インバータ回路２２６、２２８による表示データの保持内容にかかわらず、当該画素回路２００における液晶素子２４０は、白色（オフ）表示となる。

したがって、本実施形態において、部分表示モードとした場合、非表示ブロックに属する液晶素子２４０においては、液晶層２４６において充放電が発生しないので、その分、消費電力を抑えることが可能となる。
詳細には、図６（ａ）に示されるように、全画面表示モードにおける電気光学装置１０の消費電力Ｐallは、液晶層の充放電で消費される電力Ｐbと、それ以外で消費される電力Ｐaとに大別することができる。このうち、電力Ｐbは、オン画素の総数Ｎに比例して増加するので、ノーマリーホワイトモードであれば、黒色画素が増加する表示となるにつれて電力が消費される。
これに対して、本実施形態において、部分表示モードとした場合、非表示ブロック（非表示行）が多いほど、画素が強制的にオフ表示とされて、その分、液晶層２４６の充放電が抑えられて、低消費電力化を図ることができる。実施形態にあっては、全３６０行のうち、表示ブロックは２５（表示行数は１００）となるので、図６（ｂ）に示されるように、液晶層の充放電で消費される電力Ｐbを、おおよそ１００／３６０に抑えることが可能となる。

また、本実施形態では、部分表示モードから全画面表示モードに移行するときであっても、非表示であった画素回路２００では、表示データが保持されているので、走査線１０２を選択して表示データを書き換える必要がない。このため、Ｙドライバ１４、Ｘドライバ１６を駆動する必要がないので、その分、消費電力を抑えることも可能となる。

なお、上述した実施形態において画素回路２００は、オン（黒色）またはオフ（白色）表示の２値的な表示するものであったが、表示データを２ビット以上として、中間階調を指定するようにしても良い。そこで、例えば表示データを３ビットとする場合のｉ行ｊ列の画素回路２００について、図７を参照して説明する。
この図において、ビットＢ_３、Ｂ_２、Ｂ_１からなる３ビットの表示データＸ_−ｊは、３本のデータ線１１２を介して供給される。また、３つのトランジスタ２１２はゲートがｉ行目の走査線１０２に共通接続されて、当該走査線１０２が選択されたときに、３ビットの表示データＸ_−ｊを取り込む。メモリ回路２２０は、取り込まれた３ビットの表示データＸ_−ｊを保持して、Ｄ／Ａ変換回路２３０に供給する。Ｄ／Ａ変換回路２３０は、メモリ回路２２０によって保持された３ビットの表示データＸ_−ｊをアナログ信号に変換して画素電極２４２に印加する。
このとき、Ｄ／Ａ変換回路２３０は、第１フレーム信号Ｆ_ａ−ｉおよび第２フレーム信号Ｆ_ｂ−ｉの論理レベルが互いに反転の関係にあって表示モードが指定されている場合、電圧Ｖcom（第２フレーム信号Ｆ_ｂ−ｉ）がＬレベルであれば、Ｌレベルを基準としてアナログ信号をＨレベル方向（正極性方向）に極性変換し、電圧Ｖcom（第２フレーム信号Ｆ_ｂ−ｉ）がＨレベルであれば、Ｈレベルを基準としてアナログ信号をＬレベル方向（負極性変換）に極性変換する一方、第１フレーム信号Ｆ_ａ−ｉおよび第２フレーム信号Ｆ_ｂ−ｉの論理レベルが互いに同一であって非表示モードが指定されている場合、保持された表示データＸ−ｊとは無関係に、当該第２フレーム信号Ｆ_ｂ−ｉを画素電極２４２に印加するような構成であれば良い。

なお、実施形態においては、ブロックの単位を４本の走査線としたが、これに限られない。また、実施形態にあっては、フレーム信号線１０４、１０８を走査線１０２と略平行に延設して、表示／非表示の単位を走査線としたが、フレーム信号線１０４、１０８をデータ線１１２ａ、１１２ｂと略平行に延設して、表示／非表示の単位をデータ線としても良い。また、表示領域２００ａを複数の領域に分割して、領域毎にフレーム信号線１０４、１０８を個別に供給する構成としても良い。
また、実施形態にあっては、画素回路２００において表示データの書き換えが必要となった場合に、当該画素回路２００に対応する走査線１０２を選択することによって、当該画素回路２００を含む１行分の書き換えを実行したが、Ｘ方向、Ｙ方向にそれぞれアドレス指定することによって、画素回路２００を単位として書き換える構成としても良い。
実施形態にあっては、フレーム信号Ｆ_ａ、Ｆ_ｂを１垂直走査期間毎にレベル反転することにより液晶素子２４０を交流駆動したが、本発明は、これに限られず、例えば、２垂直走査期間以上の期間でレベル反転する構成としても良い。
また、実施形態においては、電気光学装置を透過型としたが、反射型としても良い。さらに、電気光学素子としては、液晶素子のほかに、エレクトロルミネッセンス素子や、電気泳動素子、電子放出素子、デジタルミラー素子などや、プラズマディスプレイなどの画素回路にも適用可能である。

次に、上述した電気光学装置１０を具体的な電子機器に用いた例について説明する。図８は、上記電気光学装置１０を表示部に適用した携帯電話の構成を示す斜視図である。
図において、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、電気光学装置１０を備えるものである。この構成においては、必要に応じてその前面にフロントライトが設けられる。

なお、電子機器としては、図８を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルのような直視型装置や、縮小画像を形成して拡大投射するプロジェクタなどの投射型装置等などが挙げられる。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における画素回路の構成を示す回路図である。 同電気光学装置におけるフレーム信号分配回路の構成を示す図である。 同電気光学装置における表示例を示す図である。 同電気光学装置の動作を説明するためのタイミングチャートである。 同電気光学装置による電力消費を説明するための図である。 同電気光学装置における画素の別構成を示す図である。 同電気光学装置を適用した携帯電話の構成を示す斜視図である。

符号の説明

１０…電気光学装置、１０２…走査線、１０４、１０８…フレーム信号線、１１２ａ、１１２ｂ…データ線、２００…画素回路、２４２…画素電極、２４４…対向電極、２４６…液晶、２１８…画素電極、２２６、２２８…インバータ回路（メモリ回路）、２３２、２３４…トランスファーゲート（スイッチ回路）、１２００…携帯電話

Claims (6)

1. 走査線とデータ線との交差に対応して画素回路が配列する電気光学装置であって、
   前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、
   前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、
   前記対向電極は、前記画素電極と電気光学材料を介して対向し、当該対向電極には、所定の周期で極性反転する電圧が印加され、
   前記メモリ回路に記憶されたデータに応じた電圧が前記画素電極に印加される際に、表示モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧が印加される一方、非表示モードの場合は前記対向電極に印加される電圧と同一レベルの電圧が印加される
   ことを特徴とする電気光学装置。
2. 前記メモリ回路は、オンまたはオフを指示する１ビットデータを記憶するものであり、
   前記表示モードである場合、前記画素電極には、前記メモリ回路に記憶された１ビットデータがオンを指示するとき、前記対向電極に印加される電圧に対して反転したレベルを有する関係にある信号が印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される一方、
   前記非表示モードである場合、前記画素電極には、前記メモリ回路に記憶された１ビットデータにかかわらず、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記メモリ回路は、オンまたはオフを指示する１ビットデータを記憶するものであり、
   前記表示モードである場合、前記対向電極に印加される電圧と同一レベルまたは反転レベルを有する関係にある信号のいずれかを、前記メモリ回路に記憶された１ビットデータに応じて選択する一方、
   前記非表示モードである場合、前記対向電極に印加される電圧と同一レベルの関係にある信号を、前記メモリ回路に記憶された１ビットデータにかかわらず選択するスイッチ回路を有する
   ことを特徴とする請求項１に記載の電気光学装置。
4. 互いに隣接する複数の走査線、複数のデータ線、または、複数の画素回路をブロックとして、前記表示モードまたは前記非表示モードのいずれかを前記ブロック毎に設定する
   ことを特徴とする請求項１に記載の電気光学装置。
5. 走査線とデータ線との交差に対応して画素回路が配列し、
   前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、
   前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、
   前記対向電極は、前記画素電極と電気光学材料を介して対向する電気光学装置の駆動方法であって、
   当該対向電極に対し、所定の周期で極性反転する電圧を印加し、
   前記画素電極に対し、前記メモリに記憶したデータに応じた電圧を印加する際に、表示モードの場合は対向電極に印加される電圧に対して反転したレベルを有する電圧を印加する一方、非表示モードの場合は対向電極に印加される電圧と同一レベルの電圧を印加する
   ことを特徴とする電気光学装置の駆動方法。
6. 請求項１乃至４のいずれかに記載の電気光学装置を表示部に有することを特徴とする電子機器。

Images