JP2006084847A - 電気光学装置、電気光学装置の駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2006084847A JP2006084847A JP2004270194A JP2004270194A JP2006084847A JP 2006084847 A JP2006084847 A JP 2006084847A JP 2004270194 A JP2004270194 A JP 2004270194A JP 2004270194 A JP2004270194 A JP 2004270194A JP 2006084847 A JP2006084847 A JP 2006084847A
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- electro
- pixel
- voltage
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 画素回路にメモリ回路を有する電気光学装置の低消費電力化を図る。
【解決手段】 画素回路200は、インバータ回路226、228からなるメモリ回路と、1垂直走査期間毎に極性反転する電圧Vcomが印加される対向電極244と、画素電極242とを含み、動作モードとして表示モードまたは点滅モードとなる。表示モードの場合、第1フレーム信号Fa−iと第2フレーム信号Fb−iとが逆相関係となり、画素電極242には、オンを指定する表示データが保持されていれば、対向電極244に印加される電圧とは逆極性の電圧が印加される。一方、点滅モードであれば、第1フレーム信号Fa−iと第2フレーム信号Fb−iとが逆相関係と同相関係とを交互に繰り返し、同相関係となる期間、画素電極242には、保持されている表示データにかかわらず、対向電極244に印加される電圧とは同一の電圧が印加されて、オフ表示となる。
【選択図】 図2
Description
本発明は、電気光学装置について低消費電力化を図る技術に関する。
携帯可能な電子機器には、薄型化や軽量化などが要求されるので、電子機器の表示装置には、この要求に適した電気光学素子、特に液晶素子が用いられる。このような電気光学素子を用いた表示装置は、もともと低消費電力であるが、近年の電子機器には、連続使用時間の拡大や電池の小型化など様々な理由により、表示装置単体のさらなる低消費電力化も強く求められている。
従来の電気光学装置では、表示内容に関係なく、1垂直走査期間(フィールド)毎に各画素の状態を書き換えるので、各画素を駆動する駆動回路やその制御回路などによって電力が消費されて、低消費電力化を阻害する要因があった。
そこで、この阻害要因を排除するため、走査線とデータ線との交差部分に設けられる画素回路に、走査線が選択されたときにデータ線の電圧を保持するメモリ回路を持たせるとともに、メモリ回路に保持された内容に応じて、ノーマリーホワイトモードであれば交流駆動のための黒信号線、または、オフとさせる白信号線のいずれかを選択して画素電極に印加する構成が提案されている(特許文献1参照)。
上記構成では、表示内容に変更がない画素に対してデータを書き換えないで済むので、ある程度、低消費電力化が図られる。
特開平8−286170号公報(図1参照)
従来の電気光学装置では、表示内容に関係なく、1垂直走査期間(フィールド)毎に各画素の状態を書き換えるので、各画素を駆動する駆動回路やその制御回路などによって電力が消費されて、低消費電力化を阻害する要因があった。
そこで、この阻害要因を排除するため、走査線とデータ線との交差部分に設けられる画素回路に、走査線が選択されたときにデータ線の電圧を保持するメモリ回路を持たせるとともに、メモリ回路に保持された内容に応じて、ノーマリーホワイトモードであれば交流駆動のための黒信号線、または、オフとさせる白信号線のいずれかを選択して画素電極に印加する構成が提案されている(特許文献1参照)。
上記構成では、表示内容に変更がない画素に対してデータを書き換えないで済むので、ある程度、低消費電力化が図られる。
しかしながら、上記構成において、例えば時刻表示における「:」(コロン)などのブリンク(点滅)表示などをする場合、当該点滅部分の画素に対してデータを書き換える必要が生じる。この書き換えを低周波数で実行する構成とすれば、消費電力を抑えることができるが、表示の書き換えが視認されてしまうので、書き換え速度を低下させることができない。このため、書き換えを指示するCPUなどの上位回路の駆動周波数については一定値以上を維持しなければならず、そのため低消費電力化を阻害する要因となる。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、画素回路内にメモリ回路を持たせた構成において、さらなる低消費電力化を図ることが可能な電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、画素回路内にメモリ回路を持たせた構成において、さらなる低消費電力化を図ることが可能な電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
上記課題を解決するために、本発明は、走査線とデータ線との交差に対応して画素回路が配列する電気光学装置であって、前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、前記対向電極は、前記画素電極と電気光学材料を介して対向し、当該対向電極には、所定の周期で極性反転する電圧が印加され、前記画素電極には、前記メモリ回路に記憶されたデータに応じた電圧が前記画素電極に印加される際に、表示モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧が印加される一方、点滅モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧と前記対向電極に印加される電圧と同一レベルの電圧とが交互に印加されることを特徴とする。まず、本発明では、画素回路の動作モードとして表示モードと点滅モードとを持たせる。点滅モードとされた画素回路では、画素電極に印加される電圧が、対向電極に印加される電圧とは逆極性と同極性とで交互に印加されることによって点滅表示となる。このため、点滅のためにメモリ回路のデータを書き換える必要がないので、その分、低消費電力化を図ることができる。なお、この発明において、メモリ回路は、スタティック型であることが望ましい。
本発明において、前記メモリ回路は、オンまたはオフを指示する1ビットデータを記憶するものであり、前記画素電極には、前記表示モードである場合であって、前記メモリ回路に記憶された1ビットデータがオンを指示するとき、前記対向電極に印加される電圧を反転したレベルを有する関係にある信号が印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される一方、前記点滅モードである場合であって、前記1ビットデータがオンを指示するとき、前記対向電極に印加される電圧に対して反転したレベルを有する関係にある信号と同一レベルの関係にある信号とが印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される構成が好ましい。
また、前記メモリ回路は、前記メモリ回路は、オンまたはオフを指示する1ビットデータを記憶するものであり、前記画素電極に対し、前記表示モードである場合、前記メモリ回路に記憶された1ビットデータに応じて、前記対向電極に印加される電圧と同一レベルまたは反転したレベルを有する関係にある信号のいずれかを選択して印加する一方、前記点滅モードである場合、前記メモリ回路に記憶された1ビットデータにかかわらず、前記対向電極に印加される電圧と同一レベルの関係にある信号を印加するスイッチ回路を有する構成が好ましい。
一方、本発明において、前記表示モードまたは前記非表示モードのいずれかを、互いに隣接する複数の走査線の画素回路毎に設定する構成としても良い。
なお、本発明は、電気光学装置の補正方法、および、電気光学装置としても概念することができる。さらに、本発明における電子機器は、上記電気光学装置を表示部として備えるので、装置全体として低消費電力化を図ることが可能となる。
また、前記メモリ回路は、前記メモリ回路は、オンまたはオフを指示する1ビットデータを記憶するものであり、前記画素電極に対し、前記表示モードである場合、前記メモリ回路に記憶された1ビットデータに応じて、前記対向電極に印加される電圧と同一レベルまたは反転したレベルを有する関係にある信号のいずれかを選択して印加する一方、前記点滅モードである場合、前記メモリ回路に記憶された1ビットデータにかかわらず、前記対向電極に印加される電圧と同一レベルの関係にある信号を印加するスイッチ回路を有する構成が好ましい。
一方、本発明において、前記表示モードまたは前記非表示モードのいずれかを、互いに隣接する複数の走査線の画素回路毎に設定する構成としても良い。
なお、本発明は、電気光学装置の補正方法、および、電気光学装置としても概念することができる。さらに、本発明における電子機器は、上記電気光学装置を表示部として備えるので、装置全体として低消費電力化を図ることが可能となる。
以下、本発明の実施形態について図面を参照して説明する。本実施形態に係る電気光学装置は、各種トランジスタや画素電極が形成された素子基板と、対向電極を有する透明な対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶が挟持された構成となっている。
図1は、この電気光学装置10の電気的な構成を示すブロック図である。
図に示されるように、この電気光学装置10では、画素回路200が、横方向(X方向)に延設された360本の走査線102と、縦方向(Y方向)に延設されたデータ線112a、112bの480組との各交差に対応して縦360行×横480列のマトリクス状に配列している。この画素回路200の配列領域が表示領域200aとなる。
また、この電気光学装置10では、データ線112a、112bの対と平行になるようにフレーム信号線104、108の対がY方向に延設されて、それぞれ第1フレーム信号および第2フレーム信号が供給されている。
ここで、1列目から480列目までのフレーム信号線104に供給される第1フレーム信号を、それぞれFa−1、Fa−2、Fa−3、…、Fa−480と表記し、同様に、1列目から480列行目までのフレーム信号線108に供給される第2フレーム信号を、それぞれFb−1、Fb−2、Fb−3、…、Fb−480と表記する。
図に示されるように、この電気光学装置10では、画素回路200が、横方向(X方向)に延設された360本の走査線102と、縦方向(Y方向)に延設されたデータ線112a、112bの480組との各交差に対応して縦360行×横480列のマトリクス状に配列している。この画素回路200の配列領域が表示領域200aとなる。
また、この電気光学装置10では、データ線112a、112bの対と平行になるようにフレーム信号線104、108の対がY方向に延設されて、それぞれ第1フレーム信号および第2フレーム信号が供給されている。
ここで、1列目から480列目までのフレーム信号線104に供給される第1フレーム信号を、それぞれFa−1、Fa−2、Fa−3、…、Fa−480と表記し、同様に、1列目から480列行目までのフレーム信号線108に供給される第2フレーム信号を、それぞれFb−1、Fb−2、Fb−3、…、Fb−480と表記する。
制御回路12は、図示しない上位回路によって表示内容に変更が生じた場合に、その変更が生じた画素を含む1行の書き換えを、Yドライバ14に対して指定するとともに、その1行分の画素のオンまたはオンを指定する表示データをXドライバ16に供給するものである。ここで、本実施形態では、電圧無印加状態において画素が白色となるノーマリーホワイトモードとした場合に、画素のオフとは画素が白色となることをいい、反対に、画素のオンとは画素が黒色となることをいう。
また、制御回路12は、後述するようにフレーム信号分配回路18に対して、図示しない外部回路から供給されるフレーム信号Fa、Fbの分配を列ブロック毎に指定する。
また、制御回路12は、後述するようにフレーム信号分配回路18に対して、図示しない外部回路から供給されるフレーム信号Fa、Fbの分配を列ブロック毎に指定する。
Yドライバ14は、制御回路12によって指定された行の走査線102を選択するとともに、当該選択走査線102に対しHレベルとなり、他の走査線102に対しLレベルとなる走査信号を供給するものである。ここで、1行目から360行目までの走査線102に供給される走査信号を、図においてそれぞれGWR−1、GWR−2、GWR−3、…、GWR−360と表記している。
Xドライバ16は、選択された走査線102に位置する画素1行分の表示データを、データ線112aを介して、画素回路200に供給するものである。ここで、1列目から480列目までのデータ線112aに供給される表示データを、それぞれX−1、X−2、X−3、…、X−480と表記する。また、Xドライバ16は、表示データX−1、X−2、X−3、…、X−480とは、それぞれ論理反転の関係にある/X−1、/X−2、/X−3、…、/X−480についても、それぞれ1列目から480列目のデータ線112aと組をなすデータ線112bに供給する。なお、信号記号前の「/」は、反転を示す。
Xドライバ16は、選択された走査線102に位置する画素1行分の表示データを、データ線112aを介して、画素回路200に供給するものである。ここで、1列目から480列目までのデータ線112aに供給される表示データを、それぞれX−1、X−2、X−3、…、X−480と表記する。また、Xドライバ16は、表示データX−1、X−2、X−3、…、X−480とは、それぞれ論理反転の関係にある/X−1、/X−2、/X−3、…、/X−480についても、それぞれ1列目から480列目のデータ線112aと組をなすデータ線112bに供給する。なお、信号記号前の「/」は、反転を示す。
フレーム信号分配回路18は、上述したようにフレーム信号Fa、Fbを列ブロック毎に分配するものである。図3は、フレーム信号分配回路18の構成を示す図である。
この図に示されるように、1列目から480列目までのフレーム信号線108には、フレーム信号Fbが、第2フレーム信号Fb−1、Fb−2、…、Fb−480として共通に供給される。一方、フレーム信号線104は、1〜4列、5〜8列、…、477〜480列というように4列毎に同一系列の信号が供給されるように、ブロック化されている。
ここで、1〜4列、5〜8列、…、477〜480列を、それぞれ1、2、…、120番目のブロックとすると、各ブロックにおけるフレーム信号Fa、Fbの選択は、制御回路12による選択信号Ct−1、Ct−2、…、Ct−120によって指定される。そして、各ブロックに設けられるスイッチ180は、入力端aに供給されるフレーム信号Fa、または、フレーム信号Fbのいずれか一方を、制御回路12による選択信号にしたがって選択して、第1フレーム信号としてフレーム信号線104に供給する構成となっている。
この図に示されるように、1列目から480列目までのフレーム信号線108には、フレーム信号Fbが、第2フレーム信号Fb−1、Fb−2、…、Fb−480として共通に供給される。一方、フレーム信号線104は、1〜4列、5〜8列、…、477〜480列というように4列毎に同一系列の信号が供給されるように、ブロック化されている。
ここで、1〜4列、5〜8列、…、477〜480列を、それぞれ1、2、…、120番目のブロックとすると、各ブロックにおけるフレーム信号Fa、Fbの選択は、制御回路12による選択信号Ct−1、Ct−2、…、Ct−120によって指定される。そして、各ブロックに設けられるスイッチ180は、入力端aに供給されるフレーム信号Fa、または、フレーム信号Fbのいずれか一方を、制御回路12による選択信号にしたがって選択して、第1フレーム信号としてフレーム信号線104に供給する構成となっている。
次に、画素回路200の詳細について説明する。図2は、i行j列に位置する画素回路200の構成を示す回路図である。ここで、iは、走査線102を特定せずに説明するための記号であり、1≦i≦360を満たす整数である。同様に、jは、データ線112a、112bを特定せずに説明するための記号であり、1≦j≦480を満たす整数である。
図2において、nチャネル型のトランジスタ212のゲートは、i行目の走査線102に接続され、そのソースは、j列目のデータ線112aに接続されている。このトランジスタ212のドレインは、インバータ回路226の入力端、インバータ回路228の出力端、トランスファーゲート232の正入力端、および、トランスファーゲート234の負入力端にそれぞれ接続されている。
一方、nチャネル型のトランジスタ214のゲートは、i行目の走査線102に接続され、そのソースは、j列目のデータ線112bに接続されている。このトランジスタ214のドレインは、インバータ回路226の出力端、インバータ回路228の入力端、トランスファーゲート232の負入力端、および、トランスファーゲート234の正入力端にそれぞれ接続されている。
インバータ回路226の出力は、インバータ回路228の入力に帰還される一方、インバータ回路228の出力は、インバータ回路226の入力に帰還されているので、i行目の走査線102が選択されて、トランジスタ212(214)がオンしたときに、データ線112a(112b)を介して供給された表示データX−j(/X−j)は、トランジスタ212(214)がオフしたときでも、インバータ回路226、228によって保持・記憶される構成となっている。このため、本実施形態では、インバータ回路226、228によって一種のメモリ回路が構成されている。
一方、nチャネル型のトランジスタ214のゲートは、i行目の走査線102に接続され、そのソースは、j列目のデータ線112bに接続されている。このトランジスタ214のドレインは、インバータ回路226の出力端、インバータ回路228の入力端、トランスファーゲート232の負入力端、および、トランスファーゲート234の正入力端にそれぞれ接続されている。
インバータ回路226の出力は、インバータ回路228の入力に帰還される一方、インバータ回路228の出力は、インバータ回路226の入力に帰還されているので、i行目の走査線102が選択されて、トランジスタ212(214)がオンしたときに、データ線112a(112b)を介して供給された表示データX−j(/X−j)は、トランジスタ212(214)がオフしたときでも、インバータ回路226、228によって保持・記憶される構成となっている。このため、本実施形態では、インバータ回路226、228によって一種のメモリ回路が構成されている。
トランスファーゲート232、234は、正入力端がHレベル(負入力端がLレベル)となったときに、入力端および出力端の間が導通(オン)状態となるアナログスイッチである。このうち、トランスファーゲート232の入力端はフレーム信号線104に接続され、また、トランスファーゲート234の入力端はフレーム信号線108に接続されて、両者の出力端は画素電極242に共通接続されている。
ここで、トランスファーゲート232の正入力端は、インバータ回路228の出力端(インバータ回路226の入力端)に接続され、トランスファーゲート234の正入力端は、インバータ回路226の出力端(インバータ回路228の入力端)に接続されているので、トランスファーゲート232、234は互いに排他的にオンする結果、第1フレーム信号Fa−j、または、第2フレーム信号Fb−jのいずれか一方を選択して、画素電極242に印加する。このため、トランスファーゲート232、234がスイッチ回路として機能する。
ここで、トランスファーゲート232の正入力端は、インバータ回路228の出力端(インバータ回路226の入力端)に接続され、トランスファーゲート234の正入力端は、インバータ回路226の出力端(インバータ回路228の入力端)に接続されているので、トランスファーゲート232、234は互いに排他的にオンする結果、第1フレーム信号Fa−j、または、第2フレーム信号Fb−jのいずれか一方を選択して、画素電極242に印加する。このため、トランスファーゲート232、234がスイッチ回路として機能する。
また、対向電極244が、画素電極242に対向するように全画素に対して共通に設けられるとともに、上記外部回路によって電圧Vcomが印加される。さらに、画素電極242と対向電極244との間に液晶層246が挟持されている。このため、画素毎に、画素電極242、対向電極244および液晶層246からなる液晶素子240が構成されることになる。
なお、特に図示はしないが、素子基板と対向基板との各対向面には、液晶分子の長軸方向が両基板間で例えば約90度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極242と対向電極244との間を通過する光は、液晶層246に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合、画素電極242に印加される電圧と対向電極244の電圧Vcomとの論理レベルが互いに同一であれば、光の透過率が最大となって白色(オフ)表示になる一方、両電圧の論理レベルが互いに反転の関係にあれば、光の透過率が最小となって黒色(オン)表示になる(ノーマリーホワイトモード)。
画素電極242と対向電極244との間を通過する光は、液晶層246に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合、画素電極242に印加される電圧と対向電極244の電圧Vcomとの論理レベルが互いに同一であれば、光の透過率が最大となって白色(オフ)表示になる一方、両電圧の論理レベルが互いに反転の関係にあれば、光の透過率が最小となって黒色(オン)表示になる(ノーマリーホワイトモード)。
また、画素回路200におけるトランジスタ212、214や、インバータ回路226、228、トランスファーゲート232、234における構成素子は、素子基板上に形成された薄膜トランジスタであり、Yドライバ14、Xドライバ16、フレーム信号分配回路18におけるスイッチ180の構成素子と共通の製造プロセスで形成されて、すなわち、素子基板に内蔵されて、装置全体の小型化や低コスト化に寄与している。
次に、本実施形態に係る電気光学装置10の動作について、時刻表示をする場合を例にとって説明する。なお、ここでいう時刻表示とは、例えば図4(a)および図4(b)に示される表示を0.5秒ずつ交互に実行して、「:」(コロン)部分の点滅によって秒の刻みを示し、時分について点滅させないような表示をいう。ここで、表示領域200aにおいて「:」部分は、233〜248列目(ブロックで言えば59〜62番目)に位置するものとする。本実施形態では、この列範囲に属する画素回路200を点滅モードで駆動させる。また、これ以外の1〜232列目および249〜480列目(ブロックで言えば1〜58番目および63〜120番目)の列範囲に属する画素回路200を表示モード(通常の表示モード)で駆動させる。
図5は、この動作を説明するためのタイミングチャートである。この図に示されるように、外部回路から供給されるフレーム信号Fa、Fbの論理レベルは、互いに排他的であって、かつ、ともに1垂直走査期間(1F)毎に反転する。また、対向電極244に印加される電圧Vcomは、フレーム信号Fbと同一論理の信号である。
まず、図4(a)の表示をする場合、制御回路12は、表示モードであるか点滅モードであるかにかかわらず、すべてのスイッチ180に対して入力端aを選択させるような選択信号Ct−1、Ct−2、…、Ct−120を出力する。
このため、フレーム信号分配回路18では、すべてのスイッチ180が図3において実線で示されるように入力端aを選択するので、「:」部分であるか否かに関係なく、第1フレーム信号Fa−1〜Fa−480のすべては、図5に示されるようにフレーム信号Faと同一になる。
ここで、i行j列の画素回路200において、表示データX−jとしてHレベル(表示データ/X−jとしてLレベル)がインバータ回路226、228によって保持されている場合、トランスファーゲート232がオンし、トランスファーゲート234がオフするので、画素電極242には、第1フレーム信号Fa−jが印加される。また、対向電極244に印加される電圧Vcomは、フレーム信号Faとは論理レベルが反転関係にあるフレーム信号Fbと同一信号である。このため、当該画素回路200における液晶素子240は、黒色(オン)表示となる。
一方、i行j列の画素回路200において、表示データX−jとしてLレベル(表示データ/X−jとしてHレベル)がインバータ回路226、228によって保持されている場合、トランスファーゲート232がオフし、トランスファーゲート234がオンするので、画素電極242には、第2フレーム信号Fb−jが印加される。このため、当該画素回路200における液晶素子240は、白色(オフ)表示となる。
このため、フレーム信号分配回路18では、すべてのスイッチ180が図3において実線で示されるように入力端aを選択するので、「:」部分であるか否かに関係なく、第1フレーム信号Fa−1〜Fa−480のすべては、図5に示されるようにフレーム信号Faと同一になる。
ここで、i行j列の画素回路200において、表示データX−jとしてHレベル(表示データ/X−jとしてLレベル)がインバータ回路226、228によって保持されている場合、トランスファーゲート232がオンし、トランスファーゲート234がオフするので、画素電極242には、第1フレーム信号Fa−jが印加される。また、対向電極244に印加される電圧Vcomは、フレーム信号Faとは論理レベルが反転関係にあるフレーム信号Fbと同一信号である。このため、当該画素回路200における液晶素子240は、黒色(オン)表示となる。
一方、i行j列の画素回路200において、表示データX−jとしてLレベル(表示データ/X−jとしてHレベル)がインバータ回路226、228によって保持されている場合、トランスファーゲート232がオフし、トランスファーゲート234がオンするので、画素電極242には、第2フレーム信号Fb−jが印加される。このため、当該画素回路200における液晶素子240は、白色(オフ)表示となる。
図4(a)の表示が0.5秒間実行されると、今度は、制御回路12は、表示モードの画素回路200については保持された表示データに応じてオンまたはオフの表示をさせる一方、点滅モードの画素回路200については保持された表示データとは無関係にオフの表示をさせるために次のような制御を行う。すなわち、制御回路12は、図4(b)の表示をするために、制御回路12は、「:」部分以外の列ブロックに対応するスイッチ180に対しては入力端aを選択させ、「:」の部分の列ブロックに対応するスイッチ180に対して入力端bを選択させるような選択信号Ct−1、Ct−2、…、Ct−120を出力する。
このため、フレーム信号分配回路18では、「:」部分以外の列ブロックに対応するスイッチ180、すなわち、1〜58番目および63〜120番目の列ブロックに対応するスイッチ180は、入力端aを選択するので、第1フレーム信号Fa−1〜Fa−232およびFa−249〜Fa−480はフレーム信号Faとなり、図5に示されるように、第2フレーム信号とは論理反転の関係が維持される。したがって、「:」部分以外の列ブロックに対応する画素は、図4(a)の表示時と同じ動作となり、表示データX−j(/X−j)にしたがって黒色(オン)または白色(オフ)表示となる。
一方、「:」部分の列示ブロックに対応するスイッチ180、すなわち、59〜62番目の列ブロックに対応するスイッチ180は、入力端bを選択するので、第1フレーム信号Fa−233〜Fa−248はフレーム信号Fbとなり、図5に示されるように、第2フレーム信号とは同一論理の関係になる。
ここで、「:」部分の列ブロックにかかる画素、例えば120列目の画素回路200において、表示データX−jとしてHレベルがインバータ回路226、228によって保持されている場合、トランスファーゲート232、234がそれぞれオン、オフするので、画素電極242には、第1フレーム信号Fa−240が印加される一方、表示データX−jとしてLレベルがインバータ回路226、228によって保持されている場合、トランスファーゲート232、234がそれぞれオフ、オンするので、画素電極242には、第2フレーム信号Fb−240が印加される。「:」部分の他の列ブロックに属する行の画素回路200についても同様である。
ただし、上述したように、「:」部分の列ブロックにおいて、第1フレーム信号Fa−233〜Fa−248と、第2フレーム信号Fb−233〜Fb−248とは同一論理レベルとなるので、インバータ回路226、228による表示データの保持内容にかかわらず、当該画素回路200における液晶素子240は、白色(オフ)表示となる。
ここで、「:」部分の列ブロックにかかる画素、例えば120列目の画素回路200において、表示データX−jとしてHレベルがインバータ回路226、228によって保持されている場合、トランスファーゲート232、234がそれぞれオン、オフするので、画素電極242には、第1フレーム信号Fa−240が印加される一方、表示データX−jとしてLレベルがインバータ回路226、228によって保持されている場合、トランスファーゲート232、234がそれぞれオフ、オンするので、画素電極242には、第2フレーム信号Fb−240が印加される。「:」部分の他の列ブロックに属する行の画素回路200についても同様である。
ただし、上述したように、「:」部分の列ブロックにおいて、第1フレーム信号Fa−233〜Fa−248と、第2フレーム信号Fb−233〜Fb−248とは同一論理レベルとなるので、インバータ回路226、228による表示データの保持内容にかかわらず、当該画素回路200における液晶素子240は、白色(オフ)表示となる。
このため、本実施形態では、時刻表示をする場合に、全画素回路200に対して表示データを書き換えることなく、「:」部分が点滅する。したがって、本実施形態によれば、「:」部分を点滅させる場合であっても、Xドライバ14やXドライバ16を駆動させる必要がなくなるだけでなく、上位回路である例えばCPUの負担が減るので、電気光学装置10単体のみならず、装置全体で消費される電力も抑えることが可能となる。
また、(b)表示の期間において、すべてのスイッチ180が入力端bを選択するような構成とすれば、「:」のみならず、時分についても、表示データを書き換えることなく、点滅させることが可能となる。
なお、実施形態では、時刻表示における「:」(場合によっては時分)を点滅させるような表示であったが、例えばメール等の着信を示すアイコンや、電池切れなどの警告マーク等を点滅させる表示にも適用可能である。
また、(b)表示の期間において、すべてのスイッチ180が入力端bを選択するような構成とすれば、「:」のみならず、時分についても、表示データを書き換えることなく、点滅させることが可能となる。
なお、実施形態では、時刻表示における「:」(場合によっては時分)を点滅させるような表示であったが、例えばメール等の着信を示すアイコンや、電池切れなどの警告マーク等を点滅させる表示にも適用可能である。
なお、上述した実施形態において画素回路200は、オン(黒色)またはオフ(白色)表示の2値的な表示するものであったが、表示データを2ビット以上として、中間階調を指定するようにしても良い。そこで、例えば表示データを3ビットとする場合のi行j列の画素回路200について、図6を参照して説明する。
この図において、ビットB3、B2、B1からなる3ビットの表示データX−jは、3本のデータ線112を介して供給される。また、3つのトランジスタ212はゲートがi行目の走査線102に共通接続されて、当該走査線102が選択されたときに、3ビットの表示データX−jを取り込む。メモリ回路220は、取り込まれた3ビットの表示データX−jを保持して、D/A変換回路230に供給する。D/A変換回路230は、メモリ回路220によって保持された3ビットの表示データX−jをアナログ信号に変換して画素電極242に印加する。
このとき、D/A変換回路230は、第1フレーム信号Fa−jおよび第2フレーム信号Fb−jの論理レベルが互いに反転の関係にあって表示モードが指定されている場合、電圧Vcom(第2フレーム信号Fb−j)がLレベルであれば、Lレベルを基準としてアナログ信号をHレベル方向(正極性方向)に極性変換し、電圧Vcom(第2フレーム信号Fb−j)がHレベルであれば、Hレベルを基準としてアナログ信号をLレベル方向(負極性変換)に極性変換する一方、第1フレーム信号Fa−jおよび第2フレーム信号Fb−jの論理レベルが互いに同一であって非表示モードが指定されている場合、保持された表示データX−jとは無関係に、当該第2フレーム信号Fb−jを画素電極242に印加するような構成であれば良い。
この図において、ビットB3、B2、B1からなる3ビットの表示データX−jは、3本のデータ線112を介して供給される。また、3つのトランジスタ212はゲートがi行目の走査線102に共通接続されて、当該走査線102が選択されたときに、3ビットの表示データX−jを取り込む。メモリ回路220は、取り込まれた3ビットの表示データX−jを保持して、D/A変換回路230に供給する。D/A変換回路230は、メモリ回路220によって保持された3ビットの表示データX−jをアナログ信号に変換して画素電極242に印加する。
このとき、D/A変換回路230は、第1フレーム信号Fa−jおよび第2フレーム信号Fb−jの論理レベルが互いに反転の関係にあって表示モードが指定されている場合、電圧Vcom(第2フレーム信号Fb−j)がLレベルであれば、Lレベルを基準としてアナログ信号をHレベル方向(正極性方向)に極性変換し、電圧Vcom(第2フレーム信号Fb−j)がHレベルであれば、Hレベルを基準としてアナログ信号をLレベル方向(負極性変換)に極性変換する一方、第1フレーム信号Fa−jおよび第2フレーム信号Fb−jの論理レベルが互いに同一であって非表示モードが指定されている場合、保持された表示データX−jとは無関係に、当該第2フレーム信号Fb−jを画素電極242に印加するような構成であれば良い。
なお、実施形態においては、ブロックの単位を4本のデータ線としたが、これに限られない。また、実施形態にあっては、フレーム信号線104、108をデータ線112a、112bと略平行に延設して、表示/非表示の単位をデータ線としたが、点滅させる部分の表示内容によっては、フレーム信号線104、108を走査線102と略平行に延設して、表示/非表示の単位を走査線としても良い。また、表示領域200aを複数の領域に分割して、領域毎にフレーム信号線104、108を個別に供給する構成としても良い。
また、実施形態にあっては、画素回路200において表示データの書き換えが必要となった場合に、当該画素回路200に対応する走査線102を選択することによって、当該画素回路200を含む1行分の書き換えを実行したが、X方向、Y方向にそれぞれアドレス指定することによって、画素回路200を単位として書き換える構成としても良い。
実施形態にあっては、フレーム信号Fa、Fbを1垂直走査期間毎にレベル反転することにより液晶素子240を交流駆動したが、本発明は、これに限られず、例えば、2垂直走査期間以上の期間でレベル反転する構成としても良い。また、実施形態においては、電気光学装置を透過型としたが、反射型としても良い。
また、実施形態にあっては、画素回路200において表示データの書き換えが必要となった場合に、当該画素回路200に対応する走査線102を選択することによって、当該画素回路200を含む1行分の書き換えを実行したが、X方向、Y方向にそれぞれアドレス指定することによって、画素回路200を単位として書き換える構成としても良い。
実施形態にあっては、フレーム信号Fa、Fbを1垂直走査期間毎にレベル反転することにより液晶素子240を交流駆動したが、本発明は、これに限られず、例えば、2垂直走査期間以上の期間でレベル反転する構成としても良い。また、実施形態においては、電気光学装置を透過型としたが、反射型としても良い。
次に、上述した電気光学装置10を具体的な電子機器に用いた例について説明する。図7は、上記電気光学装置10を表示部に適用した携帯電話の構成を示す斜視図である。
図において、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、電気光学装置10を備えるものである。
図において、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、電気光学装置10を備えるものである。
なお、電子機器としては、図7を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルのような直視型装置や、縮小画像を形成して拡大投射するプロジェクタなどの投射型装置等などが挙げられる。
10…電気光学装置、102…走査線、104、108…フレーム信号線、112a、112b…データ線、200…画素回路、242…画素電極、244…対向電極、246…液晶、218…画素電極、226、228…インバータ回路(メモリ回路)、232、234…トランスファーゲート(スイッチ回路)、1200…携帯電話
Claims (6)
- 走査線とデータ線との交差に対応して画素回路が配列する電気光学装置であって、
前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、
前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、
前記対向電極は、前記画素電極と電気光学材料を介して対向し、当該対向電極には、所定の周期で極性反転する電圧が印加され、
前記画素電極には、前記メモリ回路に記憶されたデータに応じた電圧が前記画素電極に印加される際に、表示モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧が印加される一方、点滅モードの場合は前記対向電極に印加される電圧に対して反転したレベルを有する電圧と前記対向電極に印加される電圧と同一レベルの電圧とが交互に印加される
ことを特徴とする電気光学装置。 - 前記メモリ回路は、オンまたはオフを指示する1ビットデータを記憶するものであり、
前記画素電極には、
前記表示モードである場合であって、前記メモリ回路に記憶された1ビットデータがオンを指示するとき、前記対向電極に印加される電圧を反転したレベルを有する関係にある信号が印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される一方、
前記点滅モードである場合であって、前記1ビットデータがオンを指示するとき、前記対向電極に印加される電圧に対して反転したレベルを有する関係にある信号と同一レベルの関係にある信号とが印加され、オフを指示するとき、前記対向電極に印加される電圧と同一レベルの関係にある信号が印加される
ことを特徴とする請求項1に記載の電気光学装置。 - 前記メモリ回路は、オンまたはオフを指示する1ビットデータを記憶するものであり、
前記画素電極に対し、前記表示モードである場合、前記メモリ回路に記憶された1ビットデータに応じて、前記対向電極に印加される電圧と同一レベルまたは反転したレベルを有する関係にある信号のいずれかを選択して印加する一方、前記点滅モードである場合、前記メモリ回路に記憶された1ビットデータにかかわらず、前記対向電極に印加される電圧と同一レベルの関係にある信号を印加するスイッチ回路を有する
ことを特徴とする請求項1に記載の電気光学装置。 - 互いに隣接する複数の走査線、複数のデータ線、または、複数の画素回路をブロックとして、前記表示モードまたは前記非表示モードのいずれかを前記ブロック毎に設定する
ことを特徴とする請求項1に記載の電気光学装置。 - 走査線とデータ線との交差に対応して画素回路が配列し、
前記画素回路は、メモリ回路と、対向電極と、画素電極とを含み、
前記メモリ回路は、前記走査線が選択されたときに前記データ線に供給されたデータを記憶し、
前記対向電極は、前記画素電極と電気光学材料を介して対向する電気光学装置の駆動方法であって、
当該対向電極に対し、所定の周期で極性反転する電圧を印加し、
前記画素電極には、前記メモリ回路に記憶されたデータに応じた電圧を、表示モードの場合は対向電極に印加される電圧に対して反転したレベルを印加する一方、点滅モードの場合は対向電極に印加される電圧に対して反転したレベルと同一レベルとを交互に印加する
ことを特徴とする電気光学装置の駆動方法。 - 請求項1乃至4のいずれかに記載の電気光学装置を表示部に有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270194A JP2006084847A (ja) | 2004-09-16 | 2004-09-16 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004270194A JP2006084847A (ja) | 2004-09-16 | 2004-09-16 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006084847A true JP2006084847A (ja) | 2006-03-30 |
Family
ID=36163408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270194A Pending JP2006084847A (ja) | 2004-09-16 | 2004-09-16 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006084847A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164629A (ja) * | 2007-03-29 | 2011-08-25 | Seiko Epson Corp | 電気泳動表示装置、及び電子機器 |
KR101363764B1 (ko) | 2007-12-07 | 2014-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2018132716A (ja) * | 2017-02-17 | 2018-08-23 | カシオ計算機株式会社 | 液晶駆動装置、電子時計、液晶駆動方法、及びプログラム |
-
2004
- 2004-09-16 JP JP2004270194A patent/JP2006084847A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164629A (ja) * | 2007-03-29 | 2011-08-25 | Seiko Epson Corp | 電気泳動表示装置、及び電子機器 |
KR101363764B1 (ko) | 2007-12-07 | 2014-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2018132716A (ja) * | 2017-02-17 | 2018-08-23 | カシオ計算機株式会社 | 液晶駆動装置、電子時計、液晶駆動方法、及びプログラム |
CN108461071A (zh) * | 2017-02-17 | 2018-08-28 | 卡西欧计算机株式会社 | 液晶驱动装置、电子表、液晶驱动方法以及记录介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019726B2 (en) | Power consumption of display apparatus during still image display mode | |
JP3629712B2 (ja) | 電気光学装置及び電子機器 | |
JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
KR101082286B1 (ko) | 액정표시장치 및 그의 구동방법 | |
JP2011529584A (ja) | 3モード液晶ディスプレイ | |
JP4432694B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP4595700B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007047349A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4466606B2 (ja) | 電気光学装置および電子機器 | |
JP4747805B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007093847A (ja) | 電気光学装置、および電子機器 | |
US7598937B2 (en) | Display panel | |
JP2006084847A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2007206543A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007047350A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4595695B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP3768097B2 (ja) | 表示装置 | |
JP2007219205A (ja) | 電気光学装置および電子機器 | |
JP4650133B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP3630129B2 (ja) | 液晶表示装置 | |
JP3668115B2 (ja) | 表示装置 | |
JP2007240969A (ja) | 電気光学装置および電子機器 | |
JP4810910B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007093845A (ja) | 電気光学装置および電子機器 | |
JP3856027B2 (ja) | 電気光学装置及び電子機器 |