JP2006073698A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006073698A JP2006073698A JP2004253960A JP2004253960A JP2006073698A JP 2006073698 A JP2006073698 A JP 2006073698A JP 2004253960 A JP2004253960 A JP 2004253960A JP 2004253960 A JP2004253960 A JP 2004253960A JP 2006073698 A JP2006073698 A JP 2006073698A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fuse
- interlayer insulating
- film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 この半導体装置は、絶縁膜上に形成されたヒューズ4bと、ヒューズ4b上に形成された第1の層間絶縁膜8と、第1の層間絶縁膜8上に形成された第2の層間絶縁膜10と、を具備する。第1の層間絶縁膜8は、ヒューズ4b上に位置する複数のダミー開口部8eを具備し、ダミー開口部8eには、第2の層間絶縁膜10が埋め込まれている。第2の層間絶縁膜10のうち、ダミー開口部8eに埋め込まれた部分は強度が弱い。このため、ヒューズ4bを溶断する際に、ヒューズ4b上の層間絶縁膜は破壊されやすい。従って、ヒューズ4bの溶断不良は生じにくくなる。
【選択図】 図4
Description
これに類似する技術が、特許文献1に記載されている。
前記ヒューズ上に形成された複数層の層間絶縁膜と、
前記複数層の層間絶縁膜それぞれに形成され、前記ヒューズの上方に位置する複数のダミー開口部と、
前記複数層の層間絶縁膜上に形成されたパッシベーション膜と、
を具備し、
最上層の前記層間絶縁膜以外に形成された前記複数のダミー開口部それぞれには、上層となる前記層間絶縁膜が埋め込まれており、
前記最上層の層間絶縁膜に形成された前記複数のダミー開口部それぞれには、前記パッシベーション膜が埋め込まれている。
前記ヒューズ上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
を具備し、
前記第1の層間絶縁膜は、前記ヒューズ上に位置する複数のダミー開口部を具備し、
前記ダミー開口部には、前記第2の層間絶縁膜が埋め込まれている。
前記ヒューズ上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記ヒューズ上に位置する複数のダミー開口部と、
を具備する。
ダミー開口部は、例えば内径が1.5μm以上10μm以下である。
前記絶縁膜上及び前記ヒューズ上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記ヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記第2の絶縁膜上及び前記複数のダミー開口部内に、第3の絶縁膜を形成する工程と、
を具備する。
前記第1の絶縁膜上、前記ヒューズ上及び前記下層配線上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記ヒューズ上及び前記下層配線上それぞれに位置する複数の接続孔、及び、前記ヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記ヒューズ及び前記下層配線それぞれに接続する複数の上層配線を形成する工程と、
前記層間絶縁膜上、前記複数の上層配線上、及び前記複数のダミー開口部中に、第2の絶縁膜を形成する工程と、
を具備する。
前記素子分離膜上、前記ポリシリコンヒューズ上、及び前記ゲート電極上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記ポリシリコンヒューズ上及び前記ゲート電極上それぞれに位置する複数の接続孔、及び、前記ポリシリコンヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記ポリシリコンヒューズ及び前記ゲート電極それぞれに接続する複数の上層配線を形成する工程と、
前記層間絶縁膜上、前記上層配線上、及び前記複数のダミー開口部中に、絶縁膜を形成する工程と、
を具備する。
次いで、トランジスタ上及びポリシリコンヒューズ4b上を含む全面上に、酸化シリコンを主成分とする第1の層間絶縁膜8を、例えばCVD法により形成する。
その後、レジストパターンを除去する。
なお、このエッチング工程において、Al合金膜9は、複数のダミー開口部8eそれぞれの中から除去される。
なお、このエッチング工程において、Al合金膜は、複数のダミー開口部10bそれぞれの中から除去される。
また、ダミー開口部8e,10b,12bそれぞれは、コンタクトホール、ビアホール及びパッド開口部と同時に形成されている。従って、工程数は増えず、コストも増大しない。
その後、レジストパターンを除去する。
なお、このエッチング工程において、Al合金膜は、複数のダミー開口部22cそれぞれの中から除去される。
Claims (12)
- 絶縁膜上に形成されたヒューズと、
前記ヒューズ上に形成された複数層の層間絶縁膜と、
前記複数層の層間絶縁膜それぞれに形成され、前記ヒューズの上方に位置する複数のダミー開口部と、
前記複数層の層間絶縁膜上に形成されたパッシベーション膜と、
を具備し、
最上層の前記層間絶縁膜以外に形成された前記複数のダミー開口部それぞれには、上層となる前記層間絶縁膜が埋め込まれており、
前記最上層の層間絶縁膜に形成された前記複数のダミー開口部それぞれには、前記パッシベーション膜が埋め込まれている半導体装置。 - 前記パッシベーション膜は複数のダミー開口部を具備し、該複数のダミー開口部それぞれは、前記最上層の層間絶縁膜に形成された前記複数のダミー開口部とは重なっていない請求項1に記載の半導体装置。
- 絶縁膜上に形成されたヒューズと、
前記ヒューズ上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
を具備し、
前記第1の層間絶縁膜は、前記ヒューズ上に位置する複数のダミー開口部を具備し、
前記ダミー開口部には、前記第2の層間絶縁膜が埋め込まれている半導体装置。 - 絶縁膜上に形成されたヒューズと、
前記ヒューズ上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記ヒューズ上に位置する複数のダミー開口部と、
を具備する半導体装置。 - 前記絶縁膜は層間絶縁膜であり、前記絶縁膜上には更に配線が形成されており、
前記ヒューズは前記配線と同一の材料から形成されている請求項1乃至4のいずれか一項に記載の半導体装置。 - 前記絶縁膜は素子分離膜であり、前記ヒューズはポリシリコンヒューズである請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記複数のダミー開口部は、平面配置において千鳥足状に配置されている請求項1から6のいずれか一項に記載の半導体装置。
- 前記ダミー開口部は、内径が1.5μm以上10μm以下である請求項1乃至7のいずれか一項に記載の半導体装置。
- 絶縁膜上にヒューズを形成する工程と、
前記絶縁膜上及び前記ヒューズ上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に、前記ヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記第2の絶縁膜上及び前記複数のダミー開口部内に、第3の絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 第1の絶縁膜上にヒューズ及び下層配線を形成する工程と、
前記第1の絶縁膜上、前記ヒューズ上及び前記下層配線上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記ヒューズ上及び前記下層配線上それぞれに位置する複数の接続孔、及び、前記ヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記ヒューズ及び前記下層配線それぞれに接続する複数の上層配線を形成する工程と、
前記層間絶縁膜上、前記複数の上層配線上、及び前記複数のダミー開口部中に、第2の絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - ゲート絶縁膜上に位置するゲート電極、及び素子分離膜上に位置するポリシリコンヒューズを形成する工程と、
前記素子分離膜上、前記ポリシリコンヒューズ上、及び前記ゲート電極上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記ポリシリコンヒューズ上及び前記ゲート電極上それぞれに位置する複数の接続孔、及び、前記ポリシリコンヒューズ上に位置する複数のダミー開口部を形成する工程と、
前記層間絶縁膜上に、前記接続孔を介して前記ポリシリコンヒューズ及び前記ゲート電極それぞれに接続する複数の上層配線を形成する工程と、
前記層間絶縁膜上、前記上層配線上、及び前記複数のダミー開口部中に、絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記上層配線を形成する工程は、
前記層間絶縁膜上、前記複数の接続孔中、及び前記複数のダミー開口部中それぞれに導電膜を形成する工程と、
前記導電膜をエッチングすることにより、該導電膜をパターニングして前記複数の上層配線を形成するとともに、前記複数のダミー開口部中から前記導電膜を除去する工程と、
を具備する請求項10または11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253960A JP4779324B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253960A JP4779324B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073698A true JP2006073698A (ja) | 2006-03-16 |
JP4779324B2 JP4779324B2 (ja) | 2011-09-28 |
Family
ID=36154008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253960A Expired - Fee Related JP4779324B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4779324B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026624A (ja) * | 2011-07-22 | 2013-02-04 | Freescale Semiconductor Inc | 半導体ダイ上にフィーチャをめっきするためのヒューズバス |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057388A (ja) * | 1999-06-07 | 2001-02-27 | Nec Corp | リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法 |
-
2004
- 2004-09-01 JP JP2004253960A patent/JP4779324B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001057388A (ja) * | 1999-06-07 | 2001-02-27 | Nec Corp | リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026624A (ja) * | 2011-07-22 | 2013-02-04 | Freescale Semiconductor Inc | 半導体ダイ上にフィーチャをめっきするためのヒューズバス |
Also Published As
Publication number | Publication date |
---|---|
JP4779324B2 (ja) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005109145A (ja) | 半導体装置 | |
JP4533804B2 (ja) | 半導体装置及びその製造方法 | |
JP2005327898A (ja) | 半導体装置及びその製造方法 | |
JPH1092933A (ja) | 半導体装置の製造方法 | |
JP2009004484A (ja) | 半導体装置の製造方法 | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
JP4779324B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006228865A (ja) | 半導体装置及びその製造方法 | |
JP2008041835A (ja) | 半導体装置とその製造方法 | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
JP2007067250A (ja) | 半導体装置の製造方法 | |
JP2005217122A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006040916A (ja) | 半導体装置及びその製造方法 | |
JP2008235422A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008205366A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009059770A (ja) | 半導体装置及びその製造方法 | |
JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4904701B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100568789B1 (ko) | 반도체 소자 제조방법 | |
JP2008103501A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006222336A (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2010143245A1 (ja) | 配線形成方法及び半導体装置 | |
JP2005175155A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006310525A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3999940B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |