JP2006066914A - セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 - Google Patents
セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 Download PDFInfo
- Publication number
- JP2006066914A JP2006066914A JP2005242010A JP2005242010A JP2006066914A JP 2006066914 A JP2006066914 A JP 2006066914A JP 2005242010 A JP2005242010 A JP 2005242010A JP 2005242010 A JP2005242010 A JP 2005242010A JP 2006066914 A JP2006066914 A JP 2006066914A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- integrated circuit
- skew
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Software Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】スキュー調整セルは、集積回路のデジタル回路機構における信号のスキューを所望の量に調整するように構成される。デジタル論理セルおよびスキュー調整セルはセル・ライブラリから選択される。
【選択図】図2
Description
セル・ライブラリのスキュー調整セルは、基本的組合わせ論理機能を含むことができ、トランジスタ・レベルで、同様のコア論理セルのスキューとは異なるスキューを提供するように設計することができる。回路設計者は、ライブラリの通常の標準セルの代わりに、またはそれに加えて、これらの特殊スキュー調整セルを使用して、集積回路のデジタル回路機構のクリティカル・パスのスキューを低減することができる。
Claims (10)
- 少なくとも1つのデジタル論理セルと、
集積回路のデジタル回路機構における信号のスキューを所望の量に調整するように構成された少なくとも1つのスキュー調整セルと、を備えたデジタル回路機構を有する集積回路であって、
前記少なくとも1つのデジタル論理セルおよび前記少なくとも1つのスキュー調整セルがセル・ライブラリから選択される、集積回路。 - 前記少なくとも1つのスキュー調整セルが1つまたは複数の組合せ論理機能を実現する、請求項1に記載の集積回路。
- 信号スキュー調整が可能なデジタル回路機構を備えた集積回路を設計する方法において、
セル・ライブラリからの少なくとも1つのデジタル論理セルを有する集積回路のデジタル回路機構における信号のスキューを決定する工程と、
前記セル・ライブラリからの少なくとも1つのスキュー調整セルであって、前記集積回路における信号のスキューを所望の量に調整するように構成されたスキュー調整セルを前記集積回路の前記デジタル回路機構に組み込む工程と、を含む方法。 - 少なくとも1つのスキュー調整セルを組み込む前記工程が、前記集積回路の少なくとも1つのデジタル論理セルを前記少なくとも1つのスキュー調整セルに置換する工程を含む、請求項3に記載の方法。
- 実質的に同様の論理機能を有する前記セル・ライブラリの少なくとも1つのデジタル論理セルのそれとは異なる、少なくとも1つのスキュー調整セルによるスキューを提供する工程をさらに含む、請求項3に記載の方法。
- 最小量のスキューを有する集積回路のデジタル回路機構の少なくとも1つの信号経路で信号を発生する工程をさらに含む、請求項3に記載の方法。
- 前記セル・ライブラリから少なくとも1つのスキュー調整セルを組み込む前記工程が、ある範囲の設計組込みスキューを網羅するセル・ライブラリ内の1群のスキュー調整セルから少なくとも1つのスキュー調整セルを選択する工程を含む、請求項3に記載の方法。
- 信号スキュー調整が可能なデジタル回路機構を備えた集積回路を設計するためのコンピュータ支援設計機器であって、
メモリと、
前記メモリに結合され、(i)セル・ライブラリからの少なくとも1つのデジタル論理セルを有する前記集積回路の前記デジタル回路機構における信号のスキューを決定する工程と、(ii)前記セル・ライブラリからの少なくとも1つのスキュー調整セルであって、前記集積回路の前記デジタル回路機構における信号のスキューを所望の量に調整するように構成された少なくとも1つのスキュー調整セルを前記集積回路の前記デジタル回路機構に組み込む工程とを実行するように動作する、少なくとも1つのプロセッサと、を備えたコンピュータ支援設計機器。 - 1つまたは複数のプログラムを含む機械可読媒体を備えたコンピュータ支援設計機器を利用して、信号スキュー調整が可能なデジタル回路機構を備えた集積回路を設計するための製造品であって、前記プログラムが実行されたときに、
セル・ライブラリからの少なくとも1つのデジタル論理セルを有する前記集積回路の前記デジタル回路機構における信号のスキューを決定する工程と、
前記セル・ライブラリからの少なくとも1つのスキュー調整セルであって、前記集積回路の前記デジタル回路機構における信号のスキューを所望の量に調整するように構成された少なくとも1つのスキュー調整セルを前記集積回路の前記デジタル回路機構に組み込む工程と、を実現するように構成された、製造品。 - 集積回路のデジタル回路機構における信号のスキューを調整する方法であって、
前記集積回路の前記デジタル回路機構に信号を入力する工程と、
前記集積回路の前記デジタル回路機構で少なくとも1つのデジタル論理セルと、前記集積回路の前記デジタル回路機構における信号のスキューを所望の量に調整するように構成された少なくとも1つのスキュー調整セルとを通して信号を伝達する工程と、
所望の量のスキューを有する信号を前記集積回路の前記デジタル回路機構から出力する工程と、を含み、
前記少なくとも1つのデジタル論理セルおよび前記少なくとも1つのスキュー調整セルがセル・ライブラリから選択される、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/925,185 US20060044016A1 (en) | 2004-08-24 | 2004-08-24 | Integrated circuit with signal skew adjusting cell selected from cell library |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151026A Division JP5614781B2 (ja) | 2004-08-24 | 2012-07-05 | セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066914A true JP2006066914A (ja) | 2006-03-09 |
Family
ID=35942215
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005242010A Pending JP2006066914A (ja) | 2004-08-24 | 2005-08-24 | セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 |
JP2012151026A Expired - Fee Related JP5614781B2 (ja) | 2004-08-24 | 2012-07-05 | セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151026A Expired - Fee Related JP5614781B2 (ja) | 2004-08-24 | 2012-07-05 | セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20060044016A1 (ja) |
JP (2) | JP2006066914A (ja) |
KR (1) | KR101164683B1 (ja) |
TW (1) | TWI351769B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8042075B2 (en) * | 2009-03-25 | 2011-10-18 | International Business Machines Corporation | Method, system and application for sequential cofactor-based analysis of netlists |
US8762904B2 (en) | 2012-03-28 | 2014-06-24 | Synopsys, Inc. | Optimizing logic synthesis for environmental insensitivity |
US8595668B1 (en) | 2012-09-26 | 2013-11-26 | Lsi Corporation | Circuits and methods for efficient clock and data delay configuration for faster timing closure |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766373A (ja) | 1993-08-26 | 1995-03-10 | Olympus Optical Co Ltd | マスタースライス方式の半導体集積回路装置 |
JPH0923149A (ja) | 1995-06-30 | 1997-01-21 | At & T Ipm Corp | 電子システムの異なる負荷素子へ信号を伝達する回路 |
JPH10285011A (ja) | 1997-04-04 | 1998-10-23 | Citizen Watch Co Ltd | 出力ドライバ回路 |
JPH11232311A (ja) | 1998-02-10 | 1999-08-27 | Nec Ic Microcomput Syst Ltd | クロックツリー及びその合成方法 |
JPH11312965A (ja) | 1998-04-28 | 1999-11-09 | Hitachi Ltd | 遅延回路 |
WO2000025425A1 (en) | 1998-10-27 | 2000-05-04 | Evsx, Inc. | Method and apparatus for logic synchronization |
JP2000235429A (ja) | 1999-02-17 | 2000-08-29 | Toshiba Corp | 同期回路とその遅延回路 |
JP2001332693A (ja) * | 2000-05-23 | 2001-11-30 | Nec Corp | バッファ回路ブロック及びこれを用いた半導体集積回路装置の設計方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877227A (ja) | 1994-09-02 | 1996-03-22 | Fujitsu Ltd | スタンダードセル方式のレイアウト手法 |
US5528177A (en) * | 1994-09-16 | 1996-06-18 | Research Foundation Of State University Of New York | Complementary field-effect transistor logic circuits for wave pipelining |
JP2701779B2 (ja) * | 1995-03-30 | 1998-01-21 | 日本電気株式会社 | クロックスキュー低減方法 |
US5570045A (en) * | 1995-06-07 | 1996-10-29 | Lsi Logic Corporation | Hierarchical clock distribution system and method |
US5757218A (en) * | 1996-03-12 | 1998-05-26 | International Business Machines Corporation | Clock signal duty cycle correction circuit and method |
US6088415A (en) * | 1998-02-23 | 2000-07-11 | National Semiconductor Corporation | Apparatus and method to adaptively equalize duty cycle distortion |
US6069511A (en) * | 1998-08-26 | 2000-05-30 | National Semiconductor Corporation | Digital slew rate and duty cycle control circuit and method |
JP2954194B1 (ja) * | 1998-09-18 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | クロックスキュー低減方法及びシステム |
US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
US6594807B1 (en) * | 2001-03-06 | 2003-07-15 | Lsi Logic Corporation | Method for minimizing clock skew for an integrated circuit |
US6910199B2 (en) * | 2001-04-23 | 2005-06-21 | Telairity Semiconductor, Inc. | Circuit group design methodologies |
US6442737B1 (en) * | 2001-06-06 | 2002-08-27 | Lsi Logic Corporation | Method of generating an optimal clock buffer set for minimizing clock skew in balanced clock trees |
US6411145B1 (en) * | 2001-06-14 | 2002-06-25 | Lsi Logic Corporation | Feedback control of clock duty cycle |
US6507220B1 (en) * | 2001-09-28 | 2003-01-14 | Xilinx, Inc. | Correction of duty-cycle distortion in communications and other circuits |
JP2003152078A (ja) | 2001-11-12 | 2003-05-23 | Fujitsu Ltd | 半導体回路の遅延時間調整方法および装置 |
US6701507B1 (en) * | 2001-12-14 | 2004-03-02 | Sequence Design, Inc. | Method for determining a zero-skew buffer insertion point |
US6698006B1 (en) * | 2001-12-14 | 2004-02-24 | Sequence Design, Inc. | Method for balanced-delay clock tree insertion |
US6754877B1 (en) * | 2001-12-14 | 2004-06-22 | Sequence Design, Inc. | Method for optimal driver selection |
JP4118578B2 (ja) * | 2002-03-14 | 2008-07-16 | 富士通株式会社 | 半導体集積回路の設計方法および設計プログラム |
US6700420B2 (en) * | 2002-04-18 | 2004-03-02 | Koninklijke Philips Electronics N.V. | Differential output structure with reduced skew for a single input |
JP2004078804A (ja) * | 2002-08-22 | 2004-03-11 | Renesas Technology Corp | クロック信号伝搬ゲート及びそれを含む半導体集積回路 |
US7017132B2 (en) * | 2003-11-12 | 2006-03-21 | Taiwan Semiconductor Manufacturing Company | Methodology to optimize hierarchical clock skew by clock delay compensation |
US7042269B2 (en) * | 2004-07-06 | 2006-05-09 | Princeton Technology Corporation | Method for dynamic balancing of a clock tree |
US7191418B2 (en) * | 2004-07-12 | 2007-03-13 | Chang Gung University | Method and apparatus for rapidly selecting types of buffers which are inserted into the clock tree for high-speed very-large-scale-integration |
-
2004
- 2004-08-24 US US10/925,185 patent/US20060044016A1/en not_active Abandoned
-
2005
- 2005-04-08 TW TW094111193A patent/TWI351769B/zh not_active IP Right Cessation
- 2005-08-23 KR KR1020050077191A patent/KR101164683B1/ko not_active IP Right Cessation
- 2005-08-24 JP JP2005242010A patent/JP2006066914A/ja active Pending
-
2007
- 2007-07-06 US US11/774,022 patent/US7590961B2/en not_active Expired - Fee Related
-
2012
- 2012-07-05 JP JP2012151026A patent/JP5614781B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766373A (ja) | 1993-08-26 | 1995-03-10 | Olympus Optical Co Ltd | マスタースライス方式の半導体集積回路装置 |
JPH0923149A (ja) | 1995-06-30 | 1997-01-21 | At & T Ipm Corp | 電子システムの異なる負荷素子へ信号を伝達する回路 |
JPH10285011A (ja) | 1997-04-04 | 1998-10-23 | Citizen Watch Co Ltd | 出力ドライバ回路 |
JPH11232311A (ja) | 1998-02-10 | 1999-08-27 | Nec Ic Microcomput Syst Ltd | クロックツリー及びその合成方法 |
JPH11312965A (ja) | 1998-04-28 | 1999-11-09 | Hitachi Ltd | 遅延回路 |
WO2000025425A1 (en) | 1998-10-27 | 2000-05-04 | Evsx, Inc. | Method and apparatus for logic synchronization |
JP2000235429A (ja) | 1999-02-17 | 2000-08-29 | Toshiba Corp | 同期回路とその遅延回路 |
JP2001332693A (ja) * | 2000-05-23 | 2001-11-30 | Nec Corp | バッファ回路ブロック及びこれを用いた半導体集積回路装置の設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060044016A1 (en) | 2006-03-02 |
KR101164683B1 (ko) | 2012-07-11 |
JP2012239185A (ja) | 2012-12-06 |
TWI351769B (en) | 2011-11-01 |
TW200608586A (en) | 2006-03-01 |
KR20060050564A (ko) | 2006-05-19 |
JP5614781B2 (ja) | 2014-10-29 |
US20070256047A1 (en) | 2007-11-01 |
US7590961B2 (en) | 2009-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222921B2 (en) | Configurable time borrowing flip-flops | |
US6140856A (en) | Parametric tuning of an intergrated circuit after fabrication | |
US6593792B2 (en) | Buffer circuit block and design method of semiconductor integrated circuit by using the same | |
CN112751560A (zh) | 时钟门控单元及集成电路 | |
US6643828B2 (en) | Method for controlling critical circuits in the design of integrated circuits | |
JP2008278482A (ja) | マルチスピードリングオシレータ | |
US8561006B2 (en) | Signal transmission circuit for increasing soft error tolerance | |
US6331800B1 (en) | Post-silicon methods for adjusting the rise/fall times of clock edges | |
JP5614781B2 (ja) | セル・ライブラリから選択された信号スキュー調整セルを備えた集積回路 | |
EP1355423B1 (en) | Dynamic to static converter with noise suppression | |
JP2007124343A (ja) | データ保持回路 | |
WO2017199790A1 (ja) | 半導体集積回路 | |
US8667449B2 (en) | Flip-flop library development for high frequency designs built in an ASIC flow | |
US9569570B2 (en) | Configurable delay cell | |
US9537474B2 (en) | Transforming a phase-locked-loop generated chip clock signal to a local clock signal | |
JP2001210718A (ja) | 半導体集積回路及びその設計方法 | |
JP7052971B2 (ja) | 半導体集積回路 | |
JP2002368590A (ja) | プログラマブル遅延クロックゲート | |
JP2006352886A (ja) | タイミング感知用回路のための方法及びシステム | |
JP2010093435A (ja) | 半導体集積回路 | |
JP2006166254A (ja) | 入力回路 | |
JPH088700A (ja) | クロック信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111019 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |