JP2006060029A - インダクタを備えた半導体装置 - Google Patents

インダクタを備えた半導体装置 Download PDF

Info

Publication number
JP2006060029A
JP2006060029A JP2004240569A JP2004240569A JP2006060029A JP 2006060029 A JP2006060029 A JP 2006060029A JP 2004240569 A JP2004240569 A JP 2004240569A JP 2004240569 A JP2004240569 A JP 2004240569A JP 2006060029 A JP2006060029 A JP 2006060029A
Authority
JP
Japan
Prior art keywords
inductor
signal
wiring
circuit
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004240569A
Other languages
English (en)
Other versions
JP4541800B2 (ja
JP2006060029A5 (ja
Inventor
Nobuhiro Shiromizu
信弘 白水
Takahiro Nakamura
宝弘 中村
Toru Masuda
徹 増田
Nobuhiro Ryu
信博 笠
Hiroshi Mori
博志 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004240569A priority Critical patent/JP4541800B2/ja
Priority to US11/183,800 priority patent/US7642618B2/en
Priority to CN200510086083.1A priority patent/CN100530648C/zh
Publication of JP2006060029A publication Critical patent/JP2006060029A/ja
Publication of JP2006060029A5 publication Critical patent/JP2006060029A5/ja
Application granted granted Critical
Publication of JP4541800B2 publication Critical patent/JP4541800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インダクタによる干渉を低減して高性能化した高周波回路搭載の半導体装置を提供すること。
【解決手段】ベースバンド信号で搬送波を変調してＲＦ信号を出力する変調回路と、搬送波を用いてＲＦ信号を復調してベーバンド信号を得る復調回路と、上記搬送波を生成する局部発振回路とを備えた半導体装置において、閉回路配線を有するインダクタが用いられる。閉回路配線によって相互インダクタンスを介して生じる干渉が低減される。例えば、変調回路にインダクタ６１、６２が用いられる場合、インダクタを囲む外周に閉回路配線６３が配置される。
【選択図】図１０

Description

本発明は、インダクタを備えた半導体装置に係り、特に無線通信装置の高周波回路に適用して好適な半導体装置に関する。
ＧＨｚ帯近辺に及ぶ高い周波数の信号を扱う回路で使用されるインダクタは、そのインダクタンスが小さいことから、半導体装置に搭載することが可能になる。この場合、微小な半導体装置の内部で、インダクタに近接して他のインダクタや配線等が配置されることから、インダクタによって誘起される干渉の低減の提案が幾つか見出される。例えば、半導体基板の上面に形成したインダクタによって誘起される渦電流と半導体基板の内部へのクロストークを軽減する目的で、インダクタの下部の半導体基板中に高濃度で導電性の高い長条のウエルを埋め込む集積回路の例が、特許文献１に開示されている。また、２個のインダクタの間の相互インダクタンスによる干渉を低減する目的で、図１３に示すように接地される幅広の配線７，９でそれぞれ、入力端子６，１０を持つインダクタ５，８を囲む例が非特許文献１に記載されている。なお、非特許文献２は、インダクタの周辺に生じる磁界の影響の原理についてビオ・サバールの法則を使って説明している。また、非特許文献３は、インダクタを使った発振回路の周波数が他のインダクタの影響で変化する引き込み現象について説明している。
特開２００３−２４９５５５号公報 タリス・ブララック（Tallis Blalack）外２名、「オンチップ・ＲＦアイソレーション・テクニック（On-Chip RF Isolation Techniques）」、（米国）、アイイーイーイー・ビーシーティーエム２００２・プロシィーディングス（IEEE BCTM 2002 proceedings）、２００２年、ｐ．２０５−２１１ 熊谷寛夫、外１名著、「朝倉物理学講座５ 電磁気学」、株式会社朝倉書店、１９６５年、ｐ．１４６ ベーツァド・ラザヴィ（Behzad Razavi）著、「ＲＦマイクロエレクトロニクス」、丸善株式会社、２００２年、ｐ．２４７
インダクタは、回路を構成する基本的な受動素子の１つであり、発振回路、フィルタ、整合回路、トランスなどに広く用いられているが、一般的な製造方法の半導体装置において大きなインダクタンスを得ることが困難であるため、使われることが少なかった。しかし、携帯無線端末などに実装される、高い周波数を扱う高周波回路を半導体装置で構成する際には、高周波回路に必要とされるインダクタンスの値が小さいことから、半導体装置の配線技術を用いて実用となる面積でインダクタを形成することができ、インダクタを複数個使用することが可能となる。インダクタを備えることにより、発振器やフィルタ、整合回路、変調回路などを１つの半導体装置の中に集積することが可能となり、半導体装置を多機能化することができる。このようにして、例えば携帯無線端末において、ベースバンド信号に変調を施して無線周波数の無線信号（以下「ＲＦ信号」という）を得る変調回路、その逆の処理を行なう復調回路、変復調に用いる搬送波を生成する局部発振回路を含む高周波回路を単一の半導体装置として構成したＲＦ−ＩＣ（Radio Frequency-Integrated Circuit）が実現される。
半導体装置の集積度は、低コスト化のために年々増加し、これに伴い複数のインダクタを同一の半導体装置内に配置することになる。そのため、半導体装置内でインダクタや回路が近接して配置されるようになり、インダクタとインダクタの間の信号干渉やインダクタと配線との間の干渉が問題となる。半導体装置内に信号干渉が発生すると、回路の誤動作や不要な雑音の出力や入力感度の劣化を招くこととなる。特にＲＦ−ＩＣを含む無線通信回路においては、搬送波や受信信号と出力信号との間で信号強度が大きく異なるため、例えば搬送波を発生する局部発振回路と、ＲＦ信号の出力回路との間には−７０ｄＢ程度の大きなアイソレーションが求められる。
特に、ベースバンド信号を中間周波数への変換を経ずに直接に無線周波数に変換するダイレクトコンバージョン方式のＲＦ−ＩＣの場合、局部発振信号とＲＦ信号の周波数がほぼ等しいか、或いは逓倍比に近いことが多い。そのため、局部発振信号とＲＦ信号の間に干渉があると、深刻な相互変調歪みや不要波漏洩が発生する。一度干渉のために相互変調歪みを起こした信号をフィルタにより改善することは、所望の信号と同じ帯域内に干渉信号成分が存在することから困難である。また、干渉の経路が寄生素子で形成される場合は、経路途中に干渉を遮断する素子を挿入することは不可能である。
従って、半導体装置内に生じる回路間の信号漏洩による干渉を低減する技術が求められる。先に述べたように、特許文献１には半導体基板を介して伝達される干渉信号を遮断する技術が開示されている。しかし、この技術ではインダクタによって発生する相互インダクタンスの影響を抑えることはできない。
相互インダクタンスは、２つのインダクタとインダクタの間の磁界の変化によって生じる。インダクタに高周波信号が入力されると交流の磁界が発生し、周辺のインダクタや配線に誘導起電力が生じる。誘導起電力によって生じる誘導電流が、本来絶縁されている回路と回路の間に流れて不要な干渉信号となり問題を発生する。そのため、相互インダクタンスが大きいほど、干渉量が増加する。
インダクタの周辺に生じる磁界の影響は、非特許文献２に示されているようにビオ・サバールの法則により観測点とインダクタとの距離が増加するとともに減少する。従って、インダクタの周囲に配線禁止領域を設けて干渉を受けるインダクタや配線を離すことも従来取られてきた方策である。しかし、この方法では、禁止領域のために面積が占有されるため、集積度の向上や面積の縮小の妨げになる。
そこで、インダクタによって生じる磁界の変動による信号伝達を遮断する必要がある。その一般的な方法は、導電性の板や箱でインダクタを囲むことである。半導体装置を構成する場合、配線層で構成した導電性の板で上下、または片側を囲む構造が考えられる。しかし、標準的な半導体装置では、配線層間の間隔は非常に狭くなり、この構造ではインダクタと導電性の板との間に大きな寄生容量が発生する。そのため、インダクタと寄生容量の合成インピーダンスが容量性となり、所望のインダクタンスを得ることが困難になる。
図１３に示した、配線層で構成される接地された幅広の配線でインダクタの周囲を囲む非特許文献１に記載の方法は、相互インダクタンスによる干渉を低減する手法として用いることが可能である。しかし、この方法では２つの問題点がある。第１は、接地配線７，９が電位の変動がないよう理想的に接地されていることが求められることである。半導体装置の場合、ボンディングワイヤなどの寄生素子が存在するために、接地配線のインピーダンスを広い周波数に渡って低くすることは困難である。従って、接地配線にも電圧振幅を持つ信号が発生する。更に接地配線は回路間の共通端子であることから、他の回路によって発生した信号は容易にインダクタに干渉する。第２の問題点は接地配線を理想的な接地状態に近づけるために、広い面積の配線を周囲に配置すると、半導体基板に対して寄生容量が発生することである。そのため、接地配線に発生する誘導電流が流れにくくなり、誘導電流を利用する干渉低減の効果が下がる。
非特許文献１では、半導体基板を伝達する信号量を測定する都合から、２個のインダクタを囲む接地配線をそれぞれに設けて絶縁しているが、半導体装置に用いる場合には端子数の制約や回路の安定動作の点から接地配線を絶縁することは困難である。インピーダンス下げるために幅の広い配線で構成すると、面積が増大し回路の集積度を劣化させる問題が生じる。
本発明の目的は、インダクタによる干渉を低減して高性能化した高周波回路搭載の半導体装置を提供することにある。
上記目的を達成するための本発明の半導体装置は、第１の信号で搬送波を変調して第１の信号よりも周波数が高い第２の信号を出力する第１の回路と、上記搬送波を用いて第３の信号を復調し、上記第３の信号よりも周波数が低い第４の信号を出力する第２の回路と、
上記搬送波を生成する第３の回路とを具備し、上記第１、第２又は第３の回路の少なくともいずれかは、少なくとも１個のインダクタを有し、上記少なくとも１個のインダクタは、上記少なくとも１個のインダクタを囲む閉回路配線を備えていることを特徴とする。
インダクタを閉回路配線で囲むことによって、後で詳述するように、相互インダクタンスを介して生じる干渉が低減される。上記第１、第２及び第３の回路はそれぞれ、例えば変調回路、復調回路、局部発振回路として実現され、これらを含んで高周波回路が構成される、高周波回路の内部にインダクタが備えられる。高周波回路が１個の半導体装置に集積されて個々の回路が近接して配置されても、回路間の干渉が低減されるので、半導体装置に搭載する高周波回路を高性能化することができる。
本発明によれば、インダクタを有する半導体装置において、インダクタが発生する磁界による相互インダクタンスの干渉を低減することができ、不要な雑音信号の出力を減少させることができる。
以下、本発明に係る高周波回路搭載の半導体装置を図面に示した実施形態を参照して更に詳細に説明する。なお、図１、図２、図６〜図１２における同一の符号は、同一物又は類似物を表示するものとする。
初めに、本発明の半導体装置に用いられるインダクタの構成を図１を用いて説明する。図１において、１は干渉源側インダクタ、２は被干渉側インダクタ、３は干渉源側の干渉低減用配線、４は被干渉側の干渉低減用配線を表す。干渉低減用の配線３がインダクタ１の周囲を一筆書き状に一周するように配置され、閉回路配線として形成される。配線の形状は四角形に限定するものではなく、曲線や直線、またはそれらの組み合わせでもよい。同様に被干渉側のインダクタ２の周囲にも、閉回路配線を成す干渉低減用の配線４が一周するように配置される。
配線３、４には、インダクタ１、２だけでなく、回路のどの電極にも交流信号が流れるような接続は行なわれない。なお、配線３、４には、インダクタに流れる高周波信号の波長に対して影響を与える長さのスタブやスリットを入れることは望ましくない。例えば、インダクタの配線層と半導体基板の間に、半導体基板に発生する渦電流を防止するためにスリットの入れたパターンを挿入し、インダクタの周囲で一周するように前記パターンを接続すると、インダクタとスリットパターンとの間に寄生容量が生じる。そのため、干渉低減用配線を流れる電流が減少し、干渉低減の効果が得られなくなるからである。
図２は干渉源側インダクタ１について、図１のＡ・Ａ線で切った断面を表している。図２において、１１はインダクタ１や干渉低減用配線３と交差する配線、１２は異なる配線層間を垂直に接続するために導電性材料で形成され、インダクタ１と配線１１を接続するビア、１３は絶縁体層、１４は半導体基板である。インダクタ１と配線３は、最も干渉低減効果が大きくなるように同一の配線層で形成しているが、必ずしも同一の層でなくても良い。
干渉源側インダクタ１と被干渉側インダクタ２の間の相互インダクタンスによる干渉が低減される原理を図３を用いて説明する。図３に、図１に対応する形状に磁界が発生する様子を模式的に表した。図３には、電流が流れる円周状のループが表され、２１は干渉源側干渉低減用配線３によるループ、２２は干渉側インダクタ１によるループ、２３は被干渉側干渉低減用配線４によるループ、２４は被干渉側インダクタ２によるループである。
インダクタ１によるループ２２に交流信号電流２６が流れると、交流磁界２５が発生する。その向きは、非特許文献２に示されるビオ・サバールの法則より、インダクタ１によるループ２２が作る面に垂直で電流２６の方向に右ねじを回したときに前記右ねじが進む向き３１になる。交流磁界２５は電流２６の向きと大きさの変化とともに逆向きにも変化する。配線３によるループ２１の面は、インダクタ１によるループ２２とほぼ同一であるため、交流磁界３１の影響により、レンツの法則に従って配線３によるループ２１に誘導電流２８が流れる。電流２８の向きは、レンツの法則により、面に生じる磁界を打ち消す方向３２に磁界を発生させる方向である。非干渉側インダクタ２によるループ２４が作る面には、垂直に向き３３に交流磁界が生じる。非特許文献２に示されるレンツの法則により、インダクタ２によるループ２４に誘導電流２７、配線４によるループ２３に誘導電流２９が流れる。電流２７と電流２９の向きは、磁界３３を打ち消す方向３４に磁界を発生させる方向である。
従って、誘導電流２８、２９によって発生したそれぞれの磁界３２、３４により、磁界３３は小さくなる。よって、被干渉側インダクタ２に生じる干渉電流である誘導電流２７は、誘導電流２８、２９によって減少する。即ち、入力される電流２６から磁界３１、２５、３３を介して出力電流である誘導電流２７となって伝達される干渉信号が低減されたことが示される。誘導電流２７は、干渉源側インダクタ１と被干渉側インダクタ２の間の相互インダクタンスによって生じるものであるから、誘導電流２８を発生する干渉源側干渉低減用配線３と誘導電流２９を発生する被干渉側干渉低減用配線４とによって干渉源側インダクタ１と被干渉側インダクタ２の間の相互インダクタンスによる干渉が低減されることとなる。なお、この原理から、干渉低減用配線が、干渉源側又は被干渉側のいずれか一方にのみ配置されても、双方に配置されるよりも効果は下がるが、干渉が低減されることとなる。
干渉低減の以上の現象は、次に示すように実験結果と電磁界解析による計算結果によって確かめることができた。
図４は、本発明を実施した場合と実施しなかった場合の比較を測定によって行なうために作成したレイアウトパターンの上面図である。図４において、４１は干渉源インダクタ、４２は被干渉側インダクタ、４３は干渉源側干渉低減用配線、４４は被干渉側干渉低減用配線、４５は接地端子パッド、４６は入力端子パッド、４７は出力端子パッドを表す。インダクタ４１と配線４３及びインダクタ４２と配線４４について相互に交差する部分は、２層の配線層で配線を形成すことによって交差が実現される。インダクタ４１の入力端子パッド４６と反対側の端子、及びインダクタ４２の出力端子パッド４７と反対側の端子は、それぞれ共通の接地端子４５に接続されているため、配線を経由して信号が伝達する経路はない。
図５に、図４の本例と、図４に示した干渉低減用配線４３、４４を配置しない従来例について、アジレント社製ネットワークアナライザ８５１０ＸＦを用いて測定した結果と、アジレント社製電磁界解析ソフトウェアＭｏｍｅｎｔｕｍを用いて計算した結果を示す。縦軸はインダクタ４１からインダクタ４２への入出力間伝達係数の大きさをデシベル単位で表し、横軸は周波数を表す。図５によると、従来例に比べて本例は２ＧＨｚにおいて伝達が１３．７ｄＢ低減したことが示される。また、電磁界解析結果から、２ＧＨｚにおける干渉低減量をおよそ１．３ｄＢ以内で予測できたことが示される。
上記では、インダクタ１からインダクタ２への干渉について説明したが、対象が直線状の配線である場合、直線状の配線が高い周波数でインダクタンスを呈するので、干渉低減用配線３を配置することによって、インダクタ１から直線状の配線に対して生じる干渉を抑圧することが可能になる。
また、閉回路配線を成す干渉低減用配線３を、インダクタ１のみでなく、インダクタ１に加えて、別のインダクタ又はインダクタ１の周辺の素子或いは回路を含んで囲むように形成しても、同様の効果を得ることができる。
更に、干渉低減用配線３は、交流信号を除去した直流電圧の伝達や接地配線のために利用することができる。図６は、そのように利用される干渉低減用配線３を示す図である。接地端子５４に接続された電源５３からの直流電流が、交流信号遮断回路５２及び直流電位接続配線５１ａを経て干渉低減用配線３を通り、直流電位接続配線５１ｂを経て回路５５に至り、接地端子５４に接続された回路５５が駆動される。
干渉低減用配線３は干渉低減のために誘導電流による交流信号が流れるように構成されなければならないが、一方で与えられる直流電位は任意であり、フローティングでも、他の回路から与えられてもよい。或いは、複数の直流配線を接続することにより、直流電流を流す経路であってもよい。但し、直流電位接続配線５１、交流信号遮断回路５２、電源５３、接地端子５４、回路５５から構成される回路部は、例えば交流信号遮断回路５２をチョークコイルで構成して、干渉低減用配線３に誘導電流とは別の他からの交流信号が流れない方策を取る必要がある。もし配線３に他からの交流信号が流れると、干渉低減用配線からインダクタへと磁界を介して信号が伝達されて、インダクタに不要な信号が重畳することになる。本例のように構成することにより、電源配線の配線幅と配線間のスペースの幅だけ、干渉低減用配線のための占有面積を減少させることができ、半導体装置の面積縮小や集積度向上を図ることができた。このことは、占有面積が限られる半導体装置において有効な方法である。
次に、配線層の２層を利用して干渉低減用配線の干渉低減効果を高めたインダクタを７に示す。干渉低減用配線は、配線層２層とそれら配線層間を垂直に接続するビアを用いて構成される。図７において、８２は、第２の配線層に形成された干渉低減強化用の干渉低減用配線、８３は、配線３と配線８２を接続するためのビアである。なお、配線１１は、第３の配線層に形成され、ビア１２に接続して第２の配線層に形成された接続用配線１５とビア１６が更に設けられてインダクタ１に接続される。図７は図２と同じ位置の断面図であり、配線８２によって干渉低減用配線３のインダクタンスを低減して誘導電流をより多く流すことができ、干渉の低減量を増大させることができる。ここでは、干渉低減強化用配線と半導体基板間に生じる寄生容量が増加することを避けるため、干渉低減強化用配線のために最下層を使用せず、最上層とその１つ下位の層の２層を重ね合わせて、ビア８３で２層の層間を接続する構成が採用される。その結果、１層で干渉低減用配線を構成した場合に比べて、０．５ｄＢ干渉低減量が増加することが電磁界解析により確認された。この構成を適用することにより、配線幅が制限される場合に、干渉低減用配線を形成する配線層を増加させて干渉低減量を増加させることができる。
続いて、図１で、干渉低減用配線３がインダクタ１の周囲を一筆書き状に一周するように配置されているが、この形状を、スパイラルにすることが可能である。このことは、渉低減用配線４についても同様である。
図８に、干渉低減用配線にスパイラル形状を採用したインダクタを示す。図８において、インダクタ１，２の周辺にそれぞれ配置したスパイラル形の干渉低減用配線１０１，１０２である。配線１０１，１０２は３巻のスパイラル形状となっており、外周の配線と内周の配線との間は、異なる配線層とビアを介して接続され、閉回路配線を成す。スパイラルの巻き数が増加することにより、インダクタ１、２と干渉低減用配線３、４との間の結合は増加し、干渉低減用配線３、４に流れる誘導電流は増加する。そのために、図１に示し構造と比べてインダクタ１とインダクタ２の間に生じる相互インダクタンスによる干渉信号の伝達はより強く抑えられる。従って、スパイラル形干渉低減用配線を設けることにより、干渉信号をより大きく低減できる。
以上に説明した干渉低減用配線を備えたインダクタを有する本発明の半導体装置は、例えば、ＲＦ−ＩＣとして実現される。ＲＦ−ＩＣは、代表的には、携帯無線端末の無線通信回路部において、送信用の電力増幅器やアンテナスイッチと共に用いられる。図９に無線通信回路１１１を含む携帯無線端末の回路構成を示す。
無線通信回路１１１は、送信側において、外部のベースバンド部１１３から送られるベースバンド信号（第１の信号）で搬送波を変調することによってＲＦ信号を得る変調回路（第１の回路）９７、変調回路９７が出力するＲＦ信号（第２の信号）を電力増幅する電力増幅器１１０、電力増幅器１１０出力のＲＦ信号を出力整合回路１２０を経て入力してＲＦ信号に含まれる不要な高調波を除去する低域通過フィルタ１２５を備えている。変調回路１３０によってベースバンド信号の周波数（例えば約２００ＫＨｚ）は、無線周波数（例えば約２ＧＨｚ）に周波数変換される。加えて、無線通信回路１１１は、外部のアンテナ１１２に接続され、送信時にフィルタ１２５からのＲＦ信号をアンテナ１１２に供給し、受信時にアンテナ１１２からのＲＦ信号を入力して受信側に供給するスイッチ１４０を備えている。更に、受信側において、無線通信回路１１１は、スイッチ１４０からのＲＦ信号の不要な妨害波を除去する帯域通過フィルタ１６５、フィルタ１６５出力のＲＦ信号を受信整合回路１６０を経て入力して増幅する低雑音増幅器１５１、及び、低雑音増幅器１５１が出力するＲＦ信号（第３の信号）を復調してベースバンド信号（第４の信号）を出力し、これをベースバンド部１１３に供給する復調回路（第２の回路）１５２を備えている。また、送受信に共通の回路として、変調及び復調のための搬送波を生成して変調回路９７及び復調回路１５２に供給する局部発振回路（第３の回路）９８が備えられる。
上記構成において、変調回路９７、低雑音増幅器１５１、復調回路１５２、及び局部発振回路９８を含む高周波回路が集積されてＲＦ−ＩＣ１５０が構成される。以下に、ＲＦ−ＩＣとして実現した本発明の半導体装置の実施例を説明する。
（第１の実施例）
図１０に本発明の第１の実施例を示す。本実施例では、変調回路９７に干渉低減用配線を備えたインダクタが用いられる。図１０において、６１，６２はインダクタ、６３は閉回路配線を成す干渉低減用配線、６４は変調器、６５ａ，６５ｂはミキサ、６６ａ，６６ｂ，６６ｃ，６６ｄはバッファ、６７ａ，６７ｂはベースバンド信号入力端子、６８ａ，６８ｂは搬送波入力端子、６９ａ，６９ｂはＲＦ信号出力端子、７０はコンデンサを表す。入力端子６７ａ，６７ｂには、互いに直交するベースバンド信号が入力される。直交するベースバンド信号の各々は、互いに極性が反転した両極性の差動信号である。また、入力端子６８ａ，６８ｂには、それぞれ互いに位相が９０度異なる搬送波（局部発振信号）が入力される。搬送波の各々も、互いに極性が反転した両極性の差動信号である。
インダクタ６１，６２とコンデンサ７０からなる回路によって、差動の低周波通過フィルタが構成される。入力端子６７ａ，６７ｂから入力されるベースバンド信号はそれぞれバッファ６６ａ，６６ｂを介し、入力端子６８ａ，６８ｂから入力される搬送波はそれぞれバッファ６６ｃ，６６ｄを介してミキサ６５ａ，６５ｂに入力される。ミキサ６５ａ，６５ｂにおいて、搬送波がベースバンド信号によって変調されて差動のＲＦ信号となり、前記低周波通過フィルタに入力される。なお、ミキサ６５ａ，６５ｂが出力する互いに直交する差動信号の同じ極性同士が接続され、一方の極性のＲＦ信号がインダクタ６１に供給され、他方の極性のＲＦ信号がインダクタ６２に供給される。
ミキサ６５ａ，６５ｂの出力信号には、所望の周波数だけではなく、所望の２倍周波数の信号、３倍周波数の信号などの高調波成分が含まれている。例えば、ＲＦ信号の中心周波数が２ＧＨｚである場合、４ＧＨｚや６ＧＨｚの周波数に高調波成分の信号が発生する。これらの高調波成分を除去するために、前記低周波通過フィルタが用いられる。前記フィルタを通過して高調波成分が取り除かれたＲＦ信号が出力端子６９ａ，６９ｂに出力される。インダクタ６１，６２に入力される信号は差動信号であるため、インダクタ６１，６２のインダクタ間の干渉を懸念する必要はない。しかし、インダクタに生じる磁界の変化には高調波成分が含まれており、近傍に配置した回路中のインダクタや配線には単相の干渉信号が生じることとなる。この干渉信号がインダクタ６１、６２の双方を囲んで配置された干渉低減用配線６３によって低減され、伝達される高調波成分の量を抑えることができる。
干渉低減の具体的効果が電磁界解析により確かめられた。例えば、インダクタ６１，６２の外形が１３０μｍ、幅３μｍ、スペース３μｍ、９巻である場合、インダクタ６１，６２の外形線から４６．５μｍ離れた距離で隣接する配線に生じる干渉信号は、インダクタ６１，６２に４ＧＨｚの入力された信号と比較しておよそ４０ｄＢ減衰した大きさであった。これに対して、配線幅６μｍ、スペース３μｍの干渉低減用配線６３をインダクタ６１，６２の周囲に配置することにより、干渉信号はおよそ４５ｄＢ減衰した大きさとなった。従って、５ｄＢの干渉低減効果が得られた。本実施例のインダクタ６１，６２のように、干渉を考慮する必要がない組み合わせのインダクタを囲む干渉低減用配線を設けることにより、各インダクタに干渉低減用配線を設ける場合に比べて、配線幅やスペースの領域だけ面積を縮小することができる。
（第２の実施例）
図１１に本発明の第２の実施例を示す。本実施例では、局部発振回路９８に干渉低減用配線を備えたインダクタが用いられる。図１１において、７１はチョークコイルとして作用するインダクタ、７２は閉回路配線を成す干渉低減用配線、７３は発振器の共振用インダクタ、７４は可変容量となるバラクタダイオード、７５はコンデンサ、７６はトランジスタ、７７はトランジスタ７６の動作電流を定める可変電流源、７８はトランジスタ７６への電源電圧、７９は周波数制御端子、８０は発振器出力端子、８１は接地端子を表す。本実施例では、インダクタ（チョークコイル）７１が被干渉側となる。
インダクタ７３、バラクタダイオード７４、コンデンサ７５からなる共振回路の共振周波数によって発振周波数が決まる。制御端子７９に制御電圧が与えられると、バラクタダイオード７４にかかるバイアス電圧が変化して、バラクタダイオード７４の容量が変化する。これによって、発振周波数が変化する。トランジスタ７６によって正帰還回路が構成されていることにより、所望の振幅で制御電圧によって決まる周波数の発振信号が出力端子８０から出力される。発振信号は、互いに極性が反転した差動信号であり、変調回路９７及び復調回路１５２に供給される搬送波となる。インダクタ（チョークコイル）７１は、バラクタダイオード７４に対して直流の接地電位を与え、かつ交流信号である発振信号を遮断して出力端子８０へ伝達されるように働く。
本実施例において近傍に干渉信号源がある場合、インダクタ（チョークコイル）７１に干渉信号が伝達されて発振信号に重畳し、発振器が不要波を出力することが問題になる。更に、干渉信号と発振信号の周波数が近い場合には、非特許文献３に記載されている引き込み現象のために周波数が変動するという問題も発生することがある。干渉低減用配線７２を配置することによってこのような不要波が抑制され、更に引き込み現象が回避される。
また、本実施例では、干渉低減用配線７２は、図１０に示したような長方形ではなく、占有面積を減少するために、回路ブロックの外形をなぞる形状となっている。電磁界解析の結果により、被干渉側インダクタのみに干渉低減用配線を配置した場合と、干渉源側インダクタのみに干渉低減用配線を配置した場合に、インダクタの形状、材質、インダクタ間の距離の各条件が同一であれば、干渉低減量の差異はないことが確認されている。従って、可変周波数発振器のように被干渉源側のインダクタが他の回路からの干渉に対して影響を受ける場合、その周囲に干渉低減用配線を配置することにより、干渉を低減することができる。そのため、本実施例は、干渉源側のインダクタに干渉低減用配線を配置する領域が確保できない場合に、被干渉側のみに干渉低減用配線を設けることによって干渉低減が可能になる有効な手法である。
（第３の実施例）
図１２に本発明の第３の実施例を示す。本実施例では、変調回路９７に干渉低減用配線を備えたインダクタが用いられ、局部発振回路９８に同様に干渉低減用配線を備えたインダクタンスが用いられる。そして、変調回路９７のインダクタが干渉側となり、局部発振回路９８のインダクタが被干渉側となっている。図１２において、９１はＲＦ可変利得増幅器、９２ａ，９２ｂはベースバンドフィルタ、９３ａ，９３ｂはベースバンド増幅器、９４は周波数分周器、９５はＲＦ出力端子、９６ａ，９６ｂはベースバンド入力端子、９７は変調回路、９８は局部発振回路を表す。
変調回路９７は、第１の実施例と同じ構成であり、可変周波数発振器９８は第２の実施例と同じ構成である。本実施例は１個の搬送波を用いて一回でベースバンド信号の周波数を無線周波数に変換するダイレクトコンバージョン方式の送信回路であり、その動作を次に簡潔に示す。
入力端子９６ａ，９６ｂに入力された直交かつ差動のベースバンド信号は、それぞれベースバンド増幅器９３ａ，９３ｂにより所望の振幅に増幅され、ベースバンドフィルタ９２ａ，９２ｂによって無線通信において許容される帯域に制限される。一方、搬送波周波数が例えば２ＧＨｚの場合、局部発振回路９８から出力される４ＧＨｚの発振信号は、周波数分周器９４によって１／２の周波数である２ＧＨｚに分周され、位相差が９０度であり、かつ差動の搬送波（局部発振信号）を出力する。変調器６４には、直交かつ差動のベースバンド信号と位相差が９０度でかつそれぞれが差動の搬送波とが入力される。それぞれの計４本の差動信号は、バッファ６６ａ〜６６ｄにより信号強度が増幅され、ミキサ６５ａ，６５ｂに入力される。ミキサ６５ａ，６５ｂにより、４値変調方式の１つであるＱＰＳＫ（Quadrature Phase Shift Keying）変調が行なわれる。このとき、同時に周波数が２逓倍や３逓倍などの不要な高調波成分が出力される。高調波成分は、インダクタ６１，６２及びコンデンサ７０からなるフィルタ回路によって遮断され、所望のＲＦ信号が取り出される。ＲＦ信号は、可変利得増幅器９１によって増幅された後、ＲＦ出力端子９５に出力される。
本送信回路においては、前述したようにインダクタ６１、６２によって、周辺に高調波成分を含む磁界の変化が発生し、インダクタ（チョークコイル）７１及びインダクタ７３の間に図１２に示したように、インダクタ間の干渉が生じる。その干渉を低減するため、干渉低減用配線６３，７２がそれぞれ変調回路９７及び局部発振回路９８の外周に配置される。測定結果によると、インダクタ間の干渉によって発生したＲＦ出力端子９５から出力される不要高調波成分は、干渉低減用配線６３，７２を配置することによって、低減用配線６３，７２を配置しない従来に比べて５ｄＢ低減することができた。このように、干渉源インダクタ及び被干渉インダクタに干渉低減用配線を設ける本実施例により、変調回路９７の出力する不要波成分を低減することができた。
なお、以上の本実施形態において、干渉低減の効果を得るために、半導体基板の構造は上記のバルク基板に限らず、複数の層から形成されるＳＯＩ（Silicon On Insulator）基板や、或いは異なる材質から形成される例えばサファイア基板であってもよいことは言うまでもない。また、本発明が適用される周波数範囲は、図５に示す範囲に限定されないことは言うまでもない。本発明は上記のスパイラル形のインダクタに限らず、その巻き数や、巻く方向、インダクタの断面形状を変えた任意のインダクタに適用可能である。更に、第１、第３の実施例に示した変調回路は差動型であるが、単相型としても構わない。その場合、ローパスフィルタは１個のインダクタで構成される。
また、本発明のインダクタは、上記の発振回路やフィルタの他に、整合回路、増幅器などに広く利用可能である。図示していないが、図９における低雑音増幅器１５１及び復調回路１５２において、インダクタが用いられる場合がある。そのような場合、インダクタに上述のように干渉低減用配線を備えることにより、局部発振回路９８からの干渉や、或いは送受信が同時に動作する通信方式の場合には送信側からの干渉を低減することが可能になる。
また、本発明を実施するために新たな半導体製造方法を用いることは必要なく、消費電力の増加の懸念はない。本発明の副作用であるインダクタの自己インダクタンスの減少と面積の増加は、形状の設計を適切に行なうことにより最小限度に抑えることができる。一方で、本発明を適用して干渉量の減少に相当する分だけインダクタ間の間隔を狭くすることにより、回路の集積度の向上、無線通信回路の多機能化を図ることができる。また、干渉量減少分だけ設計時の仕様を緩和することができ、設計工数の低減、工期の短縮を図ることができる。
本発明の半導体装置に用いられるインダクタを説明するための上面図。 本発明の半導体装置に用いられるインダクタを説明するための断面図。 本発明の干渉低減効果を説明するための図。 本発明の効果を評価するために作成した測定用インダクタの上面図。 本発明の効果を説明するための曲線図。 本発明の半導体装置に用いられるインダクタを説明するための別の断面図。 本発明の半導体装置に用いられるインダクタを説明するための更に別の断面図。 本発明の半導体装置に用いられるインダクタを説明するための別の上面図。 本発明の半導体装置が適用される無線通信回路を説明するための回路構成図。 本発明の半導体装置の第１の実施例を説明するための構成図。 本発明の半導体装置の第２の実施例を説明するための構成図。 本発明の半導体装置の第３の実施例を説明するための構成図。 従来技術による半導体装置を説明するための上面図。
符号の説明
１，２，６１，６２，７３…インダクタ、３，４，６３，７２，１０１，１０２…干渉低減用配線、１０，６７，６８，９６…入力端子、１１，５１…配線、１２…ビア、１３…絶縁体層、１４…半導体層、６４…変調器、６５…ミキサ、６６…バッファ、６９，８０，９５…出力端子、７０，７５…コンデンサ、７１…インダクタ（チョークコイル）、７４…バラクタダイオード、７６…トランジスタ、７９…周波数制御端子、８１…接地端子、８２…配線層、９１…ＲＦ可変利得増幅器、９２…ベースバンドフィルタ、９３…ベースバンド増幅器、９４…周波数分周器、９７…変調回路、９８…局部発振回路、１１１…無線通信回路、１５０…ＲＦ−ＩＣ、１５１…低雑音増幅器、１５２…復調回路。

Claims (12)

  1. 第１の信号で搬送波を変調して第１の信号よりも周波数が高い第２の信号を出力する第１の回路と、
    上記搬送波を用いて第３の信号を復調し、上記第３の信号よりも周波数が低い第４の信号を出力する第２の回路と、
    上記搬送波を生成する第３の回路とを具備し、
    上記第１、第２又は第３の回路の少なくともいずれかは、少なくとも１個のインダクタを有し、
    上記少なくとも１個のインダクタは、上記少なくとも１個のインダクタを囲む閉回路配線を備えていることを特徴とする半導体装置。
  2. 上記少なくとも１個のインダクタと上記閉回路配線とが半導体基板上の同一絶縁体層に形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 上記閉回路配線は、直流電流を流すための配線として用いられていることを特徴とする請求項１に記載の半導体装置。
  4. 上記少なくとも１個のインダクタは、上記少なくとも１個のインダクタを囲む別の閉回路配線を更に備えていることを特徴とする請求項１に記載の半導体装置。
  5. 上記閉回路配線は、複数巻きのスパイラル形状を成していることを特徴とする請求項１に記載の半導体装置。
  6. 上記閉回路配線によって囲まれる内部に上記少なくとも１個のインダクタに加えて少なくとも１個の回路素子が配置されていることを特徴とする請求項１に記載の半導体装置。
  7. 上記少なくとも１個のインダクタは、上記第１の回路に配置されていることを特徴とする請求項１に記載の半導体装置。
  8. 上記少なくとも１個のインダクタは、上記第３の回路に配置されていることを特徴とする請求項１に記載の半導体装置。
  9. 第１の信号で搬送波を変調して第１の信号よりも周波数が高い第２の信号を出力する第１の回路と、
    上記搬送波を用いて第３の信号を復調し、上記第３の信号よりも周波数が低い第４の信号を出力する第２の回路と、
    上記搬送波を生成する第３の回路とを具備し、
    上記第１、第２又は第３の回路の少なくともいずれかは、少なくとも１個のインダクタを有し、
    上記少なくとも１個のインダクタは、相互インダクタンスを介して発生する干渉を低減するための配線を備えていることを特徴とする半導体装置。
  10. 上記配線は、上記少なくとも１個のインダクタを囲む閉回路配線であることを特徴とする請求項９に記載の半導体装置。
  11. 入力されたベースバンド信号を変調によって無線信号に変換し、入力された上記無線信号を復調によって上記ベースバンド信号に変換する回路を具備し、
    上記回路は、少なくとも１個のインダクタを有し、
    上記少なくとも１個のインダクタは、相互インダクタンスを介して発生する干渉を低減するための配線を備えていることを特徴とする半導体装置。
  12. 上記配線は、上記少なくとも１個のインダクタを囲む閉回路配線であることを特徴とする請求項１１に記載の半導体装置。
JP2004240569A 2004-08-20 2004-08-20 インダクタを備えた半導体装置 Active JP4541800B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004240569A JP4541800B2 (ja) 2004-08-20 2004-08-20 インダクタを備えた半導体装置
US11/183,800 US7642618B2 (en) 2004-08-20 2005-07-19 Semiconductor devices with inductors
CN200510086083.1A CN100530648C (zh) 2004-08-20 2005-07-19 具备电感器的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004240569A JP4541800B2 (ja) 2004-08-20 2004-08-20 インダクタを備えた半導体装置

Publications (3)

Publication Number Publication Date
JP2006060029A true JP2006060029A (ja) 2006-03-02
JP2006060029A5 JP2006060029A5 (ja) 2007-04-12
JP4541800B2 JP4541800B2 (ja) 2010-09-08

Family

ID=35909071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004240569A Active JP4541800B2 (ja) 2004-08-20 2004-08-20 インダクタを備えた半導体装置

Country Status (3)

Country Link
US (1) US7642618B2 (ja)
JP (1) JP4541800B2 (ja)
CN (1) CN100530648C (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016703A (ja) * 2006-07-07 2008-01-24 Sony Corp 可変インダクタ及びこれを用いた半導体装置
JP2008187166A (ja) * 2006-11-07 2008-08-14 Commissariat A L'energie Atomique らせん形の閉じた磁気コア、及び前記閉じた磁気コアを備えた集積マイクロインダクタ
US7518458B2 (en) 2005-11-09 2009-04-14 Renesas Technology Corp. Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator
EP2110821A2 (en) 2008-04-17 2009-10-21 Fujitsu Ltd. Inductor Device
US8482107B2 (en) 2009-12-25 2013-07-09 Sony Corporation Circular shield of a circuit-substrate laminated module and electronic apparatus
CN103378055A (zh) * 2012-04-25 2013-10-30 瑞萨电子株式会社 半导体器件
JP2014239440A (ja) * 2013-06-10 2014-12-18 アイメックＩｍｅｃ 高調波除去ミキサにおいて２次歪みを低減するための方法
JP2017220607A (ja) * 2016-06-09 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置、及び通信回路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750434B2 (en) * 2005-01-31 2010-07-06 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP2009033643A (ja) * 2007-07-30 2009-02-12 Renesas Technology Corp 半導体集積回路
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
US7795700B2 (en) * 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
TWI357086B (en) * 2008-07-03 2012-01-21 Advanced Semiconductor Eng Transformer and method for adjusting mutual induct
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
GB0918221D0 (en) * 2009-10-16 2009-12-02 Cambridge Silicon Radio Ltd Inductor structure
CN102906830A (zh) * 2010-05-05 2013-01-30 马维尔国际贸易有限公司 磁屏蔽电感器结构
US8922309B1 (en) * 2011-10-17 2014-12-30 Xilinx, Inc. Devices and methods for tuning an inductor
US8665054B2 (en) * 2012-04-20 2014-03-04 Infineon Technologies Austria Ag Semiconductor component with coreless transformer
US9214424B2 (en) * 2012-04-20 2015-12-15 Infineon Technologies Austria Ag Method for producing a conductor line
TWI519060B (zh) * 2013-08-06 2016-01-21 國立臺灣大學 功率混合器
CN103730245B (zh) * 2014-01-07 2016-06-29 东南大学 一种用于无源无线多参数微型传感器中的叠层电感
US20150302976A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Effective magnetic shield for on-chip inductive structures
US9780572B2 (en) * 2014-10-27 2017-10-03 Qualcomm Incorporated Wireless power multi-coil mutual induction cancellation methods and apparatus
CN105043581B (zh) * 2015-05-25 2017-06-06 东南大学 一种无线无源mems温度传感器及其制备方法
TWI619234B (zh) * 2015-10-30 2018-03-21 瑞昱半導體股份有限公司 積體電路
CN107204325B (zh) * 2017-05-25 2023-06-02 成都线易科技有限责任公司 电容器阵列及制造方法
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI730847B (zh) * 2020-07-20 2021-06-11 瑞昱半導體股份有限公司 具有電磁輻射屏蔽機制的電感性裝置及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置
JP2004119724A (ja) * 2002-09-26 2004-04-15 Toshiba Corp 電圧制御発振器及びこれを用いた無線通信装置
JP2004221317A (ja) * 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483207A (en) * 1994-12-30 1996-01-09 At&T Corp. Adiabatic MOS oscillators
US5656849A (en) * 1995-09-22 1997-08-12 International Business Machines Corporation Two-level spiral inductor structure having a high inductance to area ratio
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5942965A (en) * 1996-09-13 1999-08-24 Murata Manufacturing Co., Ltd. Multilayer substrate
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
US6175727B1 (en) * 1998-01-09 2001-01-16 Texas Instruments Israel Ltd. Suspended printed inductor and LC-type filter constructed therefrom
US20020125537A1 (en) * 2000-05-30 2002-09-12 Ting-Wah Wong Integrated radio frequency circuits
FR2810451A1 (fr) * 2000-06-20 2001-12-21 Koninkl Philips Electronics Nv Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite
US6549096B2 (en) * 2001-03-19 2003-04-15 International Business Machines Corporation Switched inductor/varactor tuning circuit having a variable integrated inductor
US6847282B2 (en) * 2001-10-19 2005-01-25 Broadcom Corporation Multiple layer inductor and method of making the same
JP4309090B2 (ja) 2002-02-19 2009-08-05 聯華電子股▲ふん▼有限公司 集積回路のクロストークと渦電流の遮断回路
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US20050247999A1 (en) * 2003-05-29 2005-11-10 Kazuyasu Nishikawa Semiconductor device
JP3802523B2 (ja) * 2003-09-10 2006-07-26 株式会社東芝 半導体装置
US7460001B2 (en) 2003-09-25 2008-12-02 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
US20070109065A1 (en) * 2005-05-10 2007-05-17 Spyros Pipilos Methods and apparatus for the reduction of local oscillator pulling in zero intermediate frequency transmitters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP2003068862A (ja) * 2001-08-28 2003-03-07 Sharp Corp スパイラルインダクタ及び高周波半導体装置
JP2004119724A (ja) * 2002-09-26 2004-04-15 Toshiba Corp 電圧制御発振器及びこれを用いた無線通信装置
JP2004221317A (ja) * 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518458B2 (en) 2005-11-09 2009-04-14 Renesas Technology Corp. Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator
JP2008016703A (ja) * 2006-07-07 2008-01-24 Sony Corp 可変インダクタ及びこれを用いた半導体装置
JP2008187166A (ja) * 2006-11-07 2008-08-14 Commissariat A L'energie Atomique らせん形の閉じた磁気コア、及び前記閉じた磁気コアを備えた集積マイクロインダクタ
EP2110821A2 (en) 2008-04-17 2009-10-21 Fujitsu Ltd. Inductor Device
US7755464B2 (en) 2008-04-17 2010-07-13 Fujitsu Limited Inductor device
US8482107B2 (en) 2009-12-25 2013-07-09 Sony Corporation Circular shield of a circuit-substrate laminated module and electronic apparatus
CN103378055A (zh) * 2012-04-25 2013-10-30 瑞萨电子株式会社 半导体器件
JP2013229716A (ja) * 2012-04-25 2013-11-07 Renesas Electronics Corp 半導体装置
JP2014239440A (ja) * 2013-06-10 2014-12-18 アイメックＩｍｅｃ 高調波除去ミキサにおいて２次歪みを低減するための方法
JP2017220607A (ja) * 2016-06-09 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置、及び通信回路

Also Published As

Publication number Publication date
CN1738046A (zh) 2006-02-22
US7642618B2 (en) 2010-01-05
JP4541800B2 (ja) 2010-09-08
CN100530648C (zh) 2009-08-19
US20060038621A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
JP4541800B2 (ja) インダクタを備えた半導体装置
US5886589A (en) Balanced to unbalanced transmission line transformers
US5892425A (en) Interwound center-tapped spiral inductor
US8416022B2 (en) Power amplifier device
US6927664B2 (en) Mutual induction circuit
EP2281292B1 (en) Radio frequency eight-shaped balun
US9136580B2 (en) Quadrature hybrid coupler, amplifier, and wireless communication device
CN108028248B (zh) 低共模耦合效应的集成电路
JP5577924B2 (ja) 混合器および周波数変換装置
EP2947767B1 (en) Broadband integrated rf/microwave/millimeter mixer with integrated balun(s)
CN103378055B (zh) 半导体器件
JP2005327931A (ja) 集積化インダクタおよびそれを用いた受信回路
JP4946219B2 (ja) 可変インダクタ及びこれを用いた半導体装置
Nasr et al. A 70–90-GHz High-Linearity Multi-Band Quadrature Receiver in ${\hbox {0.35-}}\mu {\hbox {m}} $ SiGe Technology
JP2013229716A5 (ja)
US9819323B2 (en) Integrated circuit fields canceller system
JP3893245B2 (ja) 無線端末装置
US10650949B2 (en) Semiconductor device
US6762655B2 (en) Circuit arrangement
WO2008018832A1 (en) Cmos power oscillator with frequency modulation
EP2669907A1 (en) An integrated circuit based transformer
US11121676B1 (en) Methods and circuits for harmonic suppression
JP2006032805A (ja) 電圧制御発振回路およびそれを用いた半導体集積装置、無線通信装置
JP2006310533A (ja) インダクタ素子
JP5598461B2 (ja) 可変インダクタ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Ref document number: 4541800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350