TWI619234B - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TWI619234B
TWI619234B TW104135797A TW104135797A TWI619234B TW I619234 B TWI619234 B TW I619234B TW 104135797 A TW104135797 A TW 104135797A TW 104135797 A TW104135797 A TW 104135797A TW I619234 B TWI619234 B TW I619234B
Authority
TW
Taiwan
Prior art keywords
inductor
integrated circuit
present
metal layer
spacer
Prior art date
Application number
TW104135797A
Other languages
English (en)
Other versions
TW201715706A (zh
Inventor
顏孝璁
簡育生
葉達勳
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW104135797A priority Critical patent/TWI619234B/zh
Priority to US15/096,296 priority patent/US9905357B2/en
Publication of TW201715706A publication Critical patent/TW201715706A/zh
Application granted granted Critical
Publication of TWI619234B publication Critical patent/TWI619234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路包含第一電感、第二電感及阻擋器。第一電感位於一金屬層，第二電感位於上述金屬層，而阻擋器配置於上述金屬層上，並位於第一電感與第二電感之間，用以阻擋第一電感與第二電感之間的耦合。

Description

積體電路
本案係有關於一種基本電子電路，且特別是有關於一種積體電路。
於積體電路中，耦合現象常發生於其內的電感與線路，諸如發生於電感與電感之間、線路與線路之間以及電感與線路之間。尤其在高頻領域中(如5GHz-10GHz)，或是10GHz以上，其耦合現象更加明顯，嚴重影響積體電路之效能。
以耦合現象發生於電感與電感之間為例，由於積體電路之製程的發展方向漸趨微型化，致使積體電路內的電感與電感之間的距離越來越近，從而導致電感與電感之間的耦合現象愈加顯著。
為解決上述問題，本案之一技術態樣係關於一種積體電路，此積體電路包含第一電感、第二電感及阻擋器。第一電感位於一金屬層，第二電感位於上述金屬層，而阻擋器配 置於上述金屬層上，並位於第一電感與第二電感之間，用以阻擋第一電感與第二電感之間的耦合。
本案之另一技術態樣係關於一種積體電路，此積體電路包含第一電感、第二電感及電流環。第一電感位於一金屬層，第二電感位於上述金屬層，而電流環配置於上述金屬層上，並位於第一電感與第二電感之間，且電流環位於一平面，此平面約垂直於上述金屬層。
因此，根據本案之技術內容，本案實施例藉由提供一種積體電路，藉以改善電感與電感之間的耦合現象，而提升積體電路之效能。
在參閱下文實施方式後，本案所屬技術領域中具有通常知識者當可輕易瞭解本案之基本精神及其他發明目的，以及本案所採用之其他技術手段與實施態樣。
100‧‧‧積體電路
100A~100B‧‧‧積體電路
110、120‧‧‧電感
130‧‧‧電流環
131‧‧‧第一端
132、136‧‧‧墊片
133‧‧‧第二端
134‧‧‧導線
138‧‧‧連接線
139‧‧‧頂端
140‧‧‧圍欄
141‧‧‧支柱
142~146‧‧‧條狀部
500‧‧‧金屬層
600‧‧‧耦合
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係依照本案一實施例繪示一種積體電路的示意圖。
第2圖係依照本案一實施例繪示一種積體電路的示意圖。
第3圖係依照本案一實施例繪示一種積體電路的示意圖。
第4圖係依照本案一實施例繪示一種如第3圖之積體電路的圍欄示意圖。
第5圖係依照本案一實施例繪示一種積體電路的實驗數據圖。
第6圖係依照本案一實施例繪示一種積體電路的實驗數據圖。
第7圖係依照本案一實施例繪示一種積體電路的實驗數據圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本案相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
為了使本案的敘述更加詳盡與完備，下文針對了本案的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本案具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本案所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
另外，關於本文中所使用之「耦接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖係依照本案一實施例繪示一種積體電路的示意圖。如圖所示，積體電路100包含電感110及電感120。上述電感110及電感120皆位於金屬層500。於積體電路100運作時，電感110與電感120之間會於Z軸上產生耦合600，從而影響積體電路100之效能。
第2圖係依照本案另一實施例繪示一種積體電路的示意圖。相較於第1圖所示之積體電路100，第2圖繪製之積體電路100A更包含阻擋器130，此阻擋器130配置於金屬層500上，並位於電感110與電感120之間，用以阻擋電感110與電感120之間的耦合。舉例而言，阻擋器130可用以阻擋第1圖所示的電感110與電感120之間的耦合600。
在一實施例中，阻擋器130可為電流環。如第2圖所示，電流環130位於一平面，如YZ平面，此平面約垂直於金屬層500。藉由上述結構配置方式，於積體電路100A運作時，電感110與電感120之間於Z軸上產生的耦合，將被電流環130所阻擋，而能改善耦合對積體電路100A之效能的影響。這是由於電流環130為一封閉迴路，因此，電感110、120上產生的磁場通過電流環130時，會於電流環130上生成感應磁場以反抗電感110、120生成的磁場，從而改善電感110與電感120之間的耦合現象，以提升積體電路100A之效能。
在另一實施例中，電流環130可視實際需求而接地或浮接(floating)。在又一實施例中，電流環130可為多邊形電流環。此多邊形電流環130之高度H由金屬層500向上延伸至多邊形電流環130之頂端139，高度H約為50微米(um)至200 微米(um)。於再一實施例中，上述高度H約為80微米(um)至135微米(um)。
於任選的一實施例中，多邊形電流環130之直徑約為15微米(um)至35微米(um)。在又一實施例中，多邊形電流環130之直徑約為18微米(um)至25微米(um)。
再次參閱第2圖，電流環130包含墊片132、導線134及墊片136。於結構上，墊片132耦接於墊片136，舉例而言，墊片132可透過連接線138以耦接至墊片136。此外，導線134包含第一端131及第二端133，第一端131耦接於墊片132，而第二端133耦接於墊片136。
在一實施例中，導線134之高度H由墊片136向上延伸至導線134之頂端139，高度H約為50微米(um)至200微米(um)。於再一實施例中，上述高度H約為80微米(um)至135微米(um)。
在另一實施例中，墊片132至墊片136之距離D約為71微米(um)至171微米(um)。在又一實施例中，導線134之第一端131與墊片132耦接於第一點，導線134之第二端133與墊片136耦接於第二點，上述第一點與第二點之距離約為71微米(um)至171微米(um)。
於任選的一實施例中，導線134之直徑約為15微米(um)至35微米(um)。在又一實施例中，導線134之直徑約為18微米(um)至25微米(um)。
第3圖係依照本案再一實施例繪示一種積體電路的示意圖。相較於第2圖所示之積體電路100A，第3圖繪製之 積體電路100B更包含圍欄140。此圍欄140配置於金屬層500下方，並位於110電感與電感120之間。如此一來，於積體電路100B運作時，電感110與電感120之間產生的耦合，除可被電流環130阻擋之外，更可被圍欄140阻擋，而能進一步改善耦合對積體電路100B之效能的影響。
在一些實施例中，圍欄140亦稱做垂直圖案式接地防護層(vertical patterned ground shielding,vertical PGS)。
第4圖係依照本案又一實施例繪示一種如第3圖所示之積體電路的圍欄示意圖。在本實施例中，繪示第3圖之圍欄140的其餘實現方式，如圖所示，圍欄140包含支柱141及複數個條狀部142~146。這些條狀部142~146的每一者分別耦接於支柱141，舉例而言，條狀部142的中央部分耦接於支柱141，此外，條狀部143的中央部分耦接於支柱141，並與條狀部142間隔一定距離。條狀部144~146之配置方式類似於條狀部142~143之配置方式，於此不作贅述。在另一實施例中，支柱141配置於第一方向上(如配置於Z軸方向上)，上述條狀部142~146配置於第二方向上(如配置於Y軸方向上)，且第一方向約垂直於第二方向。如第4圖所示，圍欄140之支柱141與條狀部142~146形成魚骨狀結構，此魚骨狀結構有利於干擾電感110與電感120之間產生的耦合，而能進一步改善耦合對積體電路100B之效能的影響。
第5圖係依照本案一實施例繪示一種積體電路的實驗數據圖。此實驗數據圖在於說明於不同頻率下，積體電路 之電感間的傳輸損耗(Insertion loss)。如圖所示，曲線m1為積體電路未採用阻擋器(如：電流環)的實驗數據。曲線m2~m4為本案實施例之積體電路採用阻擋器的驗證數據，詳細而言，曲線m2為積體電路採用高度為80微米(um)之阻擋器的驗證數據，曲線m3為積體電路採用高度為200微米(um)之阻擋器的驗證數據，曲線m4為積體電路採用高度為135微米(um)之阻擋器的驗證數據。由第5圖之實驗數據可知，曲線m2~m4之耦合值較曲線m1之耦合值低，最高可降低3.5dB，因此，得以證明本案實施例之積體電路確實可降低電感間的耦合值，而能改善耦合對積體電路之效能的影響。然本案不以上述實施例所舉之數值為限，習其技藝者可依照實際需求調整上述數值以達到最佳的效能。
第6圖係依照本案另一實施例繪示一種積體電路的實驗數據圖。此實驗數據圖在於說明於不同頻率下，積體電路之電感間的傳輸損耗。如圖所示，曲線m5~m6為本案實施例之積體電路採用阻擋器(如：電流環)的驗證數據，詳細而言，曲線m5為積體電路採用導線兩端相距71微米(um)之阻擋器的驗證數據，曲線m6為積體電路採用導線兩端相距171微米(um)之阻擋器的驗證數據。由第6圖之實驗數據可知，曲線m5~m6之耦合值較曲線m1之耦合值低，因此，得以證明本發明實施例之積體電路確實可降低電感間的耦合值，而能改善耦合對積體電路之效能的影響。然本案不以上述實施例所舉之數值為限，習其技藝者可依照實際需求調整上述數值以達到最佳的效能。
第7圖係依照本案再一實施例繪示一種積體電路的實驗數據圖。此實驗數據圖在於說明於不同頻率下，積體電路之電感間的傳輸損耗。如圖所示，曲線m7~m9為本案實施例之積體電路採用阻擋器(如：電流環)的驗證數據，詳細而言，曲線m7為積體電路採用直徑為18微米(um)之阻擋器的驗證數據，曲線m8為積體電路採用直徑為25微米(um)之阻擋器的驗證數據，曲線m9為積體電路採用直徑為35微米(um)之阻擋器的驗證數據。由第7圖之實驗數據可知，曲線m7~m9之耦合值較曲線m1之耦合值低，因此，得以證明本案實施例之積體電路確實可降低電感間的耦合值，而能改善耦合對積體電路之效能的影響。然本案不以上述實施例所舉之數值為限，習其技藝者可依照實際需求調整上述數值以達到最佳的效能。
由上述本案實施方式可知，應用本案具有下列優點。本案實施例藉由提供一種積體電路，藉以改善電感與電感之間的耦合現象，而提升積體電路之效能。
雖然上文實施方式中揭露了本案的具體實施例，然其並非用以限定本案，本案所屬技術領域中具有通常知識者，在不悖離本案之原理與精神的情形下，當可對其進行各種更動與修飾，因此本案之保護範圍當以附隨申請專利範圍所界定者為準。

Claims (8)

  1. 一種積體電路，包含：一第一電感，位於一金屬層；一第二電感，位於該金屬層；以及一阻擋器，配置於該金屬層上，並位於該第一電感與該第二電感之間，用以阻擋該第一電感與該第二電感之間的耦合，其中該阻擋器包含：一第一墊片；一第二墊片，耦接於該第一墊片；以及一導線，包含：一第一端，耦接於該第一墊片；以及一第二端，耦接於該第二墊片。
  2. 如請求項1所述之積體電路，其中該阻擋器接地或浮接(floating)。
  3. 如請求項1所述之積體電路，更包含：一圍欄，配置於該金屬層下方，並位於該第一電感與該第二電感之間。
  4. 如請求項3所述之積體電路，其中該圍欄包含：一支柱，配置於一第一方向上；以及 複數個條狀部，該些條狀部的每一者分別耦接於該支柱，並配置於一第二方向上，其中該第一方向約垂直於該第二方向。
  5. 一種積體電路，包含：一第一電感，位於一金屬層；一第二電感，位於該金屬層；以及一電流環，配置於該金屬層上，並位於該第一電感與該第二電感之間，其中該電流環位於一平面，該平面約垂直於該金屬層，其中該電流環包含：一第一墊片；一第二墊片，耦接於該第一墊片；以及一導線，包含：一第一端，耦接於該第一墊片；以及一第二端，耦接於該第二墊片。
  6. 如請求項5所述之積體電路，其中該電流環接地或浮接(floating)。
  7. 如請求項5所述之積體電路，更包含：一圍欄，配置於該金屬層下方，並位於該第一電感與該第二電感之間。
  8. 如請求項7所述之積體電路，其中該圍欄包含：一支柱，配置於一第一方向上；以及複數個條狀部，該些條狀部的每一者分別耦接於該支柱，並配置於一第二方向上，其中該第一方向垂直於該第二方向。
TW104135797A 2015-10-30 2015-10-30 積體電路 TWI619234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104135797A TWI619234B (zh) 2015-10-30 2015-10-30 積體電路
US15/096,296 US9905357B2 (en) 2015-10-30 2016-04-12 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104135797A TWI619234B (zh) 2015-10-30 2015-10-30 積體電路

Publications (2)

Publication Number Publication Date
TW201715706A TW201715706A (zh) 2017-05-01
TWI619234B true TWI619234B (zh) 2018-03-21

Family

ID=58638476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135797A TWI619234B (zh) 2015-10-30 2015-10-30 積體電路

Country Status (2)

Country Link
US (1) US9905357B2 (zh)
TW (1) TWI619234B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660483B (zh) * 2017-05-02 2019-05-21 瑞昱半導體股份有限公司 電子裝置及其製造方法
CN108878399B (zh) * 2017-05-08 2020-12-22 瑞昱半导体股份有限公司 电子装置及其制造方法
CN110364510B (zh) * 2018-04-09 2021-04-20 华为技术有限公司 芯片及通信设备
US20210020358A1 (en) * 2019-07-15 2021-01-21 Maxim Integrated Products, Inc. Electrical assemblies including couplers for canceling magnetic flux
CN111199926B (zh) * 2019-10-29 2021-08-17 浙江大学 一种带有微隔腔的半导体封装结构
TWI730847B (zh) * 2020-07-20 2021-06-11 瑞昱半導體股份有限公司 具有電磁輻射屏蔽機制的電感性裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
US20040124840A1 (en) * 2002-09-23 2004-07-01 Arne Reykowski Antenna arrangement and coupling method for a magnetic resonance apparatus
CN101065846A (zh) * 2004-09-28 2007-10-31 德克萨斯仪器股份有限公司 在集成电路中减少电磁耦合
TW200926395A (en) * 2007-12-07 2009-06-16 Realtek Semiconductor Corp Integrated inductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250629B2 (ja) * 1992-12-10 2002-01-28 ティーディーケイ株式会社 積層電子部品
JP2002098916A (ja) 2000-09-26 2002-04-05 Hamamatsu Photonics Kk 光学装置
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
US9508480B2 (en) * 2011-08-31 2016-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical slow-wave symmetric inductor structure for semiconductor devices
TWI524658B (zh) 2014-06-30 2016-03-01 瑞昱半導體股份有限公司 能抑制自身電磁輻射的電感電容共振腔及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
US20040124840A1 (en) * 2002-09-23 2004-07-01 Arne Reykowski Antenna arrangement and coupling method for a magnetic resonance apparatus
CN101065846A (zh) * 2004-09-28 2007-10-31 德克萨斯仪器股份有限公司 在集成电路中减少电磁耦合
TW200926395A (en) * 2007-12-07 2009-06-16 Realtek Semiconductor Corp Integrated inductor

Also Published As

Publication number Publication date
US20170125160A1 (en) 2017-05-04
US9905357B2 (en) 2018-02-27
TW201715706A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI619234B (zh) 積體電路
US10147677B2 (en) Structure of integrated inductor
US5227659A (en) Integrated circuit inductor
US20190108935A1 (en) Integrated Inductor Structure
TWI615860B (zh) 積體電感
EP2273613A1 (en) Magnetic shield layout, semiconductor device and application
US20140292467A1 (en) Transformer
US10312190B2 (en) Structure of integrated inductor
US11387034B2 (en) Asymmetric spiral inductor
US20150371751A1 (en) Vertical spiral inductor
KR20100078877A (ko) 반도체 소자 및 그 형성 방법
US9214511B2 (en) Integrated inductor and integrated inductor fabricating method
TWI697919B (zh) 非對稱式螺旋狀電感
US20140284762A1 (en) Integrated inductor and integrated inductor fabricating method
TWI645428B (zh) 積體電感
Tsuchiya et al. Design of On-Chip Multi-layered Inductor for Area-Efficient Inductive Peaking
CN205542241U (zh) 一种复合式非晶合金软磁铁芯
TW201839784A (zh) 用於降低電磁互相干擾之電感器
CN209374200U (zh) 一种磁芯结构
TW201814740A (zh) 線圈部件
CN106684079A (zh) 集成电路
KR101792469B1 (ko) 공통모드필터 및 이의 제조방법
JP4893366B2 (ja) 薄膜磁気デバイス
CN106449593A (zh) 一种硅基片上平面螺旋电感
CN105845398A (zh) 一种电感屏蔽环