JP2006054395A - キャパシタおよびその製造方法、並びに半導体メモリ装置 - Google Patents
キャパシタおよびその製造方法、並びに半導体メモリ装置 Download PDFInfo
- Publication number
- JP2006054395A JP2006054395A JP2004236688A JP2004236688A JP2006054395A JP 2006054395 A JP2006054395 A JP 2006054395A JP 2004236688 A JP2004236688 A JP 2004236688A JP 2004236688 A JP2004236688 A JP 2004236688A JP 2006054395 A JP2006054395 A JP 2006054395A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- dielectric metal
- film
- metal oxynitride
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】シリコン層(第1電極12)上に1層目の高誘電体金属酸化膜121−1を形成する。この高誘電体金属酸化膜121−1を、窒化処理により高誘電体金属酸窒化膜21−1に変換した後、アニーリング処理を行い、緻密化する。高誘電体金属酸窒化膜21−1上に2層目の高誘電体金属酸窒化膜121−2を形成した後、窒化処理により高誘電体金属酸窒化膜21−2に変換する。このとき、窒素が1層目の高誘電体金属酸窒化膜21−1を突き抜けてシリコン層(第1電極12)の表面に到達することがなく、SiN層がシリコン層の界面に形成されることがなくなる。
【選択図】 図2
Description
Claims (9)
- 半導体からなる第1電極上に第1の高誘電体金属酸化膜を形成する第1工程と、
前記第1の高誘電体金属酸化膜を窒化して第1の高誘電体金属酸窒化膜に変換した後、アニーリング処理を施す第2工程と、
前記アニーリング処理された第1の高誘電体金属酸窒化膜上に第2の高誘電体金属酸化膜を形成する第3工程と、
前記第2の高誘電体金属酸化膜を窒化して第2の高誘電体金属酸窒化膜に変換する第4工程と、
前記第2の高誘電体金属酸窒化膜上に第2電極を形成する第5工程と
を含むことを特徴とするキャパシタの製造方法。 - 前記第1および第2の高誘電体金属酸化膜を互いに同一の組成を有するものとする
ことを特徴とする請求項1記載のキャパシタの製造方法。 - 前記第1および第2の高誘電体金属酸化膜の主成分を、Al,Hf,Zr,Pr,Y,Laのいずれか1つとする
ことを特徴とする請求項1記載のキャパシタの製造方法。 - 前記第2の高誘電体金属酸窒化膜の窒化量を、前記第1の高誘電体金属酸窒化膜のそれと同等あるいはそれ以上とする
ことを特徴とする請求項1記載のキャパシタの製造方法。 - 前記第2および第4工程それぞれの窒化処理を、熱窒化またはプラズマ窒化により行う ことを特徴とする請求項1記載のキャパシタの製造方法。
- 半導体からなる第1電極と、
前記第1電極上に形成された第1の高誘電体金属酸窒化膜、および前記第1の高誘電体金属酸窒化膜上に形成されると共に前記第1の高誘電体金属酸窒化膜と同等あるいはそれ以上の窒化量を有する第2の高誘電体金属酸窒化膜を含む誘電体膜と、
前記誘電体膜上に形成された第2電極と
を備えたことを特徴とするキャパシタ。 - 前記第1および第2の高誘電体金属酸窒化膜は互いに同一の組成を有する
ことを特徴とする請求項6記載のキャパシタ。 - 前記第1および第2の高誘電体金属酸窒化膜は、Al,Hf,Zr,Pr,Y,Laのいずれか1つを主成分とする
ことを特徴とする請求項6記載のキャパシタ。 - キャパシタを有する半導体メモリ装置であって、
前記キャパシタは、
半導体からなる第1電極と、
前記第1電極上に形成された第1の高誘電体金属酸窒化膜、および前記第1の高誘電体金属酸窒化膜上に形成されると共に前記第1の高誘電体金属酸窒化膜と同等あるいはそれ以上の窒化量を有する第2の高誘電体金属酸窒化膜を含む誘電体膜と、
前記誘電体膜上に形成された第2電極と
を備えたことを特徴とする半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004236688A JP4534133B2 (ja) | 2004-08-16 | 2004-08-16 | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004236688A JP4534133B2 (ja) | 2004-08-16 | 2004-08-16 | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054395A true JP2006054395A (ja) | 2006-02-23 |
JP4534133B2 JP4534133B2 (ja) | 2010-09-01 |
Family
ID=36031654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004236688A Expired - Fee Related JP4534133B2 (ja) | 2004-08-16 | 2004-08-16 | キャパシタおよびその製造方法、並びに半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4534133B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS629666A (ja) * | 1985-07-05 | 1987-01-17 | Nec Corp | 半導体装置 |
JP2003209110A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法 |
JP2005166696A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法 |
-
2004
- 2004-08-16 JP JP2004236688A patent/JP4534133B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS629666A (ja) * | 1985-07-05 | 1987-01-17 | Nec Corp | 半導体装置 |
JP2003209110A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法 |
JP2005166696A (ja) * | 2003-11-28 | 2005-06-23 | Rohm Co Ltd | 金属化合物薄膜およびその製造方法、ならびに当該金属化合物薄膜を含む半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4534133B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6638775B1 (en) | Method for fabricating semiconductor memory device | |
TWI304259B (en) | Semiconductor device and method of manufacturing the same | |
KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
JP2007036126A (ja) | 半導体装置とその製造方法 | |
JP2004095861A (ja) | 半導体装置及びその製造方法 | |
JP2005217044A (ja) | 半導体装置及びその製造方法 | |
JP4800711B2 (ja) | 半導体装置の製造方法 | |
JP4893304B2 (ja) | 半導体装置及びその製造方法 | |
JP2015154028A (ja) | 半導体装置の製造方法 | |
KR100562499B1 (ko) | 강유전체 기억 소자 및 그 제조 방법 | |
JP2006332538A (ja) | 半導体装置の製造方法 | |
JP5239294B2 (ja) | 半導体装置の製造方法 | |
JP4534133B2 (ja) | キャパシタおよびその製造方法、並びに半導体メモリ装置 | |
JP5190198B2 (ja) | 半導体装置及びその製造方法 | |
JPH0917972A (ja) | 半導体記憶装置及びその製造方法 | |
JP4801078B2 (ja) | 半導体装置の製造方法 | |
JP2005332865A (ja) | 半導体装置 | |
JPH10178155A (ja) | 半導体メモリセル及びその作製方法、並びに周辺回路用トランジスタ素子及びその作製方法 | |
WO2022176549A1 (ja) | 半導体記憶装置 | |
JP5327139B2 (ja) | 半導体装置及びその製造方法 | |
JP2010141143A (ja) | 半導体装置及びその製造方法 | |
JP4777127B2 (ja) | 半導体装置及びその製造方法 | |
JP2006319355A (ja) | 半導体装置及びその製造方法 | |
JPH1056148A (ja) | 強誘電体メモリ及びその製造方法 | |
KR100520448B1 (ko) | 메탈-절연막-메탈 커패시터를 갖는 반도체 장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |