JP2006049477A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006049477A
JP2006049477A JP2004226600A JP2004226600A JP2006049477A JP 2006049477 A JP2006049477 A JP 2006049477A JP 2004226600 A JP2004226600 A JP 2004226600A JP 2004226600 A JP2004226600 A JP 2004226600A JP 2006049477 A JP2006049477 A JP 2006049477A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
chip
manufacturing
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004226600A
Other languages
English (en)
Other versions
JP4477966B2 (ja
Inventor
Michiaki Sugiyama
道昭 杉山
Yoshihiro Kinoshita
順弘 木下
Junpei Konno
順平 紺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004226600A priority Critical patent/JP4477966B2/ja
Priority to US11/187,981 priority patent/US7214622B2/en
Publication of JP2006049477A publication Critical patent/JP2006049477A/ja
Application granted granted Critical
Publication of JP4477966B2 publication Critical patent/JP4477966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体装置の組み立てにおいてフリップチップ接続の信頼性の向上を図る。
【解決手段】 パッケージ基板５において複数のフリップチップ用端子５ｅの列の端部にダミー端子５ｄが設けられていることにより、フラックスや半田の流れをダミー端子５ｄによって抑制して複数のフリップチップ用端子５ｅ上に半田層４を形成することができ、これにより、フリップチップ用端子５ｅに近接して設けられたワイヤ接続用端子５ｆに半田を付着させることなく、各フリップチップ用端子５ｅ上に形成する半田層４の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
【選択図】 図８

Description

本発明は、半導体装置の製造方法に関し、特に、フリップチップ接続に適用して有効な技術に関する。
従来のプリント基板では、基板の電極のうち、端部の電極の外方にダミー電極を形成し、電極とダミー電極上にメッキ手段やスクリーン印刷手段等により半田プリコート部を形成するようにしている（例えば、特許文献１参照）。
特開平５−３２７１９５号公報（図１）
フリップチップ接続を適用した半導体装置の一例として、複数の半導体チップを多段に積み重ねたチップ積層型の半導体装置が知られており、このようなチップ積層型の半導体装置では、主に、最下段の半導体チップが配線基板にフリップチップ接続される。
なお、チップ積層型の半導体装置では、今後、小型化や多ピン化によるパッド（電極）の狭ピッチ化がますます要求されるが、パッドの狭ピッチ化により、フリップチップ接続部へのアンダーフィル封止は、樹脂の浸透などに時間がかかるため、非常に困難になりつつあり、したがって、半導体チップを配置する前に、接着剤を配線基板上に先に塗布し、この接着剤上に半導体チップを配置した後、半導体チップを加圧・加熱してフリップチップ接続を行う技術が開発されている。
また、配線基板のフリップチップ接続が行われる各端子上には、半田プリコートによる半田層がそれぞれ形成され、この状態でフリップチップ接続が行われる。
本発明者は、フリップチップ接続用の各端子への半田層の形成技術について検討した結果、以下のような問題を見出した。
すなわち、フリップチップ接続用の端子列全体に半田ペーストとフラックスを塗布し、その後、リフローにかけると、溶融した半田とフラックスが流れ出て端子列の端部に配置された端子上には中央寄りの端子に比較して少ない量の半田による半田層が形成される。つまり、端部の端子上に形成された半田層は、中央寄りの端子上の半田層に比較して薄い。
これは、中央寄りの端子ではその両隣に端子が配置されるため、この両側の端子が半田とフラックスの流出を抑えているのに対して、端部の端子ではその片側は端子が配置されずにオープンな領域となっているため、半田とフラックスが流れ出てしまう。仮に、半田とフラックスの流出が発生したとしても、フラックスによる半田の活性が十分に高ければ、電極にはより広い領域のフラックスから半田が供給され、フラックスが流出した領域の端子にも、十分な量の半田被覆が形成される場合も有り得る。しかしながら、フリップチップ接続用の電極においては、その端子ピッチが、例えば実装基板、マザーボードなどと比較して極端に小さいため、端子に供給する事のできる半田被覆の最大量が著しく制約される。従って、使用するフラックスとしても半田に対する活性が比較的低い物を使用せざるを得ず、このように活性の低いフラックスを使用した場合に、フラックスの流出が発生すると、その領域の端子上の半田の量が不足して端子上に形成される半田層が薄くなってしまう問題が深刻になるということを発明者は見出した。
これにより、端部に配置された端子のフリップチップ接続では、接続不良が発生することが問題である。
なお、チップ積層型の半導体装置で用いられる配線基板の場合、その主面には、フリップチップ接続用の端子の他に、この端子列に近接して２段目の半導体チップのワイヤボンディング用の端子が列を成して配置されている場合がある。このような配線基板では、ワイヤボンディング用の端子が近接して配置されており、このワイヤボンディング用の端子に半田が付着してしまうとワイヤが接続できなくなるため、ワイヤボンディング用の端子列領域への半田の浸入は避けなければならない。
したがって、フリップチップ接続用の端子列領域に対して、それより広範囲にかつ厚く半田ペーストを塗布することはできず、その結果、端部の端子に形成される半田層は薄くなるという問題が起こる。
しかしながら、前記特許文献１（特開平５−３２７１９５号公報）には、半田プリコートを形成する電極列に近接し、かつ半田を付着させることのできない他の電極についての記載は全く無い。したがって、前記特許文献１に記載されたプリント基板では、半田プリコートを形成する電極列に対して、これより広範囲に、かつ厚く半田ペーストを塗布することでも各電極に対して高さの均一な半田プリコートを形成することが可能である。また、前記特許文献１には、電子部品を半田付けするための電極に対する半田プリコートについて開示されているが、フリップチップ接続のための電極について開示されていない。更には、フリップチップ接続用の電極に対して半田プリコートを施す際に、活性の比較的低いフラックスを使用することや、それに伴う上記問題点についても開示されていない。
本発明の目的は、フリップチップ接続の信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第１の端子が列を成して設けられ、前記第１の端子の列の端部にダミー端子が設けられ、前記複数の第１の端子に近接して表面が貴金属めっきで覆われた第２の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第１の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第１の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
また、本発明は、主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第１の端子が列を成して設けられ、前記第１の端子の列の端部に絶縁性壁部が設けられ、前記複数の第１の端子に近接して表面が貴金属めっきで覆われた第２の端子を有する配線基板を準備する工程と、半田の粒子を含有するフラックスが、前記複数の第１の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第１の端子上に半田層を形成する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
さらに、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第１の端子と、前記第１の端子の列の端部に設けられたダミー端子と、前記複数の第１の端子に近接して表面が貴金属めっきで覆われて設けられた第２の端子とを有しており、予め前記複数の第１の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
また、本発明は、主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第１の端子と、前記第１の端子の列の端部に設けられた絶縁性壁部と、前記複数の第１の端子に近接して表面が貴金属めっきで覆われて設けられた第２の端子とを有しており、予め前記複数の第１の端子上に半田層が形成された配線基板を準備する工程と、前記配線基板の前記主面上に半導体チップを配置する工程と、前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して
前記配線基板に前記半導体チップをフリップチップ接続する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
配線基板においてフリップチップ接続用の複数の第１の端子の列の端部にダミー端子が設けられていることにより、フラックスの流れをダミー端子によって抑制して複数の第１の端子上に半田層を形成することができる。これにより、各第１の端子上に形成する半田層の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図、図２は図１に示すＡ部の構造を示す拡大部分平面図、図３は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図、図４は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図、図５は図３に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図、図６は本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の２つの例を比較して示す断面図、図７は本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図、図８は図７に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第２の端子の構造の一例を示す部分断面図、図９は本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図、図１０および図１１はそれぞれ本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図、図１２〜図１４はそれぞれ図１に示すＡ部の構造の変形例を示す拡大部分平面図、図１５は本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
本実施の形態の半導体装置の製造方法は、半導体チップ１が配線基板にフリップチップ接続される半導体装置の製造方法であり、前記半導体装置の一例として、２つの半導体チップ１，２を積み重ねて搭載したチップ積層型のＳＩＰ（System In Package)１３を取り上げて説明する。
本実施の形態のＳＩＰ１３は、図４に示すように、１段めの半導体チップ１と、その上に積み重ねられた２段めの半導体チップ（他の半導体チップ）２とを有しており、１段めの半導体チップ１は、配線基板であるパッケージ基板５の主面５ａ上に図５に示す金バンプ（突起電極）１ｄを介してフリップチップ接続され、また、２段めの半導体チップ２は、１段めの半導体チップ１の裏面１ｂ上に積層して搭載され、パッケージ基板５とワイヤボンディングによって電気的に接続されている。
すなわち、ＳＩＰ１３では、１段めの半導体チップ１は、パッケージ基板５上にフェイスダウン実装され、また、２段めの半導体チップ２は、１段めの半導体チップ１上にフェイスアップ実装されている。
次に、ＳＩＰ１３に用いられる図１に示す配線基板であるパッケージ基板５について説明する。
パッケージ基板５の主面５ａには、銅などからなる複数の配線部５ｃと、フリップチップ接続用の複数のフリップチップ用端子（第１の端子）５ｅと、複数のフリップチップ用端子５ｅによる端子列の端部に配置されたダミー端子５ｄと、ワイヤボンディング用の複数のワイヤ接続用端子（第２の端子）５ｆとが設けられている。また、図２に示すように、各フリップチップ用端子５ｅには、図５に示す金バンプ１ｄと接続するための接続部５ｍが形成されている。
なお、パッケージ基板５では、これらの端子が、半田プリコートが形成される端子と半田プリコートが形成されない端子とに分かれる。すなわち、本実施の形態のフリップチップ接続では、金バンプ１ｄと半田とによる金−半田接続を行うため、フリップチップ用端子５ｅ上に半田プリコートすなわち図６に示すような半田層４を形成する必要がある。一方、ワイヤ接続用端子５ｆは、ワイヤ６（金線）との金−金接続を行うため、図８に示すように、ワイヤ接続用端子５ｆの表面には金めっき（貴金属めっき）５ｇのコーティングが施されていることが好ましく、半田プリコートは不要である。
次に、図３および図４に示す組み立てフローを用いて本実施の形態の半導体装置の製造方法について説明する。
まず、ステップＳ１に示す配線基板の準備を行う。
ここでは、図１に示すようなパッケージ基板５を準備する。パッケージ基板５の主面５ａには、フリップチップ接続される半導体チップ１のパッド（電極）１ｃの配列に対応して四角形を成すように配列された複数のフリップチップ用端子（第１の端子）５ｅが設けられており、さらに、このフリップチップ用端子５ｅの各列の端部にダミー端子５ｄが設けられている。すなわち、図２に示すように、複数のフリップチップ用端子５ｅからなる四角形の配列の各角部付近にダミー端子５ｄが設けられている。
また、パッケージ基板５には、フリップチップ用端子５ｅに近接して複数のワイヤ接続用端子（第２の端子）５ｆが設けられている。このワイヤ接続用端子５ｆは、半導体チップ１の上に積層して搭載される２段めの半導体チップ２とワイヤ６で接続するための端子であり、したがって、その表面には金めっき（貴金属めっき）５ｇのコーティングが施されている。
つまり、パッケージ基板５は、その主面５ａに、図８に示すように迎え半田用の半田層４を形成する複数のフリップチップ用端子５ｅが配置された迎え半田形成領域と、前記迎え半田形成領域に近接しており、かつ迎え半田用の半田層４を形成しない複数のワイヤ接続用端子５ｆが配置された迎え半田無し領域とを有している。
また、パッケージ基板５の主面５ａには複数の配線部５ｃが形成されている。
その後、図３のステップＳ２に示すように、半田塗布（はんだ塗布）を行う。すなわち、図８に示すように各フリップチップ用端子５ｅ上に迎え半田用の半田層４を形成する。なお、パッケージ基板５においては、半導体チップ１とのフリップチップ接続については、金バンプ１ｄと半田とによる金−半田接続を行うため、各フリップチップ用端子５ｅ上に半田層４（半田プリコート）を形成する必要があり、一方、ワイヤ接続用端子５ｆについては、ワイヤ６（金線）と金−金接続を行うため、半田層４は不要である。
ここで、各フリップチップ用端子５ｅ上の半田層４の形成方法について２つの例を図６を用いて説明する。
図６の（Ａ）に示す方法は、半田粉末９を塗布するものであり、まず、エッチングで簡易洗浄を行った銅（Ｃｕ）のフリップチップ用端子５ｅに対して薬剤処理を行ってフリップチップ用端子５ｅを粘着膜８で覆う。
さらに、半田粉浴により、複数のフリップチップ用端子５ｅの列を含む領域に半田の粒子を含有する半田粉末９を塗布する。その後、クリーニングでフラックス１０を塗布し、さらにリフローを行ってフラックス１０を加熱することにより半田を溶融する。その際、フラックス１０の流れをダミー端子５ｄにより抑制して各フリップチップ用端子５ｅ上に十分な厚さの半田を確保して半田層４を形成する。
すなわち、フラックス１０が流れると、半田の反応が悪くなり、半田の粒子の酸化膜が除去できずに半田の粒子同士がつながらず、粗悪な半田層４が形成される。その結果、半田層４にフリップチップ接続が可能な平坦な面が形成されなくなってしまうが、本実施の形態のように、リフロー時に、ダミー端子５ｄが壁となってフラックス１０の流出を抑制することにより、各フリップチップ用端子５ｅにおける半田の反応を良好にして各フリップチップ用端子５ｅ上に形成される半田層４の厚さを十分に確保することができるとともに、各半田層４にフリップチップ接続が可能な平坦な面を形成することができる。
リフロー後、各フリップチップ用端子５ｅ上の半田層４に対して水洗を行う。
次に、図６の（Ｂ）に示す方法は、半田ペースト３を塗布するものであり、まず、銅（Ｃｕ）のフリップチップ用端子５ｅに対してペースト印刷を行う。すなわち、図７に示すように複数のフリップチップ用端子５ｅの列を含む領域に半田の粒子を含有する半田ペースト３を塗布する。さらに、フラックス１０を塗布し、その後リフローを行ってフラックス１０を加熱することにより半田を溶融する。その際、半田とフラックス１０の流れをダミー端子５ｄにより抑制して図８に示すように各フリップチップ用端子５ｅ上に十分な厚さの半田層４を形成できる。
すなわち、リフロー時に、ダミー端子５ｄが壁となって半田とフラックス１０の流出を抑制することにより、各フリップチップ用端子５ｅ上で半田厚を十分に確保することが可能なため、各フリップチップ用端子５ｅ上に形成される半田層４を十分に厚くすることができる。
また、フラックス１０が不足すると、半田の粒子が十分な量活性化されずに有効な迎え半田を減少させてしまうことになるが、本実施の形態では、ダミー端子５ｄが壁となって半田とフラックス１０の流出を抑制するため、半田の粒子を十分な量活性化させることができ、有効な迎え半田の量を確保できる。
また、本実施の形態のパッケージ基板５では、その主面５ａに迎え半田形成領域と迎え半田無し領域とを有しているため、厚く、かつ広く半田ペースト３を塗布することができない。したがって、パッケージ基板５のフリップチップ用端子５ｅの列の端部にダミー端子５ｄを配置することにより、リフロー時の半田とフラックス１０の流出をダミー端子５ｄが壁となって抑制することができ、各フリップチップ用端子５ｅ上に十分な厚さで半田層４を形成できる。
さらに、リフロー時の半田とフラックス１０の流出をダミー端子５ｄが壁となって抑制することができるため、図８に示すようにワイヤ接続用端子５ｆが配置された迎え半田無し領域への半田の流出を阻止することができる。
これにより、フリップチップ用端子５ｅに近接して設けられたワイヤ接続用端子５ｆに半田を付着させることなく、各フリップチップ用端子５ｅ上に半田層４を形成することができる。
なお、端子列の端部に配置されたダミー端子５ｄ上では、半田とフラックス１０が流れて図７に示すようなダレ現象が起こるため、図８に示すように複数のフリップチップ用端子５ｅ上に形成される半田層４より厚さが薄い半田層４がダミー端子５ｄ上に形成される。
リフロー後、超音波洗浄などの洗浄を行って、隣接するフリップチップ用端子５ｅ間の半田を除去する。
その後、図３のステップＳ３に示すように、ＮＣＰ（Non-Conductive Paste) 塗布を行う。すなわち、ステップＳ２の半田塗布工程の後、パッケージ基板５の主面５ａ上に非導電性の樹脂接着剤であるＮＣＰ７を配置する。なお、ＮＣＰ７は、ノズル１４からパッケージ基板５上に供給する。また、チップ固定用の接着剤としては、ＮＣＰ７に限らず、導電性のペースト状の樹脂接着剤、非導電性のフィルム状の樹脂接着剤または導電性のフィルム状の樹脂接着剤などを用いてもよい。
その後、図３のステップＳ４に示すチップ搭載を行う。ここでは、ＮＣＰ７を介してパッケージ基板５の主面５ａ上に半導体チップ１を配置する。その際、半導体チップ１の主面１ａをパッケージ基板５の主面５ａと対向させてフェイスダウンで半導体チップ１を配置する。
さらに、図３のステップＳ５に示す熱圧着を行う。ここでは、ステージ１７上のパッケージ基板５上に配置した半導体チップ１の上方から加圧ブロック１５によって熱と荷重を半導体チップ１に付与して熱圧着で半導体チップ１をパッケージ基板５に固着する。
その際、図５に示すように、半導体チップ１のパッド１ｃに接続された金バンプ１ｄと、これに対応するパッケージ基板５のフリップチップ用端子５ｅとを位置合わせして熱圧着し、これによって半導体チップ１上の金バンプ１ｄとフリップチップ用端子５ｅ上の図３に示す半田層４とが接続してフリップチップ接続が完了する。なお、図５に示すようにチップ下に配置されたＮＣＰ７は、熱圧着によって半導体チップ１の主面１ａ全体に広がり、各フリップチップ接続部を保護する。また、パッケージ基板５の主面５ａ上には、フリップチップ用端子５ｅの他に絶縁膜（ソルダレジスト膜）５ｋが形成されている。
本実施の形態の半導体装置の製造方法によれば、パッケージ基板５において複数のフリップチップ用端子５ｅの列の端部にダミー端子５ｄが設けられていることにより、フラックス１０の流出を抑え、フリップチップ用端子５ｅ上に供給されるフラックス１０の量が安定する。フラックス１０の量が安定することにより、半田に対する活性の低いフラックス１０を使用した場合でも、各フリップチップ用端子５ｅ上の半田の量を十分に確保してフリップチップ用端子５ｅ上に形成される半田層４の厚さを十分に厚くすることができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。
なお、ＮＣＰ７などの接着剤の塗布は、フリップチップ接続後に行ってもよい。その場合、熱圧着によって半導体チップ１の固着を行った後、アンダーフィル封止材として流動性を有した接着剤をチップ側面から滴下してチップ−基板間に流し込んで封止を行う。
１段めの半導体チップ１のフリップチップ接続完了後、半導体チップ１の裏面１ｂ上に他の半導体チップである２段めの半導体チップ２を積み重ねて搭載する。
その際、まず、図４のステップＳ６に示すように、多点式ノズル１６によって１段めの半導体チップ１の裏面１ｂ上にペースト材を塗布するペースト塗布を行う。
その後、ステップＳ７に示すように、半導体チップ１の裏面１ｂ上に２段めの半導体チップ２を積み重ねて搭載するチップ搭載を行う。ここでは、半導体チップ２の主面２ａを上方に向けて半導体チップ２の裏面２ｂと半導体チップ１の裏面１ｂとを接続する。すなわち、半導体チップ２を半導体チップ１上にフェイスアップ実装する。
その後、ステップＳ８に示すワイヤボンディングを行う。すなわち、半導体チップ２の電極とパッケージ基板５のワイヤ接続用端子５ｆとを導電性のワイヤ（例えば、金線）６で接続する。本実施の形態の半導体装置の製造方法では、パッケージ基板５のフリップチップ用端子５ｅに半田層４を形成する際のリフロー時の半田とフラックス１０の流出を、ダミー端子５ｄが壁となって抑制することができるため、ワイヤ接続用端子５ｆが配置された迎え半田無し領域への半田の流出を阻止することができ、その結果、ワイヤ接続用端子５ｆに半田が付着していることはないため、ワイヤ６とワイヤ接続用端子５ｆとを確実に接続することができる。
その後、ステップＳ９に示すモールディングを行う。すなわち、封止用樹脂を用いて樹脂モールディングを行って封止体１２を形成する。なお、封止体１２を形成する封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂などである。
その後、ステップＳ１０に示すボール付けを行う。ここでは、パッケージ基板５の裏面５ｂに外部端子となる複数の半田ボール１１を取り付ける。例えば、パッケージ基板５の裏面５ｂに、複数の半田ボール１１を格子状に配置する。これにより、ＳＩＰ１３の組み立て完了となる。
次に、ＳＩＰ１３のパッケージ基板５におけるダミー端子５ｄの種類と、そのフリップチップ接続におけるチップ側の突起電極（金バンプ１ｄ）の有無について説明する。
図９は、ダミー端子５ｄに対応するチップ側の突起電極が設けられていない構造を示しており、その際のダミー端子５ｄのパターンは、例えば、図２に示す構造である。すなわち、ダミー端子５ｄは半導体チップ１と接続されないため、ダミー端子５ｄに接続部５ｍは形成されていない。したがって、この場合のダミー端子５ｄは、半導体チップ１と絶縁された状態となっている。
また、図９に示すダミー端子５ｄに対応するチップ側の突起電極が設けられていない構造において、例えば、図１２の変形例に示すように、端に設けられたダミー端子５ｄが基板側の近傍の信号配線５ｉと接続されていてもよい。この場合、ダミー端子５ｄは半導体チップ１とは直接は接続されていないが、近傍の信号配線５ｉを介して半導体チップ１と接続された状態となっている。
また、図１０に示す変形例は、ダミー端子５ｄに対応するチップ側の金バンプ１ｄが設けられており、ダミー端子５ｄと金バンプ１ｄが半田層４を介してフリップチップ接続された構造である。この場合のダミー端子５ｄは、例えば、図１３の変形例に示すように、その両端とも他の配線とは接続されずに絶縁された状態となっていてもよい。また、金バンプ１ｄを介して接続される半導体チップ１のパッド１ｃは、例えば、ノンコネクト電極やテストピン用電極など、チップ側の素子と絶縁されているか、仮にチップ側の素子と接続する場合でも、半導体装置の動作時には使用しない回路、例えばテスト回路と接続する形状であれば、接続信頼性の低いダミー端子５ｄとの接続を構成する対象として適当である。なお、ダミー端子５ｄには、金バンプ１ｄと接続するための接続部５ｍが形成されている。
また、図１１に示す変形例は、図１０の構造と同様に、ダミー端子５ｄに対応するチップ側の金バンプ１ｄが設けられており、ダミー端子５ｄと金バンプ１ｄが半田層４を介してフリップチップ接続された構造である。この場合のダミー端子５ｄは、例えば、図１４の変形例に示すように、金バンプ１ｄと接続するための接続部５ｍが形成されているとともに、その一端がパッケージ基板５の隣接するＧＮＤ配線（電源配線でもよい）５ｊなどの共通配線と接続されている。
なお、ＧＮＤや電源などと接続する場合、図１１に示すように、半導体チップ１の内部に設けられたチップ内配線１ｅと接続されていてもよい。すなわち、ダミー端子５ｄとフリップチップ用端子５ｅのいずれかとがチップ内配線１ｅによって共通化されていることによって、仮に接続信頼性の低いダミー端子５ｄが非接触状態になったとしても、チップ内の回路に対するＧＮＤまたは電源の供給が絶えることがない。
次に、図１５に示す変形例について説明する。
図１５は、フリップチップ用端子５ｅの列の端部に絶縁性壁部であるソルダレジスト壁部５ｈが設けられた基板構造を示しており、各フリップチップ用端子５ｅ上に迎え半田を形成する際に、フラックス１０を加熱することにより半田ペースト３または半田粉末９を溶融し、その際、ソルダレジスト壁部５ｈによってフラックス１０の流れを抑制して各フリップチップ用端子５ｅ上に半田層４を形成する。
すなわち、フリップチップ用端子５ｅの列の端部にダミー端子５ｄの代わりとしてソルダレジスト壁部５ｈを設けたものである。通常、ソルダレジスト膜の開口部は、図１４に示すようにコーナ部まで延在し、コーナ部で他辺の開口部とつながっており、壁部は形成されていないが、図１５に示すように、フリップチップ用端子５ｅの列の端部に相当する箇所の十分近くにソルダレジスト壁部５ｈを設けることにより、フラックス１０や半田の流れを抑制することができ、ダミー端子５ｄの場合と同様に、複数のフリップチップ用端子５ｅ上に半田を十分に確保して半田層４を形成することができる。フラックス１０および半田の流出をより良好に防ぐためには、フリップチップ用端子５ｅの列の端の端子から、ソルダレジスト壁部５ｈまでの距離をなるべく小さくするのが好ましい。具体的には、フリップチップ用端子５ｅの列の端の端子から、ソルダレジスト壁部５ｈまでの距離は、各々のソルダレジスト開口内に設けられたフリップチップ用端子５ｅ同士の間隔のうちの最大のものよりも小さいことが好ましい。このように、フリップチップ用端子５ｅ同士の最大間隔よりも小さな距離でソルダレジスト壁部５ｈを配置することにより、ダミー端子５ｄを配置した場合と同様に、フラックス１０の流出を効果的に防ぐことができる。
したがって、各フリップチップ用端子５ｅ上に十分な厚さの半田層４を形成することができ、その結果、ダミー端子５ｄの場合と同様に、フリップチップ接続の信頼性の向上を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、配線基板を準備した後、各フリップチップ用端子５ｅ上に半田層４を形成する製造方法について説明したが、本発明の半導体装置の製造方法は、予め各フリップチップ用端子５ｅ上に半田層４が形成されたパッケージ基板（配線基板）５を納品して準備し、このパッケージ基板５を使用してＳＩＰ１３などの半導体装置を組み立ててもよい。
また、前記実施の形態では、ダミー端子５ｄが、フリップチップ用端子５ｅの列の端部に設けられている場合を説明したが、ダミー端子５ｄは、端部に限らず前記列の中央寄りの箇所に設けられていてもよい。例えば、列の中央寄りの箇所において隣接する端子間距離が端子間ピッチの２倍以上空いたスペースが存在する場合、そのスペースにダミー端子５ｄを設けてもよい。
また、前記実施の形態では、半導体装置の一例としてＳＩＰ１３を取り上げて説明したが、前記半導体装置は、フリップチップ用端子５ｅ上に半田層４を形成し、半田層４を介してフリップチップ接続が行われて組み立てられる装置であれば、ＳＩＰ１３以外のＢＧＡやＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
本発明は、半導体製造技術に好適である。
本発明の実施の形態の半導体装置の製造方法で用いられる配線基板の配線パターンの一例を示す平面図である。 図１に示すＡ部の構造を示す拡大部分平面図である。 本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続までの組み立ての一例を示す組み立てフロー図である。 本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続後の組み立ての一例を示す組み立てフロー図である。 図３に示す組み立てフローにおける熱圧着工程の一例を示す拡大断面図である。 本発明の実施の形態の半導体装置の製造方法における配線基板の端子列への半田形成方法の２つの例を比較して示す断面図である。 本発明の実施の形態の半導体装置の製造方法における端子列への半田ペーストの塗布状態の一例を示す部分断面図である。 図７に示す半田ペーストの塗布状態の洗浄後の構造と迎え半田無し領域の第２の端子の構造の一例を示す部分断面図である。 本発明の実施の形態の半導体装置の製造方法におけるフリップチップ接続の構造の一例を示す拡大部分断面図である。 本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。 本発明の実施の形態の半導体装置の製造方法における変形例のフリップチップ接続の構造を示す拡大部分断面図である。 図１に示すＡ部の構造の変形例を示す拡大部分平面図である。 図１に示すＡ部の構造の変形例を示す拡大部分平面図である。 図１に示すＡ部の構造の変形例を示す拡大部分平面図である。 本発明の実施の形態の変形例の配線基板の構造を示す拡大部分平面図である。
符号の説明
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ パッド（電極）
１ｄ 金バンプ（突起電極）
１ｅ チップ内配線
２ 半導体チップ（他の半導体チップ）
２ａ 主面
２ｂ 裏面
３ 半田ペースト
４ 半田層
５ パッケージ基板（配線基板）
５ａ 主面
５ｂ 裏面
５ｃ 配線部
５ｄ ダミー端子
５ｅ フリップチップ用端子（第１の端子）
５ｆ ワイヤ接続用端子（第２の端子）
５ｇ 金めっき（貴金属めっき）
５ｈ ソルダレジスト壁部（絶縁性壁部）
５ｉ 信号配線
５ｊ ＧＮＤ配線
５ｋ 絶縁膜
５ｍ 接続部
６ ワイヤ
７ ＮＣＰ（非導電性の樹脂接着剤）
８ 粘着膜
９ 半田粉末
１０ フラックス
１１ 半田ボール
１２ 封止体
１３ ＳＩＰ（半導体装置）
１４ ノズル
１５ 加圧ブロック
１６ 多点式ノズル
１７ ステージ

Claims (17)

  1. 半導体チップがフリップチップ接続される半導体装置の製造方法であって、
    （ａ）主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第１の端子が列を成して設けられ、前記第１の端子の列の端部にダミー端子が設けられ、前記複数の第１の端子に近接して表面が貴金属めっきで覆われた第２の端子を有する配線基板を準備する工程と、
    （ｂ）半田の粒子を含有するフラックスが、前記複数の第１の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第１の端子上に半田層を形成する工程と、
    （ｃ）前記配線基板の前記主面上に前記半導体チップを配置する工程と、
    （ｄ）前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記複数の第１の端子の列を含む前記領域に半田の粒子を含有する半田ペーストを塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスと前記半田の流れを抑制して前記複数の第１の端子上に半田層を形成し、さらに洗浄を行って隣接する前記第１の端子間の半田を除去することを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記複数の第１の端子の列を含む前記領域に半田の粒子を含有する半田粉末を塗布し、その後、フラックスを塗布し、さらにリフローを行って前記フラックスを加熱することにより前記半田を溶融して、前記ダミー端子により前記フラックスの流れを抑制して前記複数の第１の端子上に半田層を形成することを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第１の端子のいずれかとがチップ内配線によってＧＮＤまたは電源に接続されていることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第１の端子のいずれかとが前記配線基板上の配線によってＧＮＤまたは電源に接続されていることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で、前記複数の第１の端子上に形成される半田層より厚さが薄い半田層を前記ダミー端子上に形成することを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、前記（ｄ）工程の後、前記半導体チップの前記裏面上に他の半導体チップを積み重ねて搭載し、その後、前記他の半導体チップの電極と前記配線基板の前記第２の端子とを導電性のワイヤで接続することを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、前記（ｂ）工程の後、前記（ｃ）工程で、前記配線基板の前記主面上に非導電性の樹脂接着剤を配置し、その後、前記樹脂接着剤を介して前記配線基板の前記主面上に前記半導体チップを配置することを特徴とする半導体装置の製造方法。
  11. 半導体チップがフリップチップ接続される半導体装置の製造方法であって、
    （ａ）主面と裏面を有しており、前記主面にフリップチップ接続用の複数の第１の端子が列を成して設けられ、前記第１の端子の列の端部に絶縁性壁部が設けられ、前記複数の第１の端子に近接して表面が貴金属めっきで覆われた第２の端子を有する配線基板を準備する工程と、
    （ｂ）半田の粒子を含有するフラックスが、前記複数の第１の端子の列を含む領域に塗布された状態を形成し、その後、前記フラックスを加熱することにより前記半田を溶融して、前記絶縁性壁部により前記フラックスの流れを抑制して前記複数の第１の端子上に半田層を形成する工程と、
    （ｃ）前記配線基板の前記主面上に前記半導体チップを配置する工程と、
    （ｄ）前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
  12. 半導体チップがフリップチップ接続される半導体装置の製造方法であって、
    （ａ）主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第１の端子と、前記第１の端子の列の端部に設けられたダミー端子と、前記複数の第１の端子に近接して表面が貴金属めっきで覆われて設けられた第２の端子とを有しており、予め前記複数の第１の端子上に半田層が形成された配線基板を準備する工程と、
    （ｂ）前記配線基板の前記主面上に前記半導体チップを配置する工程と、
    （ｃ）前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、前記ダミー端子に対応する前記突起電極は設けられておらず、前記ダミー端子は前記半導体チップと接続しないことを特徴とする半導体装置の製造方法。
  14. 請求項１２記載の半導体装置の製造方法において、前記ダミー端子に対応する前記半導体チップの電極はノンコネクト電極であり、前記ダミー端子を前記半導体チップの前記ノンコネクト電極と接続することを特徴とする半導体装置の製造方法。
  15. 請求項１２記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第１の端子のいずれかとがチップ内配線によってＧＮＤまたは電源に接続されていることを特徴とする半導体装置の製造方法。
  16. 請求項１２記載の半導体装置の製造方法において、前記ダミー端子と、これに対応する前記半導体チップの電極とを突起電極を介して接続し、前記ダミー端子と前記第１の端子のいずれかとが前記配線基板上の配線によってＧＮＤまたは電源に接続されていることを特徴とする半導体装置の製造方法。
  17. 半導体チップがフリップチップ接続される半導体装置の製造方法であって、
    （ａ）主面と、裏面と、前記主面に列を成して設けられたフリップチップ接続用の複数の第１の端子と、前記第１の端子の列の端部に設けられた絶縁性壁部と、前記複数の第１の端子に近接して表面が貴金属めっきで覆われて設けられた第２の端子とを有しており、予め前記複数の第１の端子上に半田層が形成された配線基板を準備する工程と、
    （ｂ）前記配線基板の前記主面上に前記半導体チップを配置する工程と、
    （ｃ）前記半導体チップの電極上に接続された突起電極と、前記第１の端子上の前記半田層とを熱圧着によって接続して前記配線基板に前記半導体チップをフリップチップ接続する工程とを有することを特徴とする半導体装置の製造方法。
JP2004226600A 2004-08-03 2004-08-03 半導体装置の製造方法 Expired - Fee Related JP4477966B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004226600A JP4477966B2 (ja) 2004-08-03 2004-08-03 半導体装置の製造方法
US11/187,981 US7214622B2 (en) 2004-08-03 2005-07-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004226600A JP4477966B2 (ja) 2004-08-03 2004-08-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049477A true JP2006049477A (ja) 2006-02-16
JP4477966B2 JP4477966B2 (ja) 2010-06-09

Family

ID=35757914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004226600A Expired - Fee Related JP4477966B2 (ja) 2004-08-03 2004-08-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7214622B2 (ja)
JP (1) JP4477966B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227780A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 半導体部品の配線構造
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2009135403A (ja) * 2007-11-30 2009-06-18 Hynix Semiconductor Inc 半導体パッケージ用基板およびこれを有する半導体パッケージ
JP2009289999A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
US8169075B2 (en) 2008-03-19 2012-05-01 Fujitsu Limited Electronic part with affixed MEMS
US8304338B2 (en) 2009-03-24 2012-11-06 Panasonic Corporation Method of joining electronic component and the electronic component
US8674756B2 (en) 2011-07-01 2014-03-18 Renesas Electronics Corporation Power cut-off technique for semiconductor device
US8680685B2 (en) 2009-10-26 2014-03-25 Samsung Electronics Co., Ltd. Semiconductor package and method for fabricating the same
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2914490B1 (fr) * 2007-03-26 2009-05-29 Commissariat Energie Atomique Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure.
JP5058144B2 (ja) * 2008-12-25 2012-10-24 新光電気工業株式会社 半導体素子の樹脂封止方法
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
CN107426916B (zh) * 2017-09-19 2019-05-31 北京嘉楠捷思信息技术有限公司 Pcb的结构及设计方法
DE102018125901A1 (de) * 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips
US11152328B2 (en) * 2018-12-13 2021-10-19 eLux, Inc. System and method for uniform pressure gang bonding
KR20220026189A (ko) * 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지
US20230010585A1 (en) * 2021-07-09 2023-01-12 Changxin Memory Technologies, Inc. Packaging method and packaging structure thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327195A (ja) 1992-05-26 1993-12-10 Matsushita Electric Ind Co Ltd プリント基板
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
DE10246101B4 (de) * 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227780A (ja) * 2006-02-24 2007-09-06 Alps Electric Co Ltd 半導体部品の配線構造
JP4685660B2 (ja) * 2006-02-24 2011-05-18 アルプス電気株式会社 半導体部品の配線構造
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2009135403A (ja) * 2007-11-30 2009-06-18 Hynix Semiconductor Inc 半導体パッケージ用基板およびこれを有する半導体パッケージ
US8581397B2 (en) 2007-11-30 2013-11-12 Hynix Semiconductor Inc. Substrate for semiconductor package with improved bumping of chip bumps and contact pads and semiconductor package having the same
US8169075B2 (en) 2008-03-19 2012-05-01 Fujitsu Limited Electronic part with affixed MEMS
JP2009289999A (ja) * 2008-05-29 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
US8304338B2 (en) 2009-03-24 2012-11-06 Panasonic Corporation Method of joining electronic component and the electronic component
US8680685B2 (en) 2009-10-26 2014-03-25 Samsung Electronics Co., Ltd. Semiconductor package and method for fabricating the same
JP2010283404A (ja) * 2010-09-27 2010-12-16 Rohm Co Ltd 半導体装置
US8710654B2 (en) 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US9224713B2 (en) 2011-05-26 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8674756B2 (en) 2011-07-01 2014-03-18 Renesas Electronics Corporation Power cut-off technique for semiconductor device

Also Published As

Publication number Publication date
JP4477966B2 (ja) 2010-06-09
US7214622B2 (en) 2007-05-08
US20060030075A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
US7214622B2 (en) Manufacturing method of semiconductor device
US7880276B2 (en) Wiring board and semiconductor device
US7193320B2 (en) Semiconductor device having a heat spreader exposed from a seal resin
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US8076785B2 (en) Semiconductor device
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US6734557B2 (en) Semiconductor device
JP4308608B2 (ja) 半導体装置
CN101582395B (zh) 布线基板
JP5181261B2 (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
JP2011142185A (ja) 半導体装置
JP4494249B2 (ja) 半導体装置
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2010267741A (ja) 半導体装置の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4910408B2 (ja) 半導体装置
JP4565931B2 (ja) 半導体装置の製造方法
TWI440145B (zh) 金屬柱焊接晶片連接之封裝構造及其電路基板
JP4398225B2 (ja) 半導体装置
JP3600138B2 (ja) 半導体装置
JP2008311347A (ja) 半導体モジュール及びその製造方法
WO1998059369A1 (fr) Boitier de semi-conducteur et son procede de fabrication
JP4657581B2 (ja) 半導体装置
JP3647665B2 (ja) 半導体装置の製造方法
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Ref document number: 4477966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees