JP2006041342A - 高周波回路基板 - Google Patents

高周波回路基板 Download PDF

Info

Publication number
JP2006041342A
JP2006041342A JP2004221574A JP2004221574A JP2006041342A JP 2006041342 A JP2006041342 A JP 2006041342A JP 2004221574 A JP2004221574 A JP 2004221574A JP 2004221574 A JP2004221574 A JP 2004221574A JP 2006041342 A JP2006041342 A JP 2006041342A
Authority
JP
Japan
Prior art keywords
signal
frequency
handles
die bond
semiconductor block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004221574A
Other languages
English (en)
Inventor
Masa Miyagi
雅 宮城
Takanori Omichi
孝典 大道
Koji Watanabe
厚司 渡邊
Motoo Nakagawa
元雄 中川
Katsuji Tara
勝司 多良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004221574A priority Critical patent/JP2006041342A/ja
Publication of JP2006041342A publication Critical patent/JP2006041342A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】パッケージの小型化,多機能化に対応できる電極パターンを有し、良好なアイソレーション特性を有する高周波回路基板を提供する。
【解決手段】基板1の周辺部に、直流あるいは高周波信号を取り出す電極端子(E1〜E36)を配設し、基板1の中央部に、直流信号を扱う半導体ブロックのダイスボンド領域DDB1と、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1とを分離して配設することにより、アイソレーション特性を向上させる。
【選択図】図1

Description

本発明は、高周波回路素子が搭載される高周波回路基板に関するものである。
無線端末などに広く用いられる高周波回路基板は、一般的に、基板周辺に直流信号や高周波信号などの信号を取り出す電極端子が配置され、中央にはグランドを取るための広大な電極端子が配置されている(特許文献1参照)。これは、直流信号,高周波信号を問わず、基準となるグランドを確実に取るためと、基板上部に載置させる半導体チップを固定するためである。
図9は従来の高周波回路基板の一例を示す平面図である。
図9において、基板1の中央グランド部に高周波回路チップ2をダイスボンディングし、高周波回路チップ2表面の電極端子3と基板1周辺部の電極端子4とを、金(Au)ワイヤー5で電気的に接続して、直流信号もしくは高周波信号を取り出す。
基板1周辺部の電極端子4は、取り出す信号が高周波信号の場合、アイソレーションの問題によって一定以上の間隔が必要である。また、モジュール技術の小型化が進む現状にあっては、基板加工技術の問題もあり、たとえ直流信号用電極端子であっても、その電極端子間隔は一定以上必要である。
特開平7−336166号公報
前記従来技術では、パッケージが小型化した場合、基板周辺に配置された電極端子のスペースが限られてくる。また、多機能化された素子の場合、必要な電極端子数が増加することも考えられ、前述と同様な問題が発生する。
さらに、基板周辺に配置された電極の間隔が縮小してくると、RF信号の漏れによる端子間のアイソレーションが劣化する不具合が生じる。
本発明の目的は、前記従来の課題に鑑みてなされたものであり、パッケージの小型化や多機能化の際に必要な電極端子数を確保することができる高周波回路基板を提供することにある。
前記目的を達成するため、本発明の高周波回路基板は、基板周辺部に直流信号あるいは高周波信号を取り出す電極端子を設け、高周波信号を扱う半導体ブロックのダイスボンド領域(半導体と基板の接地箇所)と、直流信号を扱う半導体ブロックのダイスボンド領域とを分離して配設したものであり、このようにしたことによって、良好なアイソレーションを得ることができる。
また、高周波信号を扱う半導体ブロックまたは直流信号を扱う半導体ブロックのダイスボンド領域をグランドとし、基板周辺部の電極端子と電気的に接続することによって、高周波信号の他への干渉を軽減することができる。
さらに、高周波信号を扱う半導体ブロック、または直流信号を扱う半導体ブロックのダイスボンド領域と別の半導体ブロックのダイスボンド領域との間に、直流信号を取り出すための電極端子を少なくとも1つ設ける構成にすることによって、電極端子数を確保することができ、小型化,多機能化に対応できる。
具体的には下記の6つの手段で課題解決を図ることができる。
(1) 高周波信号を扱う半導体ブロックと、直流信号を扱う半導体ブロックの半導体と基板のダイスボンド領域とを分離する。
(2) 前記(1)の基板において、高周波信号を扱う半導体ブロックのダイスボンド領域と、基板周辺部の直流信号用の電極端子とを電気的に接続する。または直流信号を扱う半導体ブロックのダイスボンド領域と、基板周辺部の直流信号用の電極端子を電気的に接続する。
(3) 高周波信号を扱う半導体ブロックのダイスボンド領域と、別の高周波信号を扱う半導体ブロックのダイスボンド領域との間に、直流信号を取り出すための電極端子を少なくとも1つ設ける。
(4) 前記(3)の基板において、高周波信号を扱う半導体ブロックのダイスボンド領域と、別の高周波信号を扱う半導体ブロックのダイスボンド領域との間の直流信号を取り出すための電極端子を、基板周辺部の直流信号用の電極端子と電気的に接続する。
(5) 前記(3)の基板において、高周波信号を扱う半導体ブロックのダイスボンド領域と、直流信号を扱う半導体ブロックのダイスボンド領域との間に、直流信号を取り出すための電極端子を少なくとも1つ設ける。
本発明の高周波回路基板によれば、パッケージの小型化や多機能化の際に必要となる電極端子数を確保することと同時に、良好なアイソレーションを得ることが可能となる。
本発明に係る高周波回路基板の実施形態では、パッケージの小型化、および多機能化に対応できる電極パターンを有し、良好なアイソレーション特性を有する高周波回路基板を提供するという目的を簡素なダイスボンド領域の変更により実現した。
以下、本発明の適切な実施形態を図面に基づき説明する。
図1は本発明に係る高周波回路基板の実施形態1の平面図である。
図1において、基板1の周辺部に、直流あるいは高周波信号を取り出す電極端子(E1〜E36)が配設され、基板1の中央部に、直流信号を扱う半導体ブロックのダイスボンド領域DDB1と、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1とが分離されて配設されている。
このように、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1と、直流信号を扱う半導体ブロックのダイスボンド領域DDB1とを分離したことによって、発明者らの実験結果では、1GHzの周波数帯域において、図9に示す従来例の構成に比べて、3dBのアイソレーション向上が実現した。
図2は本発明に係る高周波回路基板の実施形態2の平面図である。
図2において、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1と、基板1の周辺部における直流信号用の電極端子E7およびE9が電気的に接続されている、または、半導体ブロックのダイスボンド領域をグランドとすることによって、高周波信号の他への干渉を軽減することができる。このようにした結果、図1の実施形態1と比較して、1GHzの周波数帯域において、約5dBのアイソレーション向上が実現した。
実施形態2は、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1と基板1の周辺部の直流信号用の電極端子を電気的に接続する構成例であるが、直流信号を扱う半導体ブロックのダイスボンド領域DDB1と、基板1の周辺部の直流信号用の電極端子E26を電気的に接続しても同じ効果が得られる。
図3は本発明に係る高周波回路基板の実施形態3の平面図である。
図3において、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1と、直流信号を扱う半導体ブロックのダイスボンド領域DDB1との間に、直流信号を取り出すための電極端子(DC1〜DC4)を少なくとも1つ(本例では4つ)設けたものである。
このことによって、電極端子数を確保することができ、また基板1の周辺における電極の一部を内部に取り込むことができるために、周辺の端子数を削減することができ、小型化,多機能化に対応できる。
図4は本発明に係る高周波回路基板の実施形態4の平面図である。
実施形態4では、直流信号および高周波信号を扱う半導体ブロックのダイスボンド領域を、それぞれ少なくとも2つ以上に分割し(RDB1,RDB2)、分割された半導体ブロックのダイスボンド領域(RDB1,RDB2)間に、直流信号を取り出す電極端子(DC1,DC2)を少なくとも1つ(本例では2つ)設けた構成が実施形態3と異なる。
図5は実施形態4において基板1上に高周波回路チップ2を実装した場合の平面図、図6は図5における高周波回路チップの裏面を示す図であって、高周波回路チップ2を基板1上に搭載した場合、直流信号を、高周波回路チップ2の裏面から基板1上の中央部に位置する電極端子(DC1,DC2)にダイスボンディングにより接続することで取り出すようにし、残る直流信号と高周波信号とを高周波回路チップ2の表面から取り出し、それぞれを基板1周辺の電極端子(E1〜E36)と金ワイヤー5にて電気的に接続する。
高周波回路チップ2の裏面の電極端子は、それぞれ基板1の表面の電極端子に対応している。基板1の中央から信号を取り出す際には、高周波回路チップ2の裏面から信号を取り出す必要がある。
しかしながら、高周波回路チップ2内での配線の引き回しによるインピーダンスの変化,寄生容量あるいは寄生抵抗などを考慮すると、高周波信号を高周波回路チップ2の裏面から取り出すことは難しい。一方、直流信号の場合では、前記のような配慮は不要であるため、基板1の中央部に直流信号用の電極端子を設けることができる。
図7に一般的な移動体通信用スイッチの回路図を示す。高周波信号を取り出す電極端子数(R1〜R4)は多段になるにつれ増加する。このとき、直流バイアス用端子(D1〜D6)を、前記構成の高周波回路基板上の半導体ブロックにおけるダイスボンド領域間の電極端子から取り出すことにより、増加した前記高周波信号を取り出す電極端子数を十分確保することができる。
図8は本発明に係る高周波回路基板の実施形態5の平面図である。
実施形態5では、高周波信号を扱う半導体ブロックのダイスボンド領域RDB1と、別の高周波信号を扱う半導体ブロックのダイスボンド領域RDB2との間に設けられた直流信号を取り出すための電極端子DC1が、基板1の周辺部における直流信号用の電極端子E6と電気的に接続されていることが特徴である。
実施形態5における半導体ブロックのダイスボンド領域(RDB1,RDB2)間の電極端子(DC1,DC2)をグランドとして使用すれば、高周波信号を扱う半導体ブロックの間にグランドを挟むことにより、高周波信号の良好なアイソレーション特性を得ることができる。
本発明に係る高周波回路基板は、パッケージの小型化や多機能化の際に必要となる電極端子数の確保を有し、高周波回路素子を搭載する基板などとして有用である。
本発明に係る高周波回路基板の実施形態1の平面図 本発明に係る高周波回路基板の実施形態2の平面図 本発明に係る高周波回路基板の実施形態3の平面図 本発明に係る高周波回路基板の実施形態4の平面図 実施形態4の基板に高周波回路チップを実装した場合の平面図 図5における高周波回路チップの裏面を示す図 一般的な移動体通信用スイッチの回路図 本発明に係る高周波回路基板の実施形態5の平面図 従来の高周波回路基板の一例を示す平面図
符号の説明
1 基板
2 高周波回路チップ
DDB1,DDB2 直流信号を扱う半導体ブロックのダイスボンド領域
RDB1,RDB2 高周波信号を扱う半導体ブロックのダイスボンド領域
E1,E2,‥‥,E36 電極端子
DC1〜DC4 電極端子
D1,D2,‥‥,D6 直流バイアス用端子
R1,R2,R3,R4 RF信号用端子

Claims (5)

  1. 基板周辺部に直流信号あるいは高周波信号を取り出す電極端子が設けられた高周波回路基板において、高周波信号を扱う半導体ブロックのダイスボンド領域と、直流信号を扱う半導体ブロックのダイスボンド領域とを分離して配設したことを特徴とする高周波回路基板。
  2. 前記高周波信号を扱う半導体ブロックのダイスボンド領域あるいは前記直流信号を扱う半導体ブロックのダイスボンド領域のいずれか一方を、前記基板周辺部の直流信号用の電極端子と電気的に接続したことを特徴とする請求項1記載の高周波回路基板。
  3. 前記高周波信号を扱う半導体ブロックのダイスボンド領域を少なくとも2つ配設し、該高周波信号を扱う半導体ブロックのダイスボンド領域間に直流信号を取り出すための電極端子を少なくとも1つ設けたことを特徴とする請求項1または2記載の高周波回路基板。
  4. 前記高周波信号を扱う半導体ブロックのダイスボンド領域間に設けられた前記直流信号を取り出すための電極端子を、前記基板周辺部の直流信号用の電極端子と電気的に接続したことを特徴とする請求項3記載の高周波回路基板。
  5. 前記高周波信号を扱う半導体ブロックのダイスボンド領域と前記直流信号を扱う半導体ブロックのダイスボンド領域との間に、直流信号を取り出すための電極端子を少なくとも1つ設け、前記直流信号を扱う半導体ブロックのダイスボンド領域と前記基板周辺部の直流信号用の電極端子を電気的に接続したことを特徴とする請求項3記載の高周波回路基板。

JP2004221574A 2004-07-29 2004-07-29 高周波回路基板 Withdrawn JP2006041342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221574A JP2006041342A (ja) 2004-07-29 2004-07-29 高周波回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221574A JP2006041342A (ja) 2004-07-29 2004-07-29 高周波回路基板

Publications (1)

Publication Number Publication Date
JP2006041342A true JP2006041342A (ja) 2006-02-09

Family

ID=35905988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221574A Withdrawn JP2006041342A (ja) 2004-07-29 2004-07-29 高周波回路基板

Country Status (1)

Country Link
JP (1) JP2006041342A (ja)

Similar Documents

Publication Publication Date Title
JP2003168736A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JP2000311986A (ja) ディジタル・高周波アナログ混載icチップ、icパッケージ並びにディジタル・高周波アナログ混載ic
US20050194671A1 (en) High frequency semiconductor device
JP2010135959A (ja) 弾性表面波デバイス
JPH10247717A (ja) 半導体装置
JP2006094557A (ja) 半導体素子及び高周波電力増幅装置並びに無線通信機
JP2938344B2 (ja) 半導体装置
JP2008112810A (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP2007036315A (ja) 高周波電子部品
JP2007027317A (ja) 半導体装置
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
CN110600431A (zh) 集成电路封装体及其形成方法
JP2006041342A (ja) 高周波回路基板
WO2022123840A1 (ja) 高周波モジュール及び通信装置
JP2011176061A (ja) 半導体装置
WO2013051599A1 (ja) 半導体装置およびその製造方法
KR101633643B1 (ko) 필터 모듈
JP2002141726A (ja) 電子部品一体型のアンテナ
JP2007324499A (ja) 高周波用半導体装置
JP4004500B2 (ja) 半導体装置
JP2007027762A (ja) インダクタを具備したパッケージングチップ
JP2006332096A (ja) 半導体装置
JP6168558B2 (ja) 高周波モジュール、電子機器及び、高周波モジュールの製造方法
JP2006186053A (ja) 積層型半導体装置
KR101700844B1 (ko) 필터 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070727

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090310