JP2006041118A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006041118A
JP2006041118A JP2004217561A JP2004217561A JP2006041118A JP 2006041118 A JP2006041118 A JP 2006041118A JP 2004217561 A JP2004217561 A JP 2004217561A JP 2004217561 A JP2004217561 A JP 2004217561A JP 2006041118 A JP2006041118 A JP 2006041118A
Authority
JP
Japan
Prior art keywords
spacer
gate electrode
semiconductor layer
type semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004217561A
Other languages
English (en)
Inventor
Hideaki Harakawa
秀明 原川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004217561A priority Critical patent/JP2006041118A/ja
Priority to US11/187,967 priority patent/US20060019438A1/en
Publication of JP2006041118A publication Critical patent/JP2006041118A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

【課題】ｐＭＩＳＦＥＴ及びｎＭＩＳＦＥＴにおけるキャリアのモビリティーの向上を図ること。
【解決手段】ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとからなるＣＭＩＳＦＥＴを具備する半導体装置であって、ｎＭＩＳＦＥＴは、第１のゲート電極１４ｂと、この第１のゲート電極の側面に形成された圧縮応力を有する第１のスペーサ１５を具備し、ｐＭＩＳＦＥＴは、第２のゲート電極１４ａと、この第２のゲート電極の側面に形成された圧縮応力が第１のスペーサ１５より小さい第２のスペーサ１６とを具備してなる。
【選択図】 図１

Description

本発明は、相補型のＭＩＳＦＥＴ（ＣＭＩＳＦＥＴ）を具備する半導体装置及びその製造方法に関し、特にｎＭＩＳＦＥＴのチャネルに応力を加える半導体装置及びその製造方法に関する。
ＣＭＩＳ回路における駆動電流向上施策としてＭＩＳＦＥＴのチャネル領域のシリコンへ応力を加えることが知られている。
ＭＩＳＦＥＴの駆動電流向上施策として、ゲート電極上にシリコン窒化膜を堆積し、ＭＩＳＦＥＴのチャネル領域に応力を加える方法が知られている（特許文献１）。ところが、この方法は、キャリアが電子となるｎＭＩＳＦＥＴに対しては有効な手法であるが、キャリアが正孔となるｐＭＩＳＦＥＴに対してはモビリティー劣化を招き駆動電流が低下してしまう問題があった。
特開２００３−１７９１５７号公報
本発明の目的は、ｐＭＩＳＦＥＴ及びｎＭＩＳＦＥＴにおけるキャリアのモビリティーの向上を図り得る半導体装置及びその製造方法を提供することにある。
本発明は、上記目的を達成するために以下のように構成されている。
本発明の一例に係わる半導体装置は、ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとからなるＣＭＩＳＦＥＴを具備する半導体装置であって、前記ｎＭＩＳＦＥＴは、第１のゲート電極と、この第１のゲート電極の側面に形成された、圧縮応力を有する第１のスペーサとを具備し、前記ｐＭＩＳＦＥＴは、第２のゲート電極と、この第２のゲート電極の側面に形成された、第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサとを具備してなることを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、ｐ型半導体層及びｎ型半導体層上にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、前記ｐ型半導体層上に形成されたゲート電極の側面に、圧縮応力を有する第１のスペーサを選択形成する工程と、前記ｎ型半導体層上に形成されたゲート電極の側面に、前記第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサを選択形成する工程と、含むことを特徴とする。
本発明の一例に係わる半導体装置の製造方法は、ｐ型半導体層及びｎ型半導体層上にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、前記ｐ型半導体層及びｎ型半導体層上に形成されたゲート電極の側面に、圧縮応力を有する第１のスペーサを形成する工程と、前記ｎ型半導体層上のゲート電極の側面に形成された第１のスペーサを選択除去する工程と、前記ｎ型半導体層上のゲート電極の側面及び第１のスペーサの側面に前記第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサを形成する工程と、前記第１のスペーサの側面に形成された第２のスペーサを選択除去する工程と、含むことを特徴とする。
本発明によれば、ｎＭＩＳＦＥＴのスペーサには圧縮応力を有する材料を使用し、ｐＭＩＳＦＥＴのスペーサにはｎＭＩＳＦＥＴの圧縮応力より圧縮応力が小さい材料を使用することで、ｐＭＩＳＦＥＴの性能を劣化させることなく、ｎＭＩＳＦＥＴの性能向上を図ることができる。
本発明の実施の形態を以下に図面を参照して説明する。
先ず、図１（ａ）に示すように、シリコン基板１１にシリコン酸化膜を選択的に埋めこんで素子分離絶縁膜１２を形成する。シリコン基板１１上にＳｉＯ2 からなるゲート絶縁膜１３を堆積する。なお、ゲート絶縁膜１３は、ＳｉＯ2 以外の絶縁材料からなる膜であっても良い。イオン注入及びアニーリングにより、ｐＭＩＳＦＥＴが形成されるｎ型シリコン層１１ａと、ｎＭＩＳＦＥＴが形成されるｐ型シリコン層１１ｂとを形成する。ゲート絶縁膜１３上に、ＬＰＣＶＤ技術を使用して多結晶シリコン膜を堆積する。リソグラフィ技術を使用して、多結晶シリコン膜上に図示されないレジストパターンを形成する。レジストパターンをマスクに、ドライエッチング技術を使用して、多結晶シリコン膜をエッチングし、ｎ型シリコン層１１ａ上にゲート電極（第２のゲート電極）１４ａを形成し、ｐ型シリコン層１１ｂ上にゲート電極（第１のゲート電極）１４ｂを形成する。レジストパターンを除去する。更に酸化性雰囲気において図示されない後酸化膜を形成する。
次いで、ｎ型シリコン層１１ａ及びゲート電極１４ａには１０14ｃｍ-2オーダーのＢＦ2を、ｐ型シリコン層１１ｂ及びゲート電極１４ｂに１０14ｃｍ-2オーダーのＡｓを、それぞれイオン注入技術で注入し非酸化性雰囲気でアニーリングをする。
次いで、図１（ｂ）に示すように、ゲート電極１４ａ，１４ｂの側壁に、シリコン窒化膜からなる第１のスペーサ１５を形成する。第１のスペーサ１５は、ＬＰＣＶＤ技術を使用しシリコン窒化膜を堆積した後、ドライエッチング技術を使用し全面をエッチバックすることで形成される。
次いで、図１（ｃ）に示すように、ｎ型シリコン層１１ａ上のゲート電極１４ａの側壁に形成された第１のスペーサ１５を選択除去する。ここではｐ型シリコン層１１ｂ上にゲート電極１４ｂ及び第１のスペーサ１５を覆うレジストパターンをリソグラフィ技術によって形成し、ｎ型シリコン層１１ａ上に形成されている第１のスペーサ１５をウェットエッチング技術を使用して除去した後に、レジストを除去する。
次いで、図１（ｄ）に示すように、第１のスペーサ１５の側壁及びゲート電極１４ａの側壁にシリコン酸化膜からなる第２のスペーサ１６を形成する。シリコン基板上にＬＰＣＶＤ技術を使用しシリコン酸化膜を堆積し、ドライエッチング技術を使用し全面をエッチバックすることでｐ型シリコン層１１ｂ上のゲート電極１４ｂの側壁には第１のスペーサ１５と第２のスペーサ１６の積層膜が形成され、ｎ型シリコン層１１ａ上のゲート電極１４ａの側壁には第２のスペーサ１６が形成される。
次に、図１（ｅ）に示すように、ｐ型シリコン層１１ｂ上の第１のスペーサ１５の側壁に形成された第２のスペーサ１６を選択除去する。ここでは、リソグラフィ技術を使用してｎ型シリコン層１１ａ上にゲート電極１４ａ及び第２のスペーサ１６を覆うレジストパターンを選択形成し、基板上にシリコン酸化膜を選択エッチングする溶液を供給した後、レジストパターンを除去する。
続いて、図１（ｆ）に示すように、リソグラフィ技術を使用しｐ型シリコン層１１ｂ及びゲート電極１４ｂを覆うようにレジストパターンを形成し、ｎ型シリコン層１１ａに１０15ｃｍ-2オーダーのＰをイオン注入技術で注入してｐ+拡散層１７を形成する。その後レジストパターンを除去する。更に、リソグラフィ技術を使用しｎ型シリコン層１１ａ及びゲート電極１４ａを覆うようにレジストパターンを形成し、１０15ｃｍ-2オーダーのＢをイオン注入技術でｐ型シリコン層１１ｂに注入して、ｎ＋拡散層１８を形成する。その後、レジストパターンを除去する。
本実施形態では、ＭＩＳＦＥＴのチャネル領域へ応力を加える手段として、ゲート電極の側壁材料の膜応力を使用することに加え、ｎＭＩＳＦＥＴの側壁材料には圧縮応力を有するシリコン窒化膜を使用し、ｐＭＩＳＦＥＴの側壁材料にはｎＭＩＳＦＥＴの側壁材料より圧縮応力が小さいシリコン酸化膜を使用することで、ｐＭＩＳＦＥＴの性能を劣化させることなく、ｎＭＩＳＦＥＴの性能向上を図ることができる。
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
本発明の一実施形態に係わる半導体装置の製造工程を示す断面図。
符号の説明
１１…シリコン基板，１１ａ…ｎ型シリコン層，１１ｂ…ｐ型シリコン層，１２…素子分離絶縁膜，１３…ゲート絶縁膜，１４ａ，１４ｂ…ゲート電極，１５…第１のスペーサ，１６…第２のスペーサ，１７…ｐ+拡散層，１８…ｎ+拡散層

Claims (5)

  1. ｎＭＩＳＦＥＴとｐＭＩＳＦＥＴとからなるＣＭＩＳＦＥＴを具備する半導体装置であって、
    前記ｎＭＩＳＦＥＴは、第１のゲート電極と、この第１のゲート電極の側面に形成された、圧縮応力を有する第１のスペーサとを具備し、
    前記ｐＭＩＳＦＥＴは、第２のゲート電極と、この第２のゲート電極の側面に形成された、第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサとを具備してなることを特徴とする半導体装置。
  2. 前記第１のスペーサの材料が、シリコン窒化膜であることを特徴とする請求項１に記載の半導体装置。
  3. ｐ型半導体層及びｎ型半導体層上にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ｐ型半導体層上に形成されたゲート電極の側面に、圧縮応力を有する第１のスペーサを選択形成する工程と、
    前記ｎ型半導体層上に形成されたゲート電極の側面に、前記第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサを選択形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. ｐ型半導体層及びｎ型半導体層上にそれぞれゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ｐ型半導体層及びｎ型半導体層上に形成されたゲート電極の側面に、圧縮応力を有する第１のスペーサを形成する工程と、
    前記ｎ型半導体層上のゲート電極の側面に形成された第１のスペーサを選択除去する工程と、
    前記ｎ型半導体層上のゲート電極の側面及び第１のスペーサの側面に前記第１のスペーサの圧縮応力よりも小さい圧縮応力を有する第２のスペーサを形成する工程と、
    前記第１のスペーサの側面に形成された第２のスペーサを選択除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第１のスペーサとしてシリコン窒化膜を形成することを特徴とする請求項３または４に記載の半導体装置の製造方法。
JP2004217561A 2004-07-26 2004-07-26 半導体装置及びその製造方法 Pending JP2006041118A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004217561A JP2006041118A (ja) 2004-07-26 2004-07-26 半導体装置及びその製造方法
US11/187,967 US20060019438A1 (en) 2004-07-26 2005-07-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004217561A JP2006041118A (ja) 2004-07-26 2004-07-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006041118A true JP2006041118A (ja) 2006-02-09

Family

ID=35657760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217561A Pending JP2006041118A (ja) 2004-07-26 2004-07-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20060019438A1 (ja)
JP (1) JP2006041118A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
US7541239B2 (en) * 2006-06-30 2009-06-02 Intel Corporation Selective spacer formation on transistors of different classes on the same device
KR100809335B1 (ko) * 2006-09-28 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20080116521A1 (en) * 2006-11-16 2008-05-22 Samsung Electronics Co., Ltd CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same
US7534678B2 (en) * 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
US8538015B2 (en) * 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
US7525162B2 (en) * 2007-09-06 2009-04-28 International Business Machines Corporation Orientation-optimized PFETS in CMOS devices employing dual stress liners
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) * 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
US7652335B2 (en) * 2007-10-17 2010-01-26 Toshiba America Electronics Components, Inc. Reversely tapered contact structure compatible with dual stress liner process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163868A (ja) * 1989-11-21 1991-07-15 Nec Corp Ｍｏｓ型半導体装置
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2004193166A (ja) * 2002-12-06 2004-07-08 Toshiba Corp 半導体装置
JP2005311058A (ja) * 2004-04-21 2005-11-04 Rohm Co Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981724A (en) * 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7279746B2 (en) * 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163868A (ja) * 1989-11-21 1991-07-15 Nec Corp Ｍｏｓ型半導体装置
WO2002043151A1 (en) * 2000-11-22 2002-05-30 Hitachi, Ltd Semiconductor device and method for fabricating the same
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
JP2004193166A (ja) * 2002-12-06 2004-07-08 Toshiba Corp 半導体装置
JP2005311058A (ja) * 2004-04-21 2005-11-04 Rohm Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060019438A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4952874B2 (ja) Ｃｍｏｓを有する半導体素子及びその製造方法
US20060019438A1 (en) Semiconductor device and method of manufacturing the same
JP2009065020A (ja) 半導体装置及びその製造方法
JP2004079874A (ja) 半導体装置及びその製造方法
JP2008103579A (ja) 半導体装置及びその製造方法
JP2951893B2 (ja) 半導体素子のトランジスター製造方法
JP4787709B2 (ja) 半導体装置および半導体装置の製造方法
JP4902362B2 (ja) 半導体装置の製造方法
JP5444176B2 (ja) 半導体装置
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
JPH1140538A (ja) 半導体装置の製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
JP4495690B2 (ja) 半導体素子のソース／ドレイン領域形成方法
KR100766270B1 (ko) 반도체 소자의 제조 방법
JP2006237040A (ja) 半導体装置の製造方法及び半導体装置
KR101128698B1 (ko) 고전압 트랜지스터 및 이를 구비한 반도체 소자의 제조방법
JP2005286141A (ja) 半導体装置の製造方法
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
KR100623328B1 (ko) 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법
JP2005136084A (ja) 半導体装置および半導体装置の製造方法
JP2005209836A (ja) 半導体装置の製造方法
JP2007012779A (ja) 半導体装置およびその製造方法
JPH098308A (ja) 半導体素子のトランジスター及びその製造方法
JP5458547B2 (ja) 半導体装置の製造方法
KR100311502B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617