JP2006032965A - 半導体食刻装置 - Google Patents

半導体食刻装置 Download PDF

Info

Publication number
JP2006032965A
JP2006032965A JP2005206992A JP2005206992A JP2006032965A JP 2006032965 A JP2006032965 A JP 2006032965A JP 2005206992 A JP2005206992 A JP 2005206992A JP 2005206992 A JP2005206992 A JP 2005206992A JP 2006032965 A JP2006032965 A JP 2006032965A
Authority
JP
Japan
Prior art keywords
ring
edge
electrostatic chuck
etching apparatus
semiconductor etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005206992A
Other languages
English (en)
Inventor
Sung-Sok Choi
成錫 崔
Jin-Jun Park
珍俊 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006032965A publication Critical patent/JP2006032965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

【課題】 ウェハ全面に亘って均一な食刻を行うことができる半導体食刻装置を提供する。
【解決手段】 プロセスチャンバー内でウェハを安着させる静電チャック110の外周縁上端部に段差を有するように形成されたリング安置部111に静電チャック110のエッジ部食刻を防止するためのエッジリング120を備える半導体食刻装置において、リング安置部111の垂直面112高さよりも厚い外側部121、及び外側部121の内周面からリング安置部111の垂直面112に近接するように突出し、上端部と下端部は外側部121の内周面上端部と下端部から同一な高さで下向及び上向の段差を有する内側部122からなるエッジリング部材120と、リング安置部111の水平面113に安着してエッジリング部材120の内側部122の底面を支持し、外側部121と内側部122の各段差に対応する厚さを有するリング形状のスペーサー部材130と、を備える。
【選択図】 図1

Description

本発明は、半導体食刻装置に係るものであり、詳しくは、ウェハエッジ部でのエッチレート、及び反応ガスのフローを制御することにより、ウェハ全面に亘って均一な食刻を行うことができる半導体食刻装置に関する。
一般に、半導体装置を製造するために用いられる食刻技術は半導体基板に形成された膜を所望のパターンに加工する技術であり、このような加工のために用いられるものが食刻装置である。
特に、食刻装置のなかでもプラズマを用いてパターンを形成する食刻装置をプラズマエッチング装置または乾式食刻装置といい、このような乾式食刻装置は0.15μm以下のデザインルールを要する技術に主に用いられる。
図10は一般の乾式食刻装置を示した図である。この乾式食刻装置は、プロセスチャンバー10の内部で上部と下部に互いに所定の高さ離隔して下部電極12と上部電極13を備え、前記下部電極12の上部にはウェハWが安着する静電チャック11が備える。そして、上部電極13を備えたプロセスチャンバー10の上側または一側からは反応ガスが供給される。
そのため、静電チャック11にウェハWが安着した状態で内部に反応ガスが供給され、上部電極13と下部電極12にRF電源が印加されると、ウェハWの上方ではプラズマが発生し、そのプラズマがウェハWの膜と衝突して食刻がなされる。
プラズマを用いてウェハWを食刻する工程の実行中、静電チャック11上のウェハWは通常のトップリングといわれるフォーカスリング14によりその周りが囲まれて、プラズマがウェハWに集中的に集まる。
ところが、このような食刻工程実行に際して、ウェハ食刻の均一性が一番問題となる。通常、反応ガスの供給とRF電源の印加とにより生成されるプラズマはウェハWの上方で楕円形状に形成されるため、ウェハWに衝突するプラズマイオンの垂直特性が中央部では良好であるが、周縁端部ほどその衝突角度が漸次緩慢となる。図11にこのような周縁端部でのプラズマの衝突模様を例示する。
図示したように、静電チャック11のウェハWが安置する上部面は、ウェハWの食刻の際に特にエッジ部の食刻を防止するため、ウェハWの外径よりも小さく形成されるようにその外周部を内側へ下がらせて段差のあるように構成される。
静電チャック11の段差のある部位にはウェハWと同一な材質のエッジリング15を備え、静電チャック11とともにウェハWのエッジ面を下方から支持する。
前記エッジリング15の外側にはフォーカスリング14が装着され、該フォーカスリング14とエッジリング15はその底部で下部電極12の外周縁上部面に安着したシャドーリング16に安置される。
然るに、ウェハWの上方で楕円形状に分布されるプラズマは、特にウェハWのエッジ部で衝突角度が緩慢になって、ウェハWには図12に示すように傾斜した食刻パターンを形成するとともに、必要とする深さ食刻しない。従って、開口部の形成が不完全というパターン不良がエッジ部で多く発生するとの問題がある。
このような多数の不良発生は半導体収率を低下させ、且つ生産性及び製品の信頼性を悪化させるとの問題がある。
そこで、本発明の目的は、ウェハのエッジ部でエッジリングの長さをより外側に拡張させて、ウェハの上方から発生するプラズマの形成範囲をより外側に拡張させることにより、ウェハエッジ部でのプラズマイオンの衝突の垂直特性を向上させて、ウェハ全面に亘って均一な食刻率を得ることができる半導体食刻装置を提供することにある。
本発明の他の目的は、返して使用することにより、使用寿命を延長することができる半導体食刻装置を提供することにある。
本発明のまた他の目的は、プラズマに電界または磁界をかけてプラズマイオンの衝突速度を一層加速させることにより、所望のパターンの深さに正確な食刻を行うことができる半導体食刻装置を提供することにある。
本発明のまた他の目的は、プラズマに電界または磁界をかけてウェハエッジ部でのプラズマイオン衝突速度を増加させることにより、ウェハエッジ部でのプラズマイオン衝突による垂直特性を向上させることができる半導体食刻装置を提供することにある。
このような目的を達成するための本発明の半導体食刻装置は、プロセスチャンバーの内部でウェハが安着するように具備される静電チャックの外周縁上端部を内側へ下がらせることにより段差を有するように形成されたリング安置部に、前記静電チャックのエッジ部食刻を防止するためのエッジリングを備える半導体食刻装置において、前記静電チャックのリング安置部の垂直面高さよりも厚く形成された外側部、ならびに該外側部の内周面から内側へ前記リング安置部の垂直面に近接するように突出し、上端部及び下端部が前記外側部の内周面の上端部及び下端部から同一な高さで下向及び上向の段差を有するように形成されている内側部からなるエッジリング部材と、前記静電チャックのリング安置部の水平面に安着して前記エッジリング部材の内側部の底面を支持し、前記外側部及び前記内側部の各段差に対応する厚さを有するリング形状のスペーサー部材と、を備えることを特徴とする。
また、本発明は、外側へ面積を拡張させたエッジリング部材とスペーサー部材により、ウェハの上方に形成されるプラズマの形成範囲が拡張されるとともに、このようなプラズマに電界または磁界がかけられ、ウェハに衝突するプラズマイオンの衝突速度を最小限ウェハのエッジ部のみでも加速させることができることを特徴とする。
本発明は、ウェハと同一な材質であるエッジリング部材を一層外側に延長して、ウェハの上部で形成されるプラズマの形成範囲を拡張することにより、プラズマイオンによる衝突角度の垂直特性を増大させる。それとともに、プラズマイオンに下向の電界または電界をかけながら最小限ウェハエッジ部位側のプラズマイオンの衝突速度を加速させて、ウェハエッジ部位でパターンの垂直特性を向上させ、且つ所望の深さに食刻を行って正確なパターン形成を提供することができる。
また、ウェハW全面に亘って均等なエッチング効率を提供することにより、製品の生産性を大幅に向上させるとともに、製品に対する信頼性を増大させるとの経済的な利点を提供する。
以下、本発明の好ましい実施例を添付図を用いて詳しく説明する。
(第1実施例)
図1は本発明の第1実施例による要部構成を分離した状態を示す拡大断面図であり、図2は本実施例の要部構成を示す拡大断面図で、図3は本実施例のエッジリング部材及びスペーサー部材を示す斜視図である。
図示したように本実施例では、ウェハWが安着する静電チャック110の外周面上端部は内側へ所定の深さを有するように下がらせることにより、上部面がウェハWの直径よりも小さく形成される。このとき、静電チャック110の段差のあるリング安置部111には通常静電チャック110のエッジ部が食刻されないようにするためのエッジリング部材120が備えられ、これは従来の食刻装置の構成と殆ど類似である。
但し、本実施例では、図示したように、静電チャック110の外周縁上端部をカバーするように具備されたエッジリングと、該エッジリングを支持する一連の構造とを改善させることをその特徴とする。
即ち、本実施例は、静電チャック110の外周縁上端面に形成したリング安置部111にエッジリング部材120及びスペーサー部材130が安置される構成である。前記エッジリング部材120はまた、その厚さを異にするリング形状の外側部121及び内側部122が一体に連結される構成であり、前記スペーサー部材130はエッジリング部材120の内側部122の底面を支持しながら、エッジリング部材120が恒常的に一定した高さを維持できるようにする。
エッジリング部材120の外側部121は静電チャック110の外周縁上端部に形成したリング安置部111の垂直面112の高さよりもその厚さを厚く形成し、その内径をリング安置部111の外径と同一、またはそれよりも大きく形成する。エッジリング部材120の内側部122は外側部121の内周面から内側へリング安置部111の垂直面112に近接するように突出させた構成であり、内側部122の上端部と下端部は外側部121の内周面上端部と下端部から同一な高さを有して下向及び上向の段差があるようにそれぞれ形成される。
言い換えれば、エッジリング部材120の外側部121と内側部122は外側部121の内周面から内側へ所定の長さだけ延長され、外側部121の上端部と下端部からそれぞれ同一な高さを有するように下向及び上向にその厚さを縮小させたものである。即ち、より縮小された厚さを有するように内側部122が形成される。従って、エッジリング部材120において外側部121の上端部と内側部122の上端部との間の高さは外部側121の下端部と内側部122の下端部との間の高さと同一である。
このとき、外側部121の底面から内側部122の上部面に至る高さはリング安置部111の垂直面112と同一な高さにし、内側部122の内周面は静電チャック110の垂直面112と殆ど接触するように近接する程度の直径で形成する。
エッジリング部材120において外側部121の幅は8.0〜14.0mmに形成し、内側部122の幅は0.5〜2.5mmに形成することが好ましい。
そして、エッジリング部材120の内側部122は上部面と底面が鏡面加工され、外側部121の上部面と底面はラッピング加工により粗く加工される。
エッジリング部材120の内側部122の底面に具備されるスペーサー部材130はその厚さがエッジリング部材120の外側部121と内側部122の段差だけの高さを有するように形成され、静電チャック110でリング安置部111の水平面113に安着する平板の構成である。
スペーサー部材130は内側の終端部、即ち、内周面が静電チャック110の垂直面112に近接する大きさを有し、このようなスペーサー部材130は幅が0.2〜2.5mmに形成することが一番好ましい。
(第2実施例)
図4と図5は本発明による第2実施例を示し、以後の実施例で前述の実施例と同一な構成は同一符号を付す。
ウェハWが安着する静電チャック110の外周縁上端部は内側へ所定の深さを有するように下がらせることにより、上部面がウェハWの直径よりも小さく形成される。このとき、内側へ下がらせた静電チャック110の段差のあるリング安置部111には通常静電チャック110のエッジ部が食刻されないようにするためのエッジリングが具備され、このような構成は従来の食刻装置とほとんど類似である。
そして、静電チャック110の外周縁上端部に形成したリング安置部111にはエッジリング部材120及びスペーサー部材130からなるエッジリングが安置され、その構成は前述の第1実施例と同一である。
即ち、エッジリング部材120は互いにその厚さを異にするリング形状の外側部121と内側部122が一体に連結された構成であり、スペーサー部材130はエッジリング部材120の内側部122の底面を支持しながら、エッジリング部材120が恒常的に一定な高さを維持できるようにする。
エッジリング部材120の外側部121は静電チャック110の外周縁上端部に形成したリング安置部111の垂直面112の高さよりもその厚さを厚く形成し、内径をリング安置部111の外径と同一、またはそれよりも大きく形成する。エッジリング部材120の内側部122は外側部121の内周面から内側へリング安置部111の垂直面112に近接するように突出させた構成であり、内側部122の上端部と下端部は外側部121の内周面上端部と下端部から同一な高さを有して下向及び上向の段差があるようにする。これにより、エッジリング部材120の外側部121上端部と内側部122上端部との間の高さは外側部121下端部と内側部122下端部との間の高さと同一である。
一方、外側部121の底面から内側部122の上部面に至る高さはリング安置部111の垂直面112と同一な高さにし、内側部122の内周面は静電チャック110の垂直面112と殆ど接触するように近接する程度の直径で形成する。
エッジリング部材120で外側部121の幅は8.0〜14.0mmに形成し、内側部122の幅は0.5〜2.5mmに形成することが好ましい。
そして、エッジリング部材120の内側部122は上部面と底面が鏡面加工され、外側部121の上部面と底面はラッピング加工により粗く加工される。
スペーサー部材130はエッジリング部材120の外側部121と内側部122の段差だけの高さをその厚さとして形成され、静電チャック110でリング安置部111の水平面に安着する平板の構成であり、スペーサー部材130は内側の終端部、即ち、内周面が静電チャック110の垂直面112に近接する大きさになるようにし、このようなスペーサー部材130はその幅を0.2〜2.5mmに形成することが好ましい。
このように静電チャック110のリング安置部にエッジリング部材120及びスペーサー部材130を備えた構成は第1実施例の構成と同一であるが、本実施例はこのようなエッジリングとともにウェハWの上方、特にプラズマ形成部位よりも上方のプロセスチャンバー100の外壁に、リング形状の鉄芯にコイルを巻いた電磁石部材200が備えられることをその特徴とする。
この電磁石部材200は上述のようにプロセスチャンバー100の外周面にそってカバーする構成であり、リング形状の鉄芯に外周面にそって電磁石コイル210を多数巻いた形状であり、この電磁石部材200はプロセスチャンバー100のプラズマ形成高さよりも上側に位置する外壁に固定設置される。
このような電磁石部材200に電源を印加して図面の矢印方向に電流が流れるようにすると、ファラデー原理により電界は下向の方向性を有するため、ウェハWの上方に形成されるプラズマイオンの衝突速度を一層増加させる。
このとき、プラズマイオンが加速されるため、中心部だけでなくウェハWのエッジ部位でも食刻特性が向上する。
言い換えれば、エッジリング部材120によってプラズマの形成範囲を一層拡張させながら、前記プラズマに電界をかけてウェハ方向にプラズマを加速させることにより、特にウェハWのエッジ部位での垂直且つ十分な深さの食刻が可能になる。
(第3実施例)
図6と図7は本発明の第3実施例の構成を示す。本実施例では、ウェハWが安着する静電チャック110の外周縁上端部は内側へ所定深さを有するように下がらせることにより、上部面がウェハWの直径よりも小さく形成され、内側へ下がらせた静電チャック110の段差のあるリング安置部111にはエッジリングが具備され、リング安置部111にはエッジリング部材120及びスペーサー部材130からなるエッジリングが安置される。この構成は、前述の第1実施例及び第2実施例と同一である。
エッジリング部材120は互いにその厚さを異にするリング形状の外側部121と内側部122が一体に連結された構成であり、エッジリング部材120の外側部121は静電チャック110の外周縁上端部に形成したリング安置部111の垂直面112高さよりもその厚さを厚く形成し、内径をリング安置部111の外径と同一、またはそれよりも大きく形成した形状である。エッジリング部材120の内側部122は外側部121の内周面から内側へリング安置部111の垂直面112に近接するように突出させた構成であり、内側部122の上端部と下端部は外側部121の内周面の上端部と下端部から同じ高さを有して下向及び上向の段差があるように形成される。これにより、エッジリング部材120の外側部121の上端部と内側部122の上端部との間の高さは外側部121の下端部と内側部122の下端部との間の高さと同一である。
一方、外側部121の底面から内側部122の上部面に至る高さはリング安置部111の垂直面112と同一な高さにし、内側部122の内周面は静電チャック110の垂直面112と殆ど接触するように近接する程度の直径で形成する。
エッジリング部材120において外側部121の幅は8.0〜14.0mmに形成し、内側部122の幅は0.5〜2.5mmに形成することが好ましい。
そして、エッジリング部材120の内側部122は上部面と底面が鏡面加工され、外側部121の上部面と底面はラッピング加工により粗く加工される。
スペーサー部材130はエッジリング部材120の内側部122の底面を支持しながら、エッジリング部材120が恒常的に一定な高さを維持できるように具備される。
スペーサー部材130はその厚さがエッジリング部材120の外側部121と内側部122の段差だけの高さを有するように形成され、静電チャック110でリング安置部111の水平面に安着する平板の構成であり、内側の終端部、即ち、内周面が静電チャック110の垂直面112に近接する大きさを有し、幅は0.2〜2.5mmに形成することが好ましい。
本実施例では、プロセスチャンバー100のプラズマ形成部位よりも上方の外壁にそって複数のマグネット部材300が具備される。
このとき、マグネット部材300にはN、S極が互いに対応して形成されるため、プロセスチャンバー100の外壁にそって同一な順序に配列され、平面的にみたときに左側にはN極が、右側にはS極がそれぞれ位置する。
このようにN極とS極を外壁にそって形成すると、N極とS極との間で発生する磁界により下向の方向性を有する磁力が形成されるため、この磁力をプラズマにかけるようにする。
このようにマグネット部材300が具備されると、前述の第2実施例のようにファラデー原理によりプラズマイオンをウェハWに向けて加速させることができる。
このとき、プロセスチャンバー100の外壁に隣接する部分に形成される磁界はプロセスチャンバー100の中心部に形成される磁界に比べて大きいため、ウェハWのエッジ部位でのプラズマの直進性を高めることができる。
従って、エッジリング部材120によってプラズマの形成範囲を一層拡張させながら、このプラズマに磁界をかけると、プラズマイオンがウェハW側に加速され、特にウェハWのエッジ部位での垂直且つ十分な深さの食刻を可能にする。
一方、プロセスチャンバー100の外壁に具備されるマグネット部材300は自体に磁界が形成されるが、隣接するマグネット部材300とも磁界を形成することができる。しかし、隣接のマグネット部材300と形成する磁界は自体に形成する磁界とは正反対の方向性を有す。従って、マグネット部材300同士は、マグネット部材300間の磁界形成がマグネット部材300自体に形成される磁界に影響を与えないように十分な距離で離隔されることが好ましい。
(第4実施例)
図8と図9は本発明による第4実施例を示す。本実施例では、ウェハWが安着する静電チャック110の外周縁上端部は内側へ所定の深さを有するように下がらせることにより、上部面がウェハWの直径よりも小さく形成され、内側へ下がらせた静電チャック110の段差のあるリング安置部111にはエッジリングが具備され、リング安置部111にはエッジリング部材120及びスペーサー部材130からなるエッジリングが安置される。
エッジリング部材120は互いにその厚さを異にするリング形状の外側部121と内側部122が一体に連結された構成であり、エッジリング部材120の外側部121は静電チャック110の外周縁上端部に形成したリング安置部111の垂直面112の高さよりもその厚さを厚く形成し、内径をリング安置部111の外径と同一、またはそれよりも大きく形成した形状である。エッジリング部材120の内側部122は外側部121の内周面から内側へリング安置部111の垂直面112に近接するように突出させた構成であり、内側部122の上端部と下端部は外側部121の内周面上端部と下端部からそれぞれ同一な高さで下向及び上向の段差を有する。これにより、エッジリング部材120の外側部121の上端部と内側部122の上端部との間の高さは外側部121の下端部と内側部122の下端部との間の高さと同一である。
一方、外側部121の底面から内側部122の上部面に至る高さはリング安置部111の垂直面122と同一な高さであり、内側部122の内周面は静電チャック110の垂直面112とほとんど接触するように近接する直径で形成する。
エッジリング部材120で外側部121の幅は8.0〜14.0mmに形成し、内側部122の幅は0.5〜2.5mmに形成することが好ましい。
そして、エッジリング部材120の内側部122は上部面と底面が鏡面加工され、外側部121の上部面と底面はラッピング加工により粗く加工される。
スペーサー部材130はエッジリング部材120の内側部122底面を支持しながら、エッジリング部材120が恒常的に一定した高さを維持できるように具備される。
スペーサー部材130はその厚さがエッジリング部材120の外側部121と内側部122の段差だけの高さを有するように形成され、静電チャック110でリング安置部111の水平面に安着する平板の構成であり、内側の終端部、即ち、内周面が静電チャック110の垂直面112に近接する大きさを有し、その幅は0.2〜2.5mmに形成することが好ましい。
このような構成は上述の実施例のエッジリング構成と同一である。
但し、本実施例ではプロセスチャンバー100の外壁にプラズマの形成部位を基準に長方形の電磁石部材400が複数具備されることをその特徴とする。
本実施例での電磁石部材400は長方形のリング形状の鉄芯に電磁石コイルを巻いた形状であり、このような電磁石部材400は中間ほどの高さの部分がプロセスチャンバー100のプラズマが形成される部位に位置するようにプロセスチャンバー100の外壁にそって具備される。
長方形の電磁石部材400に電源を印加すると、電磁石部材400を通じてプラズマの外側部に電界がかけられ、プラズマイオンがウェハW方向に加速される。
これにより、ウェハWのエッジ部でプラズマイオンが加速されてウェハWに衝突すると、パターンの垂直特性がよくなるだけでなく、十分な深さを有するパターンを形成することができる。
このような実施例から分かるように、本発明では簡単なエッジリングの構造改善を通して、ウェハの上部に形成されるプラズマの形成範囲を一層拡張させてウェハのエッジ部位でのプラズマ衝突角度が垂直に近い特性を有するようにさせることにより、パターンの垂直特性が改善され、また、少なくともウェハエッジ部位でのプラズマ衝突速度を加速させることにより、優れた垂直特性を有するとともに必要とされる深さまで十分に食刻を行うことができ、開口部の形成が不完全という誤謬の発生を未然に防止することができる。
一方、上述の説明で多くの事項を具体的に記載したが、それらは発明の範囲を限定するものでなく、好ましい実施例の例示として解釈されるべきである。
従って、本発明の範囲は説明された実施例により定められるものでなく、特許請求範囲に記載された技術的思想により定められるべきである。
本発明の第1実施例による半導体食刻装置の要部構成を分離した状態を示す拡大断面図である。 本発明の第1実施例による半導体食刻装置の要部構成を示す拡大断面図である。 本発明の第1実施例によるエッジリング部材及びスペーサーリング部材を分離し切断した状態を示す斜視図である。 本発明の第2実施例による半導体食刻装置を示す断面図である。 本発明の第2実施例による電磁石部材の装着構造を示す平面図である。 本発明の第3実施例による半導体食刻装置を示す断面図である。 本発明の第3実施例によるマグネット部材の装着構造を示す平面図である。 本発明の第4実施例による半導体食刻装置を示す斜視図である。 本発明による第4実施例による半導体食刻装置を示す断面図である。 従来の一般の半導体食刻装置を示す断面図である。 従来の半導体食刻装置においてウェハエッジ部位にプラズマイオンが衝突する状態を示す拡大断面図である。 従来の半導体食刻装置を用いて食刻されたウェハのエッジ部位でのパターン不良を示す拡大断面図である。
符号の説明
100 プロセスチャンバー、110 静電チャック、111 リング安置部、112 垂直面、113 水平面、120 エッジリング部材、121 外側部、122 内側部、130 スペーサー部材、200、400 電磁石部材、300 マグネット部材、W ウェハ

Claims (19)

  1. プロセスチャンバーの内部でウェハが安着するように設置される静電チャックの外周縁上端部を内側へ下がらせることにより段差を有するように形成されたリング安置部に、前記静電チャックのエッジ部食刻を防止するためのエッジリングを備える半導体食刻装置において、
    前記静電チャックのリング安置部の垂直面高さよりも厚く形成された外側部と、該外側部の内周面から内側へ前記リング安置部の垂直面に近接するように突出し、上端部及び下端部が前記外側部の内周面の上端部及び下端部から同一な高さで下向及び上向の段差を有するように形成されている内側部とからなるエッジリング部材と、
    前記静電チャックのリング安置部の水平面に安着して前記エッジリング部材の内側部の底面を支持し、前記外側部及び前記内側部の各段差に対応する厚さを有するリング形状のスペーサー部材と、
    を備えることを特徴とする半導体食刻装置。
  2. 前記エッジリング部材は、前記外側部の底面から前記内側部の上部面に至る高さが前記リング安置部の垂直面の高さと同一であることを特徴とする請求項1に記載の半導体食刻装置。
  3. 前記エッジリング部材の内側部は、内周面が前記静電チャックのリング安置部側垂直面とほぼ接触するように近接する程度の直径を有するように形成されることを特徴とする請求項1に記載の半導体食刻装置。
  4. 前記スペーサー部材は、内周面が前記静電チャックのリング安置部側垂直面に近接することを特徴とする請求項1に記載の半導体食刻装置。
  5. プロセスチャンバーの内部でウェハが安着するように設置される静電チャックの外周縁上端部を内側へ下がらせることにより段差を有するように形成されたリング安置部に、前記静電チャックのエッジ部食刻を防止するためのエッジリングを備える半導体食刻装置において、
    前記静電チャックのリング安置部の垂直面高さよりも厚く形成された外側部と、該外側部の内周面から内側へ前記リング安置部の垂直面に近接するように突出し、上端部及び下端部が前記外側部の内周面の上端部及び下端部から同一な高さで下向及び上向の段差を有するように形成されている内側部とが一体に形成されるエッジリング部材と、
    前記静電チャックのリング安置部の水平面に安着して前記エッジリング部材の内側部の底面を支持し、前記外側部及び前記内側部の各段差に対応する厚さを有するリング形状のスペーサー部材と、
    プラズマ形成領域よりも上方で前記プロセスチャンバーの外壁にそって設けられ、円筒形状の鉄芯にコイルが巻かれ、前記ウェハの上方で形成されるプラズマに電磁気力を加える電磁石部材と、
    を備えることを特徴とする半導体食刻装置。
  6. 前記エッジリング部材は、前記外側部の底面から前記内側部の上部面に至る高さが前記リング安置部の垂直面の高さと同一であることを特徴とする請求項5に記載の半導体食刻装置。
  7. 前記エッジリング部材は、前記内側部の内周面が前記静電チャックのリング安置部側垂直面とほぼ接触するように近接する程度の直径を有するように形成されることを特徴とする請求項5に記載の半導体食刻装置。
  8. 前記スペーサー部材は、内周面が前記静電チャックのリング安置部側垂直面に近接することを特徴とする請求項5に記載の半導体食刻装置。
  9. 前記電磁石部材には電界が下向の方向性を有するように電流が流されることを特徴とする請求項5に記載の半導体食刻装置。
  10. プロセスチャンバーの内部でウェハが安着するように設置される静電チャックの外周縁上端部を内側へ下がらせることにより段差を有するように形成されたリング安置部に、前記静電チャックのエッジ部食刻を防止するためのエッジリングを備える半導体食刻装置において、
    前記静電チャックのリング安置部の垂直面高さよりも厚く形成される外側部と、該外側部の内周面から内側へ前記内周面の上端部及び下端部から同一な高さで下向及び上向の段差を有するように形成される内側部とが一体に形成されるエッジリング部材と、
    前記静電チャックのリング安置部の水平面に安着して前記エッジリング部材の内側部の底面を支持し、前記外側部及び前記内側部の各段差に対応する厚さを有するリング形状のスペーサー部材と、
    プラズマ形成領域よりも上方で前記プロセスチャンバーの外壁にそって配列され、同一な極性が同一な方向を有するように複数配列され、前記ウェハの上方で形成されるプラズマに磁気力を加えるマグネット部材と、
    を備えることを特徴とする半導体食刻装置。
  11. 前記エッジリング部材は、前記外側部の底面から前記内側部の上部面に至る高さが前記リング安置部の垂直面の高さと同一になるように形成されることを特徴とする請求項10に記載の半導体食刻装置。
  12. 前記エッジリング部材は、前記内側部の内周面が前記静電チャックのリング安置部側垂直面とほぼ接触するように近接する程度の直径を有するように形成されることを特徴とする請求項10に記載の半導体食刻装置。
  13. 前記スペーサー部材は、内周面が前記静電チャックのリング安置部側垂直面に近接することを特徴とする請求項10に記載の半導体食刻装置。
  14. 前記マグネット部材は、平面的にみたときに左側にN極が位置し、右側にS極が位置し、磁界が下向の方向性を有することを特徴とする請求項10に記載の半導体食刻装置。
  15. プロセスチャンバーの内部でウェハが安着するように設置される静電チャックの外周縁上端部を内側へ下がらせることにより段差を有するように形成されたリング安置部に、前記静電チャックのエッジ部食刻を防止するためのエッジリングを備える半導体食刻装置において、
    前記静電チャックのリング安置部の垂直面高さよりも厚く形成される外側部と、該外側部の内周面から内側へ前記リング安置部の垂直面に近接するように突出し、上端部及び下端部が前記外側部の内周面の上端部及び下端部から同一な高さで下向及び上向の段差を有するように形成された内側部とが一体に形成されるエッジリング部材と、
    前記静電チャックのリング安置部の水平面に安着して前記エッジリング部材の内側部の底面を支持し、前記外側部及び前記内側部の各段差に対応する厚さを有するリング形状のスペーサー部材と、
    長方形のリング状鉄芯に電磁石コイルが巻かれ、前記プロセスチャンバー内のプラズマ形成領域に中間部が位置し、前記プロセスチャンバーの外壁に沿って複数具備されてプラズマに電磁気力を加える電磁石部材と、
    を備えることを特徴とする半導体食刻装置。
  16. 前記エッジリング部材は、前記外側部の底面から前記内側部の上部面に至る高さが前記リング安置部の垂直面の高さと同一になるように形成されることを特徴とする請求項15に記載の半導体食刻装置。
  17. 前記エッジリング部材は、前記内側部の内周面が前記静電チャックのリング安置部側垂直面とほぼ接触するように近接する程度の直径を有するように形成されることを特徴とする請求項15に記載の半導体食刻装置。
  18. 前記スペーサー部材は、内周面が前記静電チャックのリング安置部側垂直面に近接することを特徴とする請求項15に記載の半導体食刻装置。
  19. 前記電磁石部材には電界が下向の方向性を有するように電流が流されることを特徴とする請求項15に記載の半導体食刻装置。
JP2005206992A 2004-07-20 2005-07-15 半導体食刻装置 Pending JP2006032965A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056176A KR100610010B1 (ko) 2004-07-20 2004-07-20 반도체 식각 장치

Publications (1)

Publication Number Publication Date
JP2006032965A true JP2006032965A (ja) 2006-02-02

Family

ID=35655893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005206992A Pending JP2006032965A (ja) 2004-07-20 2005-07-15 半導体食刻装置

Country Status (6)

Country Link
US (1) US20060016561A1 (ja)
JP (1) JP2006032965A (ja)
KR (1) KR100610010B1 (ja)
CN (1) CN1725451A (ja)
DE (1) DE102005033443B4 (ja)
TW (1) TW200605183A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140423A (ja) * 2004-11-15 2006-06-01 Tokyo Electron Ltd フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
KR100835408B1 (ko) 2006-12-28 2008-06-04 동부일렉트로닉스 주식회사 베벨 식각 장치의 가변 인슐레이터
US8192577B2 (en) 2004-11-15 2012-06-05 Tokyo Electron Limited Focus ring, plasma etching apparatus and plasma etching method
KR101433411B1 (ko) 2007-01-26 2014-08-26 램 리써치 코포레이션 갭이 제어되는 베벨 에처
JP2019054274A (ja) * 2007-04-27 2019-04-04 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 環状のバッフル

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8398778B2 (en) * 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
US8469368B2 (en) * 2008-08-19 2013-06-25 Lam Research Corporation Edge rings for electrostatic chucks
KR100903306B1 (ko) * 2008-10-08 2009-06-16 주식회사 아이피에스 진공처리장치
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
KR200479167Y1 (ko) * 2010-01-27 2015-12-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 제조 챔버의 링 어셈블리
CN102148151A (zh) * 2010-02-10 2011-08-10 无锡华润上华半导体有限公司 刻蚀设备和氮化硅的刻蚀方法
CN103094037B (zh) * 2011-11-08 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种夹持装置及应用该夹持装置的等离子体加工设备
CN103165374B (zh) * 2011-12-08 2017-05-10 中微半导体设备(上海)有限公司 一种等离子体处理装置及应用于等离子处理装置的边缘环
FR2985087B1 (fr) * 2011-12-21 2014-03-07 Ion Beam Services Support comportant un porte-substrat electrostatique
WO2015116245A1 (en) * 2014-01-30 2015-08-06 Applied Materials, Inc. Gas confiner assembly for eliminating shadow frame
CN204696086U (zh) * 2014-06-18 2015-10-07 应用材料公司 一种用于处理基板的罩框和基板支撑组件
JP6435247B2 (ja) * 2015-09-03 2018-12-05 新光電気工業株式会社 静電チャック装置及び静電チャック装置の製造方法
EP3330797A1 (en) 2016-12-02 2018-06-06 ASML Netherlands B.V. A method to change an etch parameter
CN114137803A (zh) 2016-12-02 2022-03-04 Asml荷兰有限公司 改变蚀刻参数的方法
KR102411813B1 (ko) 2017-05-05 2022-06-22 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 프로세스의 수율의 예측 방법
US10199252B2 (en) * 2017-06-30 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal pad for etch rate uniformity
JP7265493B2 (ja) 2017-07-17 2023-04-26 エーエスエムエル ネザーランズ ビー.ブイ. 情報を測定する装置及び方法
EP3432071A1 (en) 2017-07-17 2019-01-23 ASML Netherlands B.V. Information determining apparatus and method
EP3457212A1 (en) 2017-09-18 2019-03-20 ASML Netherlands B.V. Method of controlling a patterning process, device manufacturing method
US20190119815A1 (en) * 2017-10-24 2019-04-25 Applied Materials, Inc. Systems and processes for plasma filtering
EP3518040A1 (en) 2018-01-30 2019-07-31 ASML Netherlands B.V. A measurement apparatus and a method for determining a substrate grid
EP3531207A1 (en) 2018-02-27 2019-08-28 ASML Netherlands B.V. Alignment mark positioning in a lithographic process
JP7089977B2 (ja) * 2018-08-02 2022-06-23 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US11796978B2 (en) 2018-11-26 2023-10-24 Asml Netherlands B.V. Method for determining root causes of events of a semiconductor manufacturing process and for monitoring a semiconductor manufacturing process
EP3705959A1 (en) 2019-03-04 2020-09-09 ASML Netherlands B.V. Method for determining root causes of events of a semiconductor manufacturing process and for monitoring a semiconductor manufacturing process
EP3891558A1 (en) 2018-12-03 2021-10-13 ASML Netherlands B.V. Method to predict yield of a semiconductor manufacturing process
CN113168116B (zh) 2018-12-07 2024-04-16 Asml荷兰有限公司 用于确定影响半导体制造过程中的产率的根本原因的方法
EP3693795A1 (en) 2019-02-06 2020-08-12 ASML Netherlands B.V. Method for decision making in a semiconductor manufacturing process
CN113366390B (zh) 2019-01-29 2024-02-20 Asml荷兰有限公司 半导体制造过程中的决定方法
US20220236647A1 (en) 2019-08-20 2022-07-28 Asml Netherlands B.V. Method for controlling a semiconductor manufacturing process
EP3848757A1 (en) 2020-01-13 2021-07-14 ASML Netherlands B.V. Method for controlling a lithographic apparatus
EP4018263B1 (en) 2019-08-22 2023-08-30 ASML Netherlands B.V. Method for controlling a lithographic apparatus
KR102114891B1 (ko) * 2019-11-18 2020-05-26 주식회사 기가레인 플라즈마 처리 장치
EP3910417A1 (en) 2020-05-13 2021-11-17 ASML Netherlands B.V. Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process
CN115398345A (zh) 2020-04-02 2022-11-25 Asml荷兰有限公司 在半导体制造过程中用于确定对于一组衬底的检查策略的方法
KR20230075448A (ko) 2020-09-28 2023-05-31 에이에스엠엘 네델란즈 비.브이. 타겟 구조체, 연관된 방법 및 장치
US20240004309A1 (en) 2020-12-21 2024-01-04 Asml Netherlands B.V. A method of monitoring a lithographic process
EP4030236A1 (en) 2021-01-18 2022-07-20 ASML Netherlands B.V. A method of monitoring a lithographic process and associated apparatuses
US20240004307A1 (en) 2020-12-24 2024-01-04 Asml Netherlands B.V. Lithographic method
EP4050416A1 (en) 2021-02-25 2022-08-31 ASML Netherlands B.V. Lithographic method
EP4036646A1 (en) 2021-01-29 2022-08-03 ASML Netherlands B.V. Metrology methods and appratuses
EP4040233A1 (en) 2021-02-03 2022-08-10 ASML Netherlands B.V. A method of determining a measurement recipe and associated metrology methods and appratuses
EP4050328A1 (en) 2021-02-25 2022-08-31 ASML Netherlands B.V. Method to predict metrology offset of a semiconductor manufacturing process
EP4113210A1 (en) 2021-07-01 2023-01-04 ASML Netherlands B.V. A method of monitoring a measurement recipe and associated metrology methods and apparatuses
EP4120019A1 (en) 2021-07-12 2023-01-18 ASML Netherlands B.V. Method of determining a correction for at least one control parameter in a semiconductor manufacturing process
EP4191337A1 (en) 2021-12-01 2023-06-07 ASML Netherlands B.V. A method of monitoring a lithographic process and associated apparatuses
WO2023036526A1 (en) 2021-09-07 2023-03-16 Asml Netherlands B.V. A method of monitoring a lithographic process and associated apparatuses
EP4174577A1 (en) 2021-11-01 2023-05-03 ASML Netherlands B.V. Method of determining a performance parameter distribution
EP4357854A1 (en) 2022-10-20 2024-04-24 ASML Netherlands B.V. Method of predicting a parameter of interest in a semiconductor manufacturing process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527285A (ja) * 1997-12-19 2001-12-25 ラム リサーチ コーポレーション フォーカスリングおよびそのための方法
JP2002016126A (ja) * 2000-04-25 2002-01-18 Tokyo Electron Ltd 被処理体の載置装置
JP2003100716A (ja) * 2001-09-20 2003-04-04 Tokyo Electron Ltd プラズマ処理装置
JP2004511901A (ja) * 2000-10-06 2004-04-15 ラム リサーチ コーポレーション 静電気的にクランプされるプラズマ処理用エッジリング

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
US6673199B1 (en) * 2001-03-07 2004-01-06 Applied Materials, Inc. Shaping a plasma with a magnetic field to control etch rate uniformity
KR20020095324A (ko) * 2001-06-14 2002-12-26 삼성전자 주식회사 고주파 파워를 이용하는 반도체장치 제조설비
US7374636B2 (en) * 2001-07-06 2008-05-20 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
US7086347B2 (en) * 2002-05-06 2006-08-08 Lam Research Corporation Apparatus and methods for minimizing arcing in a plasma processing chamber
US6767844B2 (en) * 2002-07-03 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma chamber equipped with temperature-controlled focus ring and method of operating
US6896765B2 (en) * 2002-09-18 2005-05-24 Lam Research Corporation Method and apparatus for the compensation of edge ring wear in a plasma processing chamber
US7252738B2 (en) * 2002-09-20 2007-08-07 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001527285A (ja) * 1997-12-19 2001-12-25 ラム リサーチ コーポレーション フォーカスリングおよびそのための方法
JP2002016126A (ja) * 2000-04-25 2002-01-18 Tokyo Electron Ltd 被処理体の載置装置
JP2004511901A (ja) * 2000-10-06 2004-04-15 ラム リサーチ コーポレーション 静電気的にクランプされるプラズマ処理用エッジリング
JP2003100716A (ja) * 2001-09-20 2003-04-04 Tokyo Electron Ltd プラズマ処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140423A (ja) * 2004-11-15 2006-06-01 Tokyo Electron Ltd フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
JP4645167B2 (ja) * 2004-11-15 2011-03-09 東京エレクトロン株式会社 フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
US8192577B2 (en) 2004-11-15 2012-06-05 Tokyo Electron Limited Focus ring, plasma etching apparatus and plasma etching method
KR100835408B1 (ko) 2006-12-28 2008-06-04 동부일렉트로닉스 주식회사 베벨 식각 장치의 가변 인슐레이터
KR101433411B1 (ko) 2007-01-26 2014-08-26 램 리써치 코포레이션 갭이 제어되는 베벨 에처
JP2019054274A (ja) * 2007-04-27 2019-04-04 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 環状のバッフル

Also Published As

Publication number Publication date
DE102005033443B4 (de) 2007-11-29
KR100610010B1 (ko) 2006-08-08
DE102005033443A1 (de) 2006-02-23
KR20060008438A (ko) 2006-01-27
CN1725451A (zh) 2006-01-25
TW200605183A (en) 2006-02-01
US20060016561A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
JP2006032965A (ja) 半導体食刻装置
US11476093B2 (en) Plasma etching systems and methods with secondary plasma injection
US10522332B2 (en) Plasma processing system, electron beam generator, and method of fabricating semiconductor device
US6341574B1 (en) Plasma processing systems
JP6891123B2 (ja) 電子ビームプラズマリアクタおよびワークピース処理方法
JP5328731B2 (ja) プラズマ・エッチング中に帯電粒子からウェハを遮蔽する方法
JP6284825B2 (ja) プラズマ処理装置
KR102415847B1 (ko) 유니버설 프로세스 키트
US9390943B2 (en) Substrate processing apparatus
JP2008166822A (ja) 中性ビームを用いるエッチング装置
JP2002289595A (ja) エッチング装置およびエッチング方法
KR100602342B1 (ko) 플라즈마 처리 장치
KR100712125B1 (ko) 유도결합형 플라즈마 처리장치
JP4698625B2 (ja) プラズマ処理装置
US9396955B2 (en) Plasma tuning rods in microwave resonator processing systems
JP4251817B2 (ja) プラズマ生成用ポイントカスプ磁界を作るマグネット配列およびプラズマ処理装置
KR20040021809A (ko) 부위별로 단면적이 다른 안테나를 구비한 유도결합플라즈마 발생장치
KR20100020126A (ko) 라이너 어셈블리 및 이를 구비하는 플라즈마 처리 장치
KR20070041959A (ko) 플라즈마 처리설비
KR100739959B1 (ko) 반도체 장치 제조용 식각 챔버
TW202025215A (zh) 電漿處理用方法及設備
JP2005150665A (ja) プラズマエッチング装置
KR20060084699A (ko) 유도결합형 플라즈마 처리장치
KR20060134675A (ko) 건식 식각 장치
KR20090007823A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111014