DE102005033443B4 - Vorrichtung zum Ätzen von Halbleitern - Google Patents

Vorrichtung zum Ätzen von Halbleitern Download PDF

Info

Publication number
DE102005033443B4
DE102005033443B4 DE102005033443A DE102005033443A DE102005033443B4 DE 102005033443 B4 DE102005033443 B4 DE 102005033443B4 DE 102005033443 A DE102005033443 A DE 102005033443A DE 102005033443 A DE102005033443 A DE 102005033443A DE 102005033443 B4 DE102005033443 B4 DE 102005033443B4
Authority
DE
Germany
Prior art keywords
ring
processing chamber
etching
wafer
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005033443A
Other languages
English (en)
Other versions
DE102005033443A1 (de
Inventor
Sung-Sok Suwon Choi
Jin-Jun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005033443A1 publication Critical patent/DE102005033443A1/de
Application granted granted Critical
Publication of DE102005033443B4 publication Critical patent/DE102005033443B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

Vorrichtung zum Ätzen von Halbleitern, aufweisend:
eine elektrostatische Haltevorrichtung innerhalb einer Bearbeitungskammer, wobei ein Umfangsbereich eines obersten Abschnitts der elektrostatischen Haltevorrichtung um einen festen Abstand nach unten auf eine feste Tiefe ausgespart ist, um ein abgestuftes Ringmontageteil auszubilden;
ein Umrandungsringelement, welches ein äußeres Teil und ein inneres Teil in einem Körper aufweist, wobei das äußere Teil eine Dicke aufweist, die größer als eine Höhe einer vertikalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung ist, und wobei das innere Teil von einer Innendurchmesseroberfläche des äußeren Teils nach innen hervorsteht, um nahe an der vertikalen Oberfläche des Ringmontageteils angeordnet zu sein, wobei eine obere Oberfläche und eine untere Oberfläche des inneren Teils jeweils um eine gleiche Höhe von oberen und unteren Innendurchmesseroberflächen des äußeren Teils aufwärts und abwärts gestuft sind; und
ein Spacer-Element, welches eine Ringform aufweist und auf einer horizontalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung angeordnet ist, wobei...

Description

  • BEZUG ZU VERWANDTEN ANMELDUNGEN
  • Diese Erfindung beansprucht nach § 119 des Titels 35 des United States Code die Priorität der am 20. Juli 2004 eingereichten koreanischen Patentanmeldung 2004-56176, deren Inhalt hierdurch durch Bezug in seiner Gesamtheit zu allen Zwecken aufgenommen wird, als ob dieser hierin vollständig dargelegt wäre.
  • HINTERGRUND UND ZUSAMMENFASSUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Vorrichtung zum Ätzen von Halbleitern, welche durch Steuern einer Ätzrate an einem Rand des Wafers sowie einer Strömung eines Reaktionsgases in der Lage ist ein vollkommen gleichmäßiges Ätzen auf einem Wafer durchzuführen.
  • Beschreibung
  • Im Allgemeinen wird ein Ätzverfahren für die Herstellung von Halbleitervorrichtungen zum Ausbilden einer gewünschten Struktur aus einem Schichtmaterial, welches auf dem Halbleitersubstrat ausgebildet ist, verwendet, und für ein solches Verfahren wird eine Ätzvorrichtung benötigt.
  • Eine Ätzvorrichtung zum Ausbilden einer Struktur kann insbesondere eine Plasmaätzvorrichtung oder eine Trockenätzvorrichtung sein, und eine solche Ätzvorrichtung wird hauptsachlich für eine Technologie verwendet, welche eine Entwurfsregel unter 0,15 μm erfordert.
  • 1 stellt eine Trockenätzvorrichtung dar. Bezugnehmend auf 1 enthält eine Bearbeitungskammer 10 eine elektrostatische Haltevorrichtung 11, auf welcher ein Wafer W montiert ist. Eine untere Elektrode 12 ist unter der elektrostatischen Haltevorrichtung 11 vorgesehen. Eine obere Elektrode 13 ist in einem vorbestimmten Abstand über der elektrostatischen Haltevorrichtung 11 vorgesehen.
  • Ein Reaktionsgas wird in die Bearbeitungskammer von oben, oder von einer Seite der Bearbeitungskammer 10, wo die obere Elektrode 13 vorgesehen ist, zugeführt.
  • In einem Zustand, in welchem der Wafer W stabil auf der elektrostatischen Haltevorrichtung 11 der Bearbeitungskammer 10 montiert ist, wird Reaktionsgas in die Bearbeitungskammer zugeführt, und es wird ebenfalls eine HF-Vorspannung an die untere Elektrode 12 und die obere Elektrode 13 angelegt. Plasma wird entsprechend auf dem Wafer W erzeugt und dieses Plasma kollidiert mit dem Schichtmaterial des Wafers W und führt ein Ätzen durch.
  • In dem Ätzverfahren des Wafers W unter Verwendung von Plasma ist eine äußere Seite bzw. ein Rand des Wafers W, welcher auf der elektrostatischen Haltevorrichtung vorgesehen ist, durch einen Fokusring 14 umgeben, welcher im allgemeinen auch als ein Spitzen- bzw. Aufsatzring bezeichnet wird, so daß Plasma auf dem Wafer W konzentriert und gesammelt werden kann.
  • Das Wichtigste bei solch einem Ätzverfahren ist die Gleichmäßigkeit des Ätzens des Wafers.
  • Das durch die Zufuhr von Reaktionsgas und einer angelegten HF-Vorspannung erzeugte Plasma wird im allgemeinen in einer ovalen Form auf dem Wafer W ausgebildet, und die vertikale Bewegung der Plasmaionen, welche mit dem Wafer W kollidie ren, ist in der Mitte des Wafers zufriedenstellend, aber der Kollisionswinkel wird in Richtung des Rands des Wafers W fortschreitend spitzer, wie in 2 gezeigt, welche die Kollision des Plasmas an einem solchen Randabschnitt darstellt.
  • Bezugnehmend auf 2 weist eine obere Oberfläche der elektrostatischen Haltevorrichtung 11, auf welcher der Wafer W montiert ist, einen äußeren Durchmesser auf, der geringer als ein äußerer Durchmesser des Wafers W ist, und ist in Richtung des Inneren der elektrostatischen Haltevorrichtung 11 ausgespart, um eine gestufte Form aufzuweisen.
  • Ein Umrandungsring 15, welcher aus dem gleichen Material wie der Wafer W besteht, ist mit dem gestuften Abschnitt der elektrostatischen Haltevorrichtung 11 ausgerüstet und stützt eine Randoberfläche des Wafers W, zusammen mit der elektrostatischen Haltevorrichtung 11, von unten her ab.
  • Der Fokusring 14 ist außerhalb des Umrandungsringes 15 vorgesehen. Der Fokusring 14 und der Umrandungsring 15 sind auf einem Schattenring 16 montiert, welcher an einem äußeren Umfang einer oberen Oberfläche der unteren Elektrode 12 montiert ist.
  • Auf dem Wafer W in ovaler Form verteiltes Plasma wird jedoch langsam und weist einen spitzen Kollisionswinkel, insbesondere an einem Rand des Wafers W auf, was bewirkt, daß der Wafer W wie in 3 gezeigt eine abgeschrägte Ätzstruktur, aufweist und gleichzeitig nicht auf eine erforderliche Tiefe geätzt wird, was eine Vielzahl von Strukturfehlern wie z. B. ungeöffnete Gräben oder Löcher an einem Randabschnitt des Wafers W verursacht.
  • Solche Fehler senken den Produktionsertrag von Halbleitervorrichtungen und verringern die Produktivität und Zuverlässigkeit der resultierenden Vorrichtungen.
  • Es wäre entsprechend wünschenswert, eine Vorrichtung zum Ätzen von Halbleitern vorzusehen, welche verbesserte vertikale Kollisionseigenschaften von Plasmaionen am Rand des Wafers aufweist, um eine gleichmäßige Ätzrate auf einer gesamten Oberfläche des Wafers zu erzeugen. Es wäre des weiteren wünschenswert, daß der Umrandungsring der Vorrichtung durch „wenden" verwendet werden könnte, wodurch seine Lebensdauer verlängert wird.
  • Gemäß einem Aspekt der Erfindung enthält eine Vorrichtung zum Ätzen von Halbleitern eine elektrostatische Haltevorrichtung, ein Umrandungsringelement und eine Spacer innerhalb einer Bearbeitungskammer. Ein Umfangsbereich eines obersten Abschnitts der elektrostatischen Haltevorrichtung ist um einen festen Abstand auf eine feste Tiefe nach unten ausgespart, um ein abgestuftes Ringmontageteil auszubilden. Das Umrandungsringelement weist ein äußeres Teil und ein inneres Teil in einem Körper auf. Das äußere Teil weist eine größere Dicke als eine Höhe einer vertikalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung auf, und das innere Teil steht von einer Oberfläche inneren Durchmessers des äußeren Teils nach innen hervor, um nahe an der vertikalen Oberfläche des Ringmontageteils angeordnet zu sein. Eine obere Oberfläche und eine untere Oberfläche des inneren Teils sind jeweils um eine gleiche Höhe von oberen und unteren Oberflächen inneren Durchmessers des äußeren Teils aufwärts und abwärts gestuft. Das Spacerelement weist eine Ringform auf, ist auf einer horizontalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung angeordnet, ist adaptiert eine untere Oberfläche des inneren Teils des Umrandungsringelements zu stützen und weist eine Dicke auf, welche der Höhe zwischen der unteren Oberfläche des äußeren Teils und der unteren Oberfläche des inneren Teils des Umrandungsringelements entspricht.
  • Gemäß einem weiteren Aspekt der Erfindung ist der Ausbildungsbereich des auf einer oberen Oberfläche des Wafers ausgebildeten Plasmas durch das Umrandungsringelement und das Spacerelement zum Erweiteren eines Bereichs nach außen erweitert und ein elektrisches Feld oder Magnetfeld ist gleichzeitig mit dem Plasma in Kontakt, wodurch eine Kollisionsgeschwindigkeit von mit dem Wafer kollidierenden Plasmaionen zumindest an einem Rand des Wafers beschleunigt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung ist anhand der nachstehend aufgeführten ausführlichen Beschreibung und der begleitenden Zeichnungen, welche nur zum Zwecke der Darstellung und nicht der Begrenzung der vorliegenden Erfindung vorgesehen sind, vollständig ersichtlich. Es zeigt:
  • 1 eine Schnittansicht, welche einen seitlichen Schnitt eines Teils einer herkömmlichen Ätzvorrichtung darstellt;
  • 2 eine vergrößerte Schnittansicht, welche einen Kollisionszustand von Plasmaionen an dem Rand eines Wafers in einer herkömmlichen Ätzvorrichtung partiell darstellt;
  • 3 ist eine vergrößerte Schnittansicht, welche ein Beispiel eines Strukturfehlers an einem Rand eines Wafers in einer herkömmlichen Ätzvorrichtung partiell darstellt;
  • 4 ist eine Schnittansicht von Hauptkomponenten einer Vorrichtung zum Ätzen von Halbleitern entsprechend einer ersten beispielhaften Ausführungsform;
  • 5 ist eine Schnittansicht, welche einen Trennungszustand von Hauptkomponenten der 4 entsprechend einer ersten beispielhaften Ausführungsform darstellt;
  • 6 ist eine perspektivische Ansicht, welche Halbschnitte von einem Umrandungsringelement und einem Spacerelement entsprechend einer ersten beispielhaften Ausführungsform darstellt;
  • 7 ist eine Schnittansicht, welche einen Seitenschnitt entsprechend einer zweiten beispielhaften Ausführungsform darstellt;
  • 8 ist eine Draufsicht, welche eine Einbaustruktur eines Elektromagnetelements entsprechend einer zweiten beispielhaften Ausführungsform darstellt;
  • 9 ist eine Schnittansicht, welche einen Seitenschnitt entsprechend einer dritten beispielhaften Ausführungsform darstellt;
  • 10 ist eine Draufsicht, welche eine Einbaustruktur eines Magnetelements entsprechend einer dritten beispielhaften Ausführungsform darstellt;
  • 11 ist eine perspektivische Ansicht entsprechend einer vierten beispielhaften Ausführungsform; und
  • 12 ist eine Schnittansicht, welche ein Seitenteil entsprechend einer vierten beispielhaften Ausführungsform darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nachstehend werden beispielhafte Ausführungsformen mit Bezug auf 4 bis 12 ausführlich beschrieben. Es ist dem Fachmann ersichtlich, daß die vorliegende Erfindung in zahlreichen verschiedenen Formen ausgeführt werden kann und nicht auf die nachfolgend beschriebenen Ausführungsformen beschränkt ist. Die im folgenden beschriebenen Ausführungsformen sind beispielhafter Natur.
  • Erste beispielhafte Ausführungsform
  • 4 ist eine Schnittansicht der Hauptkomponenten einer Vorrichtung zum Ätzen von Halbleitern entsprechend einer ersten beispielhaften Ausführungsform. 5 zeigt eine vergrößerte Schnittansicht, welche einen Trennungszustand der Hauptkomponenten von 4 darstellt, und 6 zeigt eine perspektivische Ansicht eines in 4 und 5 gezeigten Umrandungsringelements sowie eines Spacerelements.
  • Wie in den Zeichnungen gezeigt ist ein Umfangsbereich eines oberen Abschnitts einer elektrostatischen Haltevorrichtung 110, auf welcher ein Wafer montiert ist, entsprechend einer ersten beispielhaften Ausführungsform um einen festen Abstand in Richtung ihrem inneren bis zu einer vorbestimmten Tiefe ausgespart, um ein abgestuftes Ringmontageteil 111 auszubilden. Unter dem Umfangsbereich des oberen Abschnitts der elektrostatischen Haltevorrichtung versteht man den Bereich an dem äußeren Umfang der elektrostatischen Vorrichtung 110 nahe ihrer oberen Oberfläche. D. h. wie in 4 gezeigt, ist der äußere Umfang der obersten Oberfläche der elektrostatischen Haltevorrichtung 110, welche durch die vertikale Oberfläche 112 gebildet ist, geringer als der Umfang des abgestuften Basisabschnitts 113 des Ringmontageteils 111, welcher durch die vertikale Oberfläche 119 definiert ist.
  • In dieser Anordnung ist eine obere Oberfläche der elektrostatischen Haltevorrichtung 110 kleiner als ein Durchmesser eines Wafers W, welcher auf der elektrostatischen Haltevorrichtung 110 montiert ist.
  • An dem Ringmontageteil 111 ist ein Umrandungsringelement 120 vorgesehen, um ein Ätzen einer Umrandung der elektrostatischen Haltevorrichtung 110 zu verhindern. Das Umrandungsringelement 120 und ein Spacerelement 130 sind insbesondere an dem Basisabschnitt (der horizontalen Oberfläche) 113 des Ringmontageteils 111, welches an dem Umfangsbereich des oberen Abschnitts des elektrostatischen Halteglieds 111 ausgebildet ist, montiert. Das Umrandungsringelement 120 weist eine Konfiguration auf, bei welcher ein äußeres Teil 121 und ein inneres Teil 122, welche beide eine Ringform und unterschiedliche Dicken aufweisen, in einem Körper verbunden sind. Das Umrandungsringelement 120 weist vorzugsweise ein gleiches Material wie der Wafer W auf. Das Spacerelement 130 stützt die seitlichen und unteren Oberflächen des inneren Teils 122 des Umrandungsringelements 120, so daß das Umrandungsringelement 120 stets eine vorbestimmte Höhe beibehält.
  • Das äußere Teil 121 des Umrandungsringelements 120 weist eine Dicke auf, welche größer als eine Höhe der vertikalen Oberfläche 112 des Ringmontageteils 111 ist, welches an der Umfangsbereich der oberen Oberfläche der elektrostatischen Haltefläche 110 ausgebildet ist. Ein Innendurchmesser des äußeren Teils 121 ist größer als der Innendurchmesser des Ringmontageteils 111. Das innere Teil 122 des Umrandungsringelements 120 ist von einer Innendurchmesseroberfläche des äußeren Teils 121 nach innen hervorstehend ausgebildet, um nahe an der vertikalen Oberfläche 112 des Ringmontageteils 111 angeordnet zu sein. Eine obere Oberfläche und eine untere Oberfläche des inneren Teils 122 sind jeweils um die gleiche Höhe von oberen und unteren Oberflächen inneren Durchmessers des äußeren Teils 121 abwärts und aufwärts gestuft.
  • Durch das Ausbilden des äußeren Teils 121 und des inneren Teils 122 des Umrandungsringelements 120 erstreckt sich mit anderen Worten eine vorbestimmte Lange von einer Oberfläche inneren Durchmessers des äußeren Teils 121 nach innen, und eine Dicke der ausgebildeten Länge wird sowohl nach unten als auch nach oben um eine gleiche Höhe von einer oberen Oberfläche und einer unteren Oberfläche des äußeren Teils 121 jeweils verringert, und somit wird das innere Teil 122 mit einer verringerten Dicke ausgebildet. D. h. eine Höhe zwischen einer oberen Oberfläche des äußeren Teils 121, des Umrandungsringelements 120 und einer oberen Oberfläche des inneren Teils 122 gleicht einer Höhe zwischen einer unteren Oberfläche des äußeren Teils 121 und einer unteren Oberfläche des inneren Teils 122.
  • Des weiteren entspricht die Höhe von einer unteren Oberfläche des äußeren Teils 121 zu einer oberen Oberfläche des inneren Teils 122 oder Höhe der vertikalen Oberfläche 112 des Ringmontageteils 111. Das innere Teil 122 des Umrandungsringelements 120 weist ebenfalls solch einen Durchmesser auf, das eine Oberfläche inneren Durchmessers des inneren Teils 122 nahe an und beinahe in Kontakt mit der vertikalen Oberfläche 112 des Ringmontageteils 111 der elektrostatischen Haltevorrichtung 110 angeordnet ist.
  • In dem Umrandungsringelement 120 beträgt eine Breite des äußeren Teils 121 vorzugsweise zwischen 8,0 bis 14,0 Millimeter und eine Breite des inneren Teils 122 zwischen 0,5 bis 2,5 Millimeter.
  • In dem inneren Teil 122 des Umrandungsringelements 120 werden die obere Oberfläche und die untere Oberfläche bearbeitet, um ein spiegelartiges Finish aufzuweisen, und in dem äußeren Teil 121 werden die obere Oberfläche und die untere Oberfläche durch ein Läppverfahren grob bearbeitet.
  • Indessen weist das Spacerelement 130, welches an der unteren Oberfläche des inneren Teils 122 des Umrandungsringelements vorgesehen ist, eine Dicke auf, die einer gestuften Höhe zwischen dem äußeren Teil 121 und dem inneren Teil 122 des Umrandungsringelements 120 entspricht, und weist einen ebenen Boden auf, um an dem Basisabschnitt 113 des Ringmontageteils 111 der elektrostatischen Haltevorrichtung 110 montiert zu werden.
  • Das Spacerelement 130 ist in einer derartigen Größe ausgebildet, daß eine Oberfläche inneren Durchmessers nahe an der vertikalen Oberfläche 112 des Ringmontageteils 111 der elektrostatischen Haltevorrichtung 110 liegen kann, und eine Breite des Spacerelements 130 vorzugsweise im Bereich von 0,2 bis 2,5 Millimeter sein kann.
  • Ein Fokusring 140 ist außerhalb des Umrandungsringelements 120 vorgesehen. Der Fokusring 140 und das Umrandungsringelement 120 sind auf einem Schattenring 150 montiert, welcher an einem äußeren Umfang der elektrostatischen Haltevorrichtung 110 an einem Abschnitt unter dem Ringmontageteil 111 montiert ist.
  • 7 und 8 stellen eine zweite beispielhafte Ausführungsform dar und in den nachfolgend beschriebenen beispielhaften Ausführungsformen werden gleiche Bezugszeichen für gleiche Komponenten verwendet.
  • Die Konfiguration des Umrandungsringelements 120 und des Spacerelements 130, welche an dem Ringmontageteil 111 der elektrostatischen Haltevorrichtung 110 vorgesehen sind, ist die gleiche als jene der ersten beispielhaften Ausführungsform. Die zweite beispielhafte Ausführungsform enthält jedoch ein Elektromagnetelement 200, welches insbesondere an einer oberen äußeren Wand der Bearbeitungskammer 100 vorgesehen ist, wobei das Elektromagnetelement 200 durch Wickeln einer leitenden Spule um einen ringförmigen Kern magnetischen Materials (z. B. Eisen) ausgebildet ist.
  • Wie in 8 gezeigt, wird ein Elektromagnetelement 200 durch mehrfaches Wickeln einer elektromagnetischen Spule 210, welche einen ringförmigen Eisenkern aufweist, erhalten, und ist in einer Form vorgesehen, welche eine äußere Oberfläche der Bearbeitungskammer 100 umgibt. Das Elektromagnetelement 200 ist an einer äußeren Wand der Bearbeitungskammer 100 an einer Position befestigt, welche höher als die Plasmaausbildunghöhe in der Bearbeitungskammer 100 ist.
  • Wenn eine Leistungsquelle an ein solches Elektromagnetelement 200 angelegt wird, so daß Strom in der in der Zeichnung durch Pfeile angezeigten Richtung fließt, zeigt das elektrische Feld entsprechend dem Faradayprinzip nach unten, wodurch sich die Kollisionsgeschwindigkeit von auf dem Wafer W ausgebildeten Plasmaionen erhöht.
  • Die Plasmaionen werden zu diesem Zeitpunkt beschleunigt und eine Ätzcharakteristik wird demnach nicht nur in der Mitte sondern ebenfalls am Rand des Wafers W verbessert.
  • Mit anderen Worten wird der Plasmaausbildungsbereich durch das Umrandungsringelement 120 weiter vergrössert und ein elektrisches Feld ist ebenfalls in Kontakt mit dem Plasma, so daß das Plasma in Richtung eines Wafers beschleunigt wird, wodurch ein Ätzen mit einer ausreichenden vertikalen Tiefe insbesondere am Rand des Wafers W durchgeführt werden kann.
  • Dritte beispielhafte Ausführungsform
  • 9 und 10 stellen die Konfiguration einer dritten beispielhaften Ausführungsform der Erfindung dar.
  • Die elektrostatische Haltevorrichtung 110, das Ringmontageteil, die vertikale Oberfläche 112, das Umrandungselement 120 (einschließlich dem äußeren Teil 121 und dem inneren Teil 122), das Spacerelement 130, der Fokusring 140 und der Schattenring 150 weisen vorzugsweise die gleichen Konfigurationen und Charakteristiken wie oben ausführlich mit Bezug auf die erste beispielhafte Ausführungsform beschrieben worden ist auf. Eine ausführliche Diskussion dieser Elemente wird entsprechend hier nicht nochmals wiederholt.
  • In der dritten beispielhaften Ausführungsform sind jedoch eine Vielzahl von Magnetelemente 300 entlang einem oberen Abschnitt einer äußeren Wand der Bearbeitungskammer 100 an einer Position vorgesehen, welche höher als ein Plasmaausbildungsbereich ist.
  • Jedes Magnetelement 300 ist hier aus gegenseitig entsprechenden Nord- und Südpolen ausgebildet. Die Magnetelemente 300 sind in der gleichen Sequenz entlang einer äußeren Wand der Bearbeitungskammer 100 angeordnet, so daß der Nordpol jeder der Magneten näher an dem Südpol als der Nordpol des vorhergehenden Magneten angeordnet ist, wenn man sich in Umfangsrichtung entlang der äußeren Wand der Bearbeitungskammer 100 begibt.
  • Eine nach unten zeigende Magnetkraft wird durch ein zwischen den Nord- und Südpolen erzeugtes Magnetfeld ausgebildet, und diese Magnetkraft kommt mit dem Plasma in der Bearbeitungskammer 100 in Kontakt. Die Magnetelemente 300 sind entsprechend vorgesehen, um Plasmaionen in Richtung des Wafers W entsprechend dem Faradayprinzip ähnlich der zweiten beispielhaften Ausführungsform zu beschleunigen.
  • Das Magnetfeld, welches an einem peripheren Abschnitt der äußeren Wand der Bearbeitungskammer 100 ausgebildet ist, ist zu diesem Zeitpunkt größer als das in der Mitte der Bearbeitungskammer 100 ausgebildete Magnetfeld. Das Plasma am Rand des Wafers W kann somit besser vertikal ausgerichtet werden als in dem oben in 2 gezeigten Beispiel.
  • Des weiteren wird ein Ausbildungsbereich des Plasmas ferner durch das Umrandungsringelement 120 erweitert und wenn das Magnetfeld in Kontakt mit dem Plasma ist, werden Plasmaionen in Richtung des Wafers W beschleunigt, um ein Ätzen durchzuführen, das ein vertikales Profil und eine ausreichende Tiefe aufweist.
  • Indessen ist ein primäres Magnetfeld in jedem Magnetelement 300 aufgrund seines Nord- und Südpols ausgebildet, aber es kann ebenfalls ein parasitäres Magnetfeld aufgrund der Effekte benachbarter Magnetelemente 300 ausgebildet sein. Das in einem bestimmten Magnetelement 300 aufgrund benachbarter Magnetelemente 300 ausgebildete Magnetfeld weist eine dem Primärmagnetfeld, welches in dem bestimmten Magnetelement 300 selbst ausgebildet ist, gegenüberliegende Richtung auf. Es ist daher bestrebenswert, die Magnetelemente 300 mit einem Abstand zu versehen, welcher groß genug ist, um den Einfluß des in benachbarten Magnetelementen 300 ausgebildeten Magnetfelds zu verringern oder zu beseitigen.
  • Vierte beispielhafte Ausführungsform
  • 11 und 12 stellen die Konfiguration einer vierten beispielhaften Ausführungsform dar.
  • Die elektrostatische Haltevorrichtung 110, das Ringmontageteil, die vertikale Oberfläche 112, das Umrandungsringelement 120 (einschließlich dem äußeren Teil 121 und dem inneren Teil 122), das Spacerelement 130, der Fokusring 140, und der Schattenring 150 weisen vorzugsweise die gleiche Konfiguration und Charakteristik wie oben in Bezug auf die erste beispielhafte Ausführungsform beschrieben worden ist, auf. Eine ausführliche Diskussion dieser Elemente wird entsprechend hier nicht nochmals wiederholt.
  • Die vierte beispielhafte Ausführungsform enthält jedoch eine Vielzahl von Elektromagnetelementen 400, welche eine Rechtecksform aufweisen, die entlang einer äußeren Wand der Bearbeitungskammer 100 vorgesehen sind und auf einem Plasmaausbildungsbereich zentriert sind.
  • Das Elektromagnetelement 400 ist durch Wickeln einer elektromagnetischen Spule auf einen Eisenkern, welcher eine rechteckige Ringform aufweist, ausgebildet, und solche Elektromagnetelemente 400 sind entlang einer äußeren Wand der Bearbeitungskammer 100 angeordnet, so daß ein mittlerer Höhenabschnitt des Elektromagnet elements 400 an einem Plasmaausbildungsbereich der Bearbeitungskammer 100 positioniert ist.
  • Wenn eine Leistungsquelle an das Elektromagnetelement 400, das eine Rechtecksform aufweist, angelegt wird, ist ein elektrisches Feld durch das Elektromagnetelement 400 mit der äußeren Seite des Plasmas in Kontakt, und die Plasmaionen werden in Richtung des Wafers W beschleunigt.
  • D. h. wenn Plasmaionen beschleunigt werden und mit dem Wafer W an einem Rand des Wafers W kollidieren, wird die Vertikalität der geätzten Struktur verbessert und die Struktur kann mit einer ausreichenden Tiefe ausgebildet werden.
  • Gemäß der oben beschriebenen bespielhaften Ausführungsformen kann eine strukturelle Verbesserung eines Umrandungsringes einen Ausbildungsbereich des auf einem Wafer W ausgebildeten Plasmas erweitern, so daß ein Kollisionswinkel des Plasma an einem Rand des Wafers W beinahe vertikal ist, um dadurch die Vertikalität einer geätzten Struktur zu verbessern und gleichzeitig eine Kollisionsgeschwindigkeit des Plasmas zumindest an einem Rand des Wafers zu beschleunigen, wodurch ein ausreichendes Ätzen auf eine für die vertikale Eigenschaft erforderliche Tiefe erhalten wird, um einen Fehler, wie z. B. ein nicht-öffnen Problem zu verhindern.
  • Wie oben beschrieben erstreckt sich entsprechend beispielhafter Ausführungsformen ein Umrandungsringelement, welches aus dem gleichen Material wie der Wafer W ausgebildet ist, weiter an das äußere des Wafers, wodurch ein Ausbildungsbereich des auf dem Wafer W ausgebildeten Plasmas ebenfalls erweitert wird, um dadurch die Vertikalität des Kollisionswinkels durch Plasmaionen zu erhöhen und gleichzeitig eine Kollisionsgeschwindigkeit von Plasmaionen zumindest an einem Rand des Wafers W durch einen Kontakt zwischen einem nach unten gerichteten elektrischen Feld oder magnetischen Feld und Plasmaionen zu beschleunigen. Die Vertikalität der an einem Rand des Wafers W ausgebildeten Struktur wird entsprechend verbessert, und das Ätzen kann gleichzeitig bis auf eine erforderliche Tiefe mit einer präzisen Struktur durchgeführt werden.
  • Es wird entsprechend eine gänzlich gleichmäßige Ätzeffizienz auf einem Wafer W erzielt und die Produktivität wird erhöht, wodurch die Zuverlässigkeit von Produkten verbessert wird, sowie wirtschaftliche Vorteile erzielt werden.
  • Es ist dem Fachmann ersichtlich, daß Modifikationen und Variationen der vorliegenden Erfindung durchgeführt werden können, ohne von dem gedanklichen Kern oder dem Umfang der Erfindung abzuweichen. Es ist daher beabsichtigt, daß die vorliegende Erfindung jegliche solcher Modifikationen und Variationen der Erfindung einschließt, vorausgesetzt diese sind in dem Umfang der beigefügten Ansprüche und deren Äquivalente enthalten. Diese und andere Änderungen und Modifikationen werden daher als innerhalb des wahren Umfangs der Erfindung, wie durch die beigefügten Ansprüche definiert, eingeschlossen betrachtet.

Claims (9)

  1. Vorrichtung zum Ätzen von Halbleitern, aufweisend: eine elektrostatische Haltevorrichtung innerhalb einer Bearbeitungskammer, wobei ein Umfangsbereich eines obersten Abschnitts der elektrostatischen Haltevorrichtung um einen festen Abstand nach unten auf eine feste Tiefe ausgespart ist, um ein abgestuftes Ringmontageteil auszubilden; ein Umrandungsringelement, welches ein äußeres Teil und ein inneres Teil in einem Körper aufweist, wobei das äußere Teil eine Dicke aufweist, die größer als eine Höhe einer vertikalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung ist, und wobei das innere Teil von einer Innendurchmesseroberfläche des äußeren Teils nach innen hervorsteht, um nahe an der vertikalen Oberfläche des Ringmontageteils angeordnet zu sein, wobei eine obere Oberfläche und eine untere Oberfläche des inneren Teils jeweils um eine gleiche Höhe von oberen und unteren Innendurchmesseroberflächen des äußeren Teils aufwärts und abwärts gestuft sind; und ein Spacer-Element, welches eine Ringform aufweist und auf einer horizontalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung angeordnet ist, wobei das Spacer-Element adaptiert ist, eine untere Oberfläche des inneren Teils des Umrandungsringelements zu stützen, und eine Höhe aufweist, welche der zwischen der unteren Oberfläche von sowohl äußerem als auch innerem Teil des Umrandungsringelements entspricht.
  2. Vorrichtung zum Ätzen von Halbleitern nach Anspruch 1, bei der ein Elektromagnetelement, welches um eine äußere Wand der Bearbeitungskam mer herum an einer Position, die höher als ein Plasmaausbildungsbereich liegt, vorgesehen ist, wobei das Elektromagnetelement eine leitende Spule aufweist, welche um einen ringförmigen Kern aus magnetischem Material gewickelt ist.
  3. Vorrichtung zu Ätzen von Halbleitern nach Anspruch 1, aufweisend: eine Vielzahl von Magnetelementen, welche um eine äußere Wand der Bearbeitungskammer herum an einer Position, die höher als ein Plasmaausbildungsabschnitt ist, vorgesehen sind, wobei die Magnetelemente eine gleiche Polausrichtung zueinander um die äußere Wand der Bearbeitungskammer herum aufweisen, so daß der Nordpol jedes Magnetelements näher am Südpol als am Nordpol eines benachbarten Magnetelements angeordnet ist.
  4. Vorrichtung nach Anspruch 3, wobei die Magnetelemente derart ausgerichtet sind, daß ein Magnetfeld innerhalb der Bearbeitungskammer vorgesehen wird, welches nach unten gerichtet ist.
  5. Vorrichtung zu Ätzen von Halbleitern nach Anspruch 1, aufweisend: eine Vielzahl von Elektromagnetelementen, welche entlang einer äußeren Wand der Bearbeitungskammer vorgesehen sind, wobei jedes der Elektromagnetelemente eine leitende Spule aufweist, die um einen Kern aus magnetischem Material gewickelt ist und so ausgebildet ist, so daß eine Mitte des elektromagnetischen Elements entsprechend zu einem Plasmaausbildungsbereich innerhalb der Bearbeitungskammer positioniert ist.
  6. Vorrichtung nach einem der Ansprüche 1, 2, 3 oder 5, wobei eine Höhe von einer unteren Oberfläche des äußeren Teils zu einer oberen Oberfläche des inneren Teils des Umrandungsringelements gleich der Höhe der vertikalen Oberfläche des Ringmontageteils ist.
  7. Vorrichtung nach einem der Ansprüche 1, 2, 3 oder 5, wobei eine Innendurchmesseroberfläche des Spacer-Elements so ausgebildet ist, um nahe an der vertikalen Oberfläche des Ringmontageteils der elektrostatischen Haltevorrichtung angeordnet zu sein.
  8. Vorrichtung nach einem der Ansprüche 1, 2, 3 oder 5, wobei jedes der Elektromagnetelemente so ausgebildet ist, um ein elektrisches Feld in der Bearbeitungskammer vorzusehen, welches nach unten gerichtet ist, wenn ein elektrischer Strom daran angelegt wird.
  9. Vorrichtung nach einem der Ansprüche 1, 2, 3 oder 5, ferner einen Fokusring aufweisend, welcher außerhalb eines äußeren Umfangs des Umrandungsringelements angeordnet ist.
DE102005033443A 2004-07-20 2005-07-18 Vorrichtung zum Ätzen von Halbleitern Expired - Fee Related DE102005033443B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0056176 2004-07-20
KR1020040056176A KR100610010B1 (ko) 2004-07-20 2004-07-20 반도체 식각 장치

Publications (2)

Publication Number Publication Date
DE102005033443A1 DE102005033443A1 (de) 2006-02-23
DE102005033443B4 true DE102005033443B4 (de) 2007-11-29

Family

ID=35655893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005033443A Expired - Fee Related DE102005033443B4 (de) 2004-07-20 2005-07-18 Vorrichtung zum Ätzen von Halbleitern

Country Status (6)

Country Link
US (1) US20060016561A1 (de)
JP (1) JP2006032965A (de)
KR (1) KR100610010B1 (de)
CN (1) CN1725451A (de)
DE (1) DE102005033443B4 (de)
TW (1) TW200605183A (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618515B2 (en) * 2004-11-15 2009-11-17 Tokyo Electron Limited Focus ring, plasma etching apparatus and plasma etching method
JP4645167B2 (ja) * 2004-11-15 2011-03-09 東京エレクトロン株式会社 フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。
KR100835408B1 (ko) 2006-12-28 2008-06-04 동부일렉트로닉스 주식회사 베벨 식각 장치의 가변 인슐레이터
US8398778B2 (en) * 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US7858898B2 (en) 2007-01-26 2010-12-28 Lam Research Corporation Bevel etcher with gap control
US8647438B2 (en) * 2007-04-27 2014-02-11 Applied Materials, Inc. Annular baffle
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
CN102124820B (zh) * 2008-08-19 2014-09-10 朗姆研究公司 用于静电卡盘的边缘环
KR100903306B1 (ko) * 2008-10-08 2009-06-16 주식회사 아이피에스 진공처리장치
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
KR200479167Y1 (ko) * 2010-01-27 2015-12-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 제조 챔버의 링 어셈블리
CN102148151A (zh) * 2010-02-10 2011-08-10 无锡华润上华半导体有限公司 刻蚀设备和氮化硅的刻蚀方法
CN103094037B (zh) * 2011-11-08 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种夹持装置及应用该夹持装置的等离子体加工设备
CN103165374B (zh) * 2011-12-08 2017-05-10 中微半导体设备(上海)有限公司 一种等离子体处理装置及应用于等离子处理装置的边缘环
FR2985087B1 (fr) * 2011-12-21 2014-03-07 Ion Beam Services Support comportant un porte-substrat electrostatique
WO2015116245A1 (en) 2014-01-30 2015-08-06 Applied Materials, Inc. Gas confiner assembly for eliminating shadow frame
CN204696086U (zh) * 2014-06-18 2015-10-07 应用材料公司 一种用于处理基板的罩框和基板支撑组件
JP6435247B2 (ja) * 2015-09-03 2018-12-05 新光電気工業株式会社 静電チャック装置及び静電チャック装置の製造方法
EP3330797A1 (de) 2016-12-02 2018-06-06 ASML Netherlands B.V. Verfahren zum wechseln eines ätzparameters
JP7057358B2 (ja) 2016-12-02 2022-04-19 エーエスエムエル ネザーランズ ビー.ブイ. エッチングパラメータを変更する方法及びコンピュータプログラム
KR102296942B1 (ko) 2017-05-05 2021-09-01 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 프로세스의 수율의 예측 방법
US10199252B2 (en) 2017-06-30 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal pad for etch rate uniformity
EP3432071A1 (de) 2017-07-17 2019-01-23 ASML Netherlands B.V. Informationsbestimmungsvorrichtung und -verfahren
JP7265493B2 (ja) 2017-07-17 2023-04-26 エーエスエムエル ネザーランズ ビー.ブイ. 情報を測定する装置及び方法
EP3457212A1 (de) 2017-09-18 2019-03-20 ASML Netherlands B.V. Verfahren zur steuerung eines strukturierungsverfahrens, vorrichtungsherstellungsverfahren
US20190119815A1 (en) * 2017-10-24 2019-04-25 Applied Materials, Inc. Systems and processes for plasma filtering
EP3518040A1 (de) 2018-01-30 2019-07-31 ASML Netherlands B.V. Messvorrichtung und verfahren zur bestimmung eines substratgitters
EP3531207A1 (de) 2018-02-27 2019-08-28 ASML Netherlands B.V. Ausrichtungsmarkierungspositionierung in einem lithographischen prozess
JP7089977B2 (ja) * 2018-08-02 2022-06-23 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US11796978B2 (en) 2018-11-26 2023-10-24 Asml Netherlands B.V. Method for determining root causes of events of a semiconductor manufacturing process and for monitoring a semiconductor manufacturing process
EP3705959A1 (de) 2019-03-04 2020-09-09 ASML Netherlands B.V. Verfahren zur bestimmung der grundursachen von ereignissen eines halbleiterherstellungsprozesses und zur überwachung eines halbleiterherstellungsprozesses
CN113168111A (zh) 2018-12-03 2021-07-23 Asml荷兰有限公司 用于预测半导体制造过程的产率的方法
CN113168116B (zh) 2018-12-07 2024-04-16 Asml荷兰有限公司 用于确定影响半导体制造过程中的产率的根本原因的方法
EP3693795A1 (de) 2019-02-06 2020-08-12 ASML Netherlands B.V. Verfahren zur entscheidungsfindung in einem halbleiterherstellungsverfahren
WO2020156769A1 (en) 2019-01-29 2020-08-06 Asml Netherlands B.V. Method for decision making in a semiconductor manufacturing process
CN114207527A (zh) 2019-08-20 2022-03-18 Asml荷兰有限公司 用于控制半导体制造过程的方法
EP4018263B1 (de) 2019-08-22 2023-08-30 ASML Netherlands B.V. Verfahren zur steuerung einer lithographischen vorrichtung
EP3848757A1 (de) 2020-01-13 2021-07-14 ASML Netherlands B.V. Verfahren zur steuerung einer lithographischen vorrichtung
KR102114891B1 (ko) * 2019-11-18 2020-05-26 주식회사 기가레인 플라즈마 처리 장치
US11740560B2 (en) 2020-04-02 2023-08-29 Asml Netherlands B.V. Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process
EP3910417A1 (de) 2020-05-13 2021-11-17 ASML Netherlands B.V. Verfahren zur bestimmung einer inspektionsstrategie für eine gruppe von substraten in einem halbleiterherstellungsverfahren
CN116209958A (zh) 2020-09-28 2023-06-02 Asml荷兰有限公司 目标结构以及相关联的方法和设备
WO2022135890A1 (en) 2020-12-21 2022-06-30 Asml Netherlands B.V. A method of monitoring a lithographic process
EP4030236A1 (de) 2021-01-18 2022-07-20 ASML Netherlands B.V. Verfahren zur überwachung eines lithographischen verfahrens und zugehörige vorrichtungen
EP4050416A1 (de) 2021-02-25 2022-08-31 ASML Netherlands B.V. Lithografisches verfahren
JP2024500021A (ja) 2020-12-24 2024-01-04 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ方法
EP4036646A1 (de) 2021-01-29 2022-08-03 ASML Netherlands B.V. Metrologieverfahren und -vorrichtungen
EP4040233A1 (de) 2021-02-03 2022-08-10 ASML Netherlands B.V. Verfahren zur bestimmung eines messrezepts und zugehörige messtechnische verfahren und vorrichtungen
EP4050328A1 (de) 2021-02-25 2022-08-31 ASML Netherlands B.V. Verfahren zur vorhersage eines metrologieversatzes eines halbleiterherstellungsprozesses
EP4113210A1 (de) 2021-07-01 2023-01-04 ASML Netherlands B.V. Verfahren zur überwachung eines messrezepts und zugehörige messtechnische verfahren und vorrichtungen
EP4120019A1 (de) 2021-07-12 2023-01-18 ASML Netherlands B.V. Verfahren zur bestimmung einer korrektur für mindestens einen steuerparameter in einem halbleiterherstellungsverfahren
WO2023036526A1 (en) 2021-09-07 2023-03-16 Asml Netherlands B.V. A method of monitoring a lithographic process and associated apparatuses
EP4191337A1 (de) 2021-12-01 2023-06-07 ASML Netherlands B.V. Verfahren zur überwachung eines lithographischen verfahrens und zugehörige vorrichtungen
EP4174577A1 (de) 2021-11-01 2023-05-03 ASML Netherlands B.V. Verfahren zur bestimmung einer leistungsparameterverteilung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030000459A1 (en) * 1998-09-23 2003-01-02 Samsung Electronics Co., Ltd. Process chamber used in manufacture of semiconductor device, capable of reducing contamination by particulates
US20030006008A1 (en) * 2001-07-06 2003-01-09 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
US20030205327A1 (en) * 2002-05-06 2003-11-06 Howald Arthur M. Apparatus and methods for minimizing arcing in a plasma processing chamber
US6689249B2 (en) * 1996-11-29 2004-02-10 Applied Materials, Inc Shield or ring surrounding semiconductor workpiece in plasma chamber
US20040053428A1 (en) * 2002-09-18 2004-03-18 Steger Robert J. Method and apparatus for the compensation of edge ring wear in a plasma processing chamber

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039836A (en) * 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
JP4592916B2 (ja) * 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6673199B1 (en) * 2001-03-07 2004-01-06 Applied Materials, Inc. Shaping a plasma with a magnetic field to control etch rate uniformity
KR20020095324A (ko) * 2001-06-14 2002-12-26 삼성전자 주식회사 고주파 파워를 이용하는 반도체장치 제조설비
JP4812991B2 (ja) * 2001-09-20 2011-11-09 東京エレクトロン株式会社 プラズマ処理装置
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
US6767844B2 (en) * 2002-07-03 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma chamber equipped with temperature-controlled focus ring and method of operating
US7252738B2 (en) * 2002-09-20 2007-08-07 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689249B2 (en) * 1996-11-29 2004-02-10 Applied Materials, Inc Shield or ring surrounding semiconductor workpiece in plasma chamber
US20030000459A1 (en) * 1998-09-23 2003-01-02 Samsung Electronics Co., Ltd. Process chamber used in manufacture of semiconductor device, capable of reducing contamination by particulates
US20030006008A1 (en) * 2001-07-06 2003-01-09 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
US20030205327A1 (en) * 2002-05-06 2003-11-06 Howald Arthur M. Apparatus and methods for minimizing arcing in a plasma processing chamber
US20040053428A1 (en) * 2002-09-18 2004-03-18 Steger Robert J. Method and apparatus for the compensation of edge ring wear in a plasma processing chamber

Also Published As

Publication number Publication date
CN1725451A (zh) 2006-01-25
TW200605183A (en) 2006-02-01
US20060016561A1 (en) 2006-01-26
JP2006032965A (ja) 2006-02-02
KR100610010B1 (ko) 2006-08-08
DE102005033443A1 (de) 2006-02-23
KR20060008438A (ko) 2006-01-27

Similar Documents

Publication Publication Date Title
DE102005033443B4 (de) Vorrichtung zum Ätzen von Halbleitern
DE4114752C2 (de) Plasmabearbeitungsverfahren und -vorrichtung
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE112014003495T5 (de) Gate mit selbstausgerichtetem Absatz für Anreicherungsmode-GaN-Transistoren
DE102014112690B4 (de) Verfahren zur Trennung von Halbleiterchips
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60200609T2 (de) Vakuumleistungsschalterelektrode und Verfahren für dessen Herstellung
DE102013006584A1 (de) Laserausheil- bzw. Annealing-Scan-Verfahren mit reduzierten Ausheil- bzw. Annealing-Ungleichförmigkeiten
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE1614929A1 (de) Elektrisches Halbleiterelement
DE112010003657B4 (de) Ätzanlage
DE102007034349B4 (de) Halbleitervorrichtung, welche mit einer schwebenden Elektrode versehen ist
DE102004030848B4 (de) LDMOS-Transistor-Vorrichtung in einem integrierten Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises mit einem LDMOS-Transistor
DE3417392A1 (de) Fernseh-bildwiedergabegeraet mit einrichtung zur rasterkorrektur
WO2013091872A1 (de) Herstellungsverfahren einer schottky - diode
DE112012007020T5 (de) Halbleitereinrichtung und Herstellungseinrichtung dafür
DE102014112644A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2539795C3 (de) Generator zur Erzeugung magnetischer Blasendomänen
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE4204004A1 (de) Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
DE10221442B4 (de) Induktives Element einer integrierten Schaltung
DE102019117707A1 (de) Halbleiter-Die und Antennentuner
DE102004040523A1 (de) Verfahren zur Herstellung von Feldringen
DE102017125803B4 (de) Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110201