JP2006032694A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006032694A
JP2006032694A JP2004210180A JP2004210180A JP2006032694A JP 2006032694 A JP2006032694 A JP 2006032694A JP 2004210180 A JP2004210180 A JP 2004210180A JP 2004210180 A JP2004210180 A JP 2004210180A JP 2006032694 A JP2006032694 A JP 2006032694A
Authority
JP
Japan
Prior art keywords
insulating film
conductive material
interlayer insulating
film
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004210180A
Other languages
English (en)
Inventor
Nobuyuki Kurashima
延行 倉嶋
Fukugaku Minami
学 南幅
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004210180A priority Critical patent/JP2006032694A/ja
Priority to US11/142,235 priority patent/US20060012047A1/en
Publication of JP2006032694A publication Critical patent/JP2006032694A/ja
Priority to US12/289,271 priority patent/US7825028B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】 低誘電率絶縁膜に埋め込まれた導電性材料を有する半導体装置を、欠陥を低減して高い歩留まりで製造可能な方法を提供する。
【解決手段】 半導体基板上に、3.5以下の比誘電率を有する疎水性の層間絶縁膜を形成する工程と、前記層間絶縁膜に凹部を設ける工程と、前記凹部が設けられた前記層間絶縁膜上に導電性材料を堆積して導電層を形成する工程と、前記層間絶縁膜上の前記導電性材料を研磨により除去して、前記導電性材料を前記凹部内に埋め込み、前記層間絶縁膜の表面を露出する工程と、前記導電性材料が埋め込まれた前記層間絶縁膜の表面を、無機アルカリを含有しpHが9を越えるアルカリ洗浄液を用いて樹脂製部材により加圧洗浄する工程とを具備することを特徴とする。
【選択図】 なし

Description

本発明は、半導体装置の製造方法に係り、特に、低誘電率絶縁膜に導電性材料が埋め込まれたダマシン配線を有する半導体装置の製造方法に関する。
半導体装置の製造工程においては、基板に付着した微粒子などを除去するために物理的な洗浄手段と化学的な洗浄手段とが併用されてきた。しかしながら、微細な微粒子の場合には確実に除去することができなかった。
CMP(Chemical Mechanical Polishing)により絶縁膜にCu膜を埋め込んだ後、Cu膜上から研磨粒子を除去するために、無機アルカリ溶液を用いることが提案されている(例えば、特許文献1参照)。研磨後のCu膜の表面にはCuOが生じており、無機アルカリ溶液をスプレーすることによって、CuOと研磨粒子との間に静電反発力が生じる。こうして、研磨粒子がCuOに付着するのは防止される。
また、CuまたはCu合金からなる導電部材が埋め込み形成されたCMP後の半導体基板を、有機アルカリ洗浄液で洗浄する方法が提案されている(例えば、特許文献2参照)。CMPに用いられる研磨組成物中には有機酸が含有され、その作用によって、導電部材の表面に銅錯体の層が形成される。この銅錯体層は、有機アルカリ洗浄液で洗浄することにより良好に除去され、埋め込み配線等にダメージを与えることもない。
Cu膜等が埋め込まれる層間絶縁膜として、従来TEOS膜、シリコン酸化膜、ボロン添加ガラス(BPSG膜)、およびリン添加ガラス膜(PSG膜)等が用いられていた。最近では、比誘電率が3.5以下の低誘電率絶縁膜(Low−K絶縁膜)が層間絶縁膜として用いられ、こうしたlow−K膜は、これまで層間絶縁膜として用いられてきた材質よりも機械的強度が弱い。表面に付着した微粒子を除去するために従来の洗浄方法をlow−K膜に適用した場合には、膜の表面に新たな欠陥が発生して、歩留まりが低下するおそれがある。
特開平8−107094号公報 特開2002−359223公報
本発明は、低誘電率絶縁膜に埋め込まれた導電性材料を有する半導体装置を、欠陥を低減して高い歩留まりで製造可能な方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に、3.5以下の比誘電率を有する疎水性の層間絶縁膜を形成する工程と、前記層間絶縁膜に凹部を設ける工程と、前記凹部が設けられた前記層間絶縁膜上に導電性材料を堆積して導電層を形成する工程と、前記層間絶縁膜上の前記導電性材料を研磨により除去して、前記導電性材料を前記凹部内に埋め込み、前記層間絶縁膜の表面を露出する工程と、前記導電性材料が埋め込まれた前記層間絶縁膜の表面を、無機アルカリを含有しpHが9を越えるアルカリ洗浄液を用いて樹脂製部材により加圧洗浄する工程とを具備することを特徴とする。
本発明の態様によれば、低誘電率絶縁膜に埋め込まれた導電性材料を有する半導体装置を、欠陥を低減して高い歩留まりで製造可能な方法が提供される。
以下、図面を参照して本発明の実施形態を説明する。
図1乃至図5は、本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図である。
図1に示すように、半導体基板10上に層間絶縁膜17を形成する。この層間絶縁膜17は、3.5以下の比誘電率を有するとともに表面が疎水性であれば特に限定されず、単層でも積層構造としてもよい。CMPに耐え得る緻密さと低誘電率とを確保するため、比誘電率は3.5以下に規定される。なお、親水性、疎水性の判断は、対象基板を30秒間純水に浸漬し、引き上げて10秒間水になじんでいたら親水性、はじいたら疎水性と判断した。図示する例においては、比誘電率が2.5未満の低誘電率材料(low−K材料)を用いた第1の絶縁膜11上に、比誘電率3.5以下で疎水性の第2の絶縁膜12を積層して、層間絶縁膜17が構成される。第1の絶縁膜11は機械的強度は十分ではないものの、層間絶縁膜17全体としての比誘電率を十分に低下させることが可能である。
第1の絶縁膜11には、例えばポーラスHSQ系材料、ポーラスMSQ材料、およびポーラス有機系材料等などから選択される少なくとも一種を用いることができる。
ポーラスHSQ系材料としては、例えばXLK(米Dow Corning Corp.製、比誘電率=2〜2.2)、OCL T−72(東京応化工業製、比誘電率=1.9〜2.2)、Nanoglass(米Honeywell Electronic Materials製、比誘電率=1.8〜2.2)、およびMesoELK(米Air Productsand Chemicals,Inc、比誘電率=2以下)等が挙げられる。
ポーラスMSQ系材料としては、例えばLKD−5109(JSR製、比誘電率=2.0〜2.4)、HSG−6211X(日立化成工業製、比誘電率=2.4)、ALCAP−S(旭化成工業製、比誘電率=1.8〜2.3)、OCL T−77(東京応化工業製、比誘電率=1.9〜2.2)、HSG−6210X(日立化成工業製、比誘電率=2.1)、およびsilica aerogel(神戸製鋼所製、比誘電率1.1〜1.4)等が挙げられ、ポーラス有機系材料としては、例えばP−SiLK(米The Dow Chemical Co製、比誘電率=2.2〜2.4)、PolyELK(米Air Products and Chemicals,Inc、比誘電率=2以下)等を用いることができる。
第2の絶縁膜12には、例えば有機シリカガラス、有機ポリマー、HSQ(hydrogen silsesquioxane)系材料、MSQ(methyl silsesquioxane)系材料等を用いることができる。
有機シリカガラス(SiOC系材料)としては、例えばBlack Diamond(米Applied Materials,Inc製、比誘電率=2.4〜3.0)、HSG−R7(日立化成工業製、比誘電率=2.8)、p−MTES(日立開発製、比誘電率=3.2)、CORAL(米Novellus Systems,Inc製、比誘電率=2.4〜2.7)、およびAurora2.7(日本エー・エス・エム社製、比誘電率=2.7)等が挙げられる。
有機ポリマーとしては、例えばSiLK(米The Dow Chemical Co製、比誘電率=2.7)またはポリアリールエーテル(PAE)系材料のFLARE(米Honeywell Electronic Materials製、比誘電率=2.8)等が挙げられる。
HSQ系材料としては、例えばOCD T−12(東京応化工業製、比誘電率=2.9〜3.4)、FOx(米Dow Corning Corp.製、比誘電率=2.9)またはOCL T−32(東京応化工業製、比誘電率=2.5)等がある。
MSQ系材料としては、例えばOCD T−9(東京応化工業製、比誘電率=2.7)、LKD−T200(JSR製、比誘電率=2.5〜2.7)、HOSP(米Honeywell Electronic Materials製、比誘電率=2.5)、およびHSG−RZ25(日立化成工業製、比誘電率=2.5)等がある。
上述した材料を用いて、CVD法または塗布法により第2の絶縁膜12が形成される。SiOC系材料は、CVD法により形成することができる。例えばBlack Diamondは、例えばトリメチルシランと酸素との混合ガスを用いて、p−MTESは、例えばメチルトリエトキシシランとN2Oとの混合ガスを用いて、CVD(Chemical Vapor Deposition)法等により形成することができる。
比誘電率が低く十分な機械的強度を有する膜が形成できることから、第2の絶縁膜12はメチル基を有する材料から構成されることが好ましく、具体的には、メチルシロキサンが挙げられる。
図1に示したように、第1の絶縁膜11と第2の絶縁膜12との積層構造とする場合、第1の絶縁膜11の膜厚は全膜厚の少なくとも10%であれば、層間絶縁膜17としての誘電率を十分に低下させることができる。第1の絶縁膜11の膜厚は、層間絶縁膜17全膜厚の90%程度までとすることが好ましい。90%を越えると、CMP時に第1の絶縁膜11が露出してしまい、配線を形成することが困難となるおそれがある。より好ましくは、第1の絶縁膜11の割合は、層間絶縁膜17全膜厚の40〜70%程度である。
こうして形成された層間絶縁膜17には、図2に示すように、例えばRIE(Reactive Ion Etching)により凹部としての配線溝13を設ける。
配線溝13が形成された層間絶縁膜17上には、図3に示すように、導電層16を形成する。ここでは、導電層16は、銅拡散防止膜14を介して配線材料膜15を堆積することにより形成される。
銅拡散防止膜14は、例えばTaN、TaNb、W,WN,TaSiN,Ta,Ti,TiN,TiSiN,Co,Zr,ZrNおよびCuTa合金から選ばれる少なくとも1種を用いて、例えばスパッタリング法により形成することができる。単層および積層のいずれとしてもよく、膜厚は、通常2〜50nm程度である。
配線材料膜15は、CuまたはCu合金により構成することができる。Cu合金としては、例えばCu−Si合金、Cu−Al合金、Cu−Si−Al合金、Cu−Ag合金等を用いることができる。配線材料膜15は、スパッタ蒸着法、電解メッキ法、真空蒸着法、または無電解メッキ等によって形成される。具体的には、CuまたはCu合金をスパッタリング法またはCVD法により堆積し、さらに銅の電解メッキを施すことによって配線材料膜15が形成される。
配線材料膜15の不要部分を除去して、図4に示すように銅拡散防止膜14を露出し、さらに、銅拡散防止膜14の不要部分を除去して、図5に示すように第2の絶縁膜12を露出する。配線材料膜15および銅拡散防止膜14の不要部分の除去は、CMPにより行なうことができる。例えば、図6に示すように、研磨パッド21が貼付されたターンテーブル20を所定の速度で回転させつつ、半導体基板22を保持したトップリング23を所定の研磨荷重で当接させる。トップリング23の回転数は所定の速度で回転させ、研磨布21上には、スラリー供給ノズル24からスラリー25を滴下供給する。スラリー25は、研磨対象に応じて適宜選択すればよい。なお、図6には、洗浄液供給ノズル26およびドレッサー27も併せて示してある。
配線溝13内に導電性材料を残置した後、無機アルカリを含む洗浄液により表面を洗浄する。洗浄は、樹脂製部材としての研磨パッド21上に洗浄液(図示せず)を供給し、半導体基板を20〜250gf/cm2の荷重で加圧することによって行なわれる。20gf/cm2未満の荷重では、加圧による洗浄効果のメリットが得られ難くなる。一方、250gf/cm2を越えると、被洗浄物の再付着などが発生するおそれがある。より好ましくは、加圧荷重は50〜200gf/cm2程度である。例えば、図6に示した洗浄液供給ノズル26から研磨パッド21上に洗浄液を滴下して、洗浄を行なうことができる。
無機アルカリとしては、水酸化カリウム、水酸化カルシウム、水酸化マグネシウム、および水酸化ナトリウムからなる群から選択される少なくとも1種を用いることができる。配線材料膜等の金属膜表面に与えるダメージが小さいことから、水酸化カリウムが特に好ましい。この場合、洗浄液中における濃度は0.05〜5wt%程度とすることが好ましい。0.05wt%未満の場合には、無機アルカリの効果を充分に得ることが困難となる。一方、5wt%を越えて過剰に無機アルカリを含有しても、効果の顕著な向上はみとめられない。
アルカリ領域で洗浄を行なうことによって、疎水性であった第2の絶縁膜12の表面が親水性となり、その結果、水ガラスなどの欠陥を発生させずに洗浄能力が向上することが本発明者らにより見出された。水ガラスとは、SiやCuなどの不純物を含んだ円状の欠陥であり、従来は発生が避けられず、歩留まりの低下を引き起こしていた。従来の洗浄は酸性領域で行なわれており、酸性領域では、疎水性の絶縁膜の表面は親水性に変化しないことが、その原因であったことが本発明者らによって明らかとなった。
洗浄液には、有機酸が含有されてもよく、例えば多価カルボン酸またはその塩が挙げられる。有機酸を含有することによって、さらに洗浄効果が高められる。多価カルボン酸としては、例えばシュウ酸、クエン酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フマル酸、フタル酸、リンゴ酸、酒石酸、およびキナルジン酸から選ばれた少なくとも1種を用いることができる。安価であり、安全性や洗浄実績があることから、シュウ酸およびクエン酸が好ましい。有機酸は、0.05〜2重量%の濃度で洗浄液中に含有されていれば、その効果を発揮することができる。
洗浄液には、ノニオン界面活性剤が配合されてもよい。ノニオン界面活性剤によって、被洗浄物の再付着を防止することができる。好ましくは、界面活性剤は、ポリアクリル酸塩またはポリカルボン酸塩を主成分とし、重量平均分子量が10000以下であることが好ましい。0.05〜2重量%の濃度で洗浄液中に含有されていれば、ノニオン界面活性剤の効果が得られる。
洗浄液が供給される研磨パッドは、例えばポリウレタン製またはポリプロピレン製であることが好ましい。こうした材質であれば、加圧されることによる形状変化が少なく、効率的に洗浄を行なうことができる。研磨パッドに限らず、同様の材質のロールを樹脂製部材として用いて第2の絶縁膜12の表面を洗浄することもできる。ロール洗浄の様子を、図7を参照して説明する。図示するように、半導体基板22は、複数のコロ31a、31b、31cおよび31dにより支持され、矢印A方向にコロが回転することによって、半導体基板22は矢印B方向に回転する。半導体基板22の上下には、一対のロール32a、32bが当接され、これらロールは矢印C方向に回転する。ロール32a,32bは、前述の研磨パッドの場合と同様、20〜250gf/cm2の荷重で半導体基板22に加圧しつつ回転させ、図示しない洗浄液ノズルから無機アルカリを含む洗浄液を滴下することによって、半導体基板22が洗浄される。
研磨パッドを用いたポリッシュ洗浄と、ロール洗浄との両方の洗浄を行なった場合には、洗浄効果はよりいっそう高められる。
以上、埋め込み配線の形成を例に挙げて本発明の実施形態にかかる方法を説明したが、プラグの形成に適用することもできる。
以下、具体例を示して本発明の実施形態を、さらに詳細に説明する。
第1の絶縁膜11としてのP−SiLKを150nm、および第2の絶縁膜12としてのBlack Diamondを150nm、半導体基板10上に順次成膜し、RIEにより深さ200nm、幅80nmの配線溝13を設けた。さらに、銅拡散防止膜14としてTaN膜をスパッタリング法により20nmの膜厚で形成し、配線材料膜15としてCu膜をメッキ法により800nmの膜厚で形成して、図3に示すように導電層16を形成した。
銅拡散防止膜14および配線材料膜15の不要部分は、CMP装置としてEPO222((株)荏原製作所製)を用いて除去した。
配線材料膜15の研磨は、研磨パッドとしてIC1000(ロデールニッタ社製)を用いて、以下のように行なった。すなわち、図6に示すように、研磨パッド21が貼付されたターンテーブル20を100rpmで回転させつつ、半導体基板22を保持したトップリング23を300gf/cm2の研磨荷重で当接させた。トップリング23の回転数は100rpmとし、研磨パッド21上には、スラリー供給ノズル24から250cc/minの流量で、スラリー25としてのCMS7303/7304(JSR社製)を滴下供給した。
上述した条件で2分間の研磨を行なって、図4に示すように銅拡散防止膜14の表面を露出した後、以下の条件で2ndポリッシュを行なった。
スラリーとしてCMS8301(JSR社)を200cc/minの流量で研磨パッド21上に滴下した以外は、前述と同様の条件で1分間の研磨を行ない、図5に示すように第2の絶縁膜12の表面を露出した。研磨後の第2の絶縁膜12の表面を、欠陥評価装置(KLAテンコール社)により観察したところ、ダスト等が確認された。
続いて、洗浄液供給ノズル26から研磨パッド21上に洗浄液を供給して、以下の条件で洗浄を行なった。半導体基板22を200gf/cm2の荷重で研磨パッド21に加圧し、洗浄液を200cc/minの流量で研磨パッド21上に滴下した。ターンテーブル20およびトップリング23は、いずれも100rpmで回転させて、30秒間の洗浄を行なった。
pHの異なる数種類の水酸化カリウム水溶液を洗浄液として用いて、洗浄を行なった。水酸化カリウムは、所定のpHとなるように添加した。洗浄後、第2の絶縁膜12表面の欠陥を欠陥評価装置(KLAテンコール社)により調べ、その結果を歩留まりとともに下記表1にまとめる。なお、ここでの欠陥とは、ダスト、水ガラスなどをさす。
Figure 2006032694
第2の絶縁膜12表面における欠陥は、20個/cm2以下であれば実質的に影響を及ぼさず、歩留まりは80%以上であることが求められる。第2の絶縁膜12としてBlack Diamondを用いた場合には、洗浄液のpHが9を越え14未満、具体的にはpHが10〜13の範囲内であれば、これを満たすことができる。pHが14の強アルカリ領域では、Cu膜表面がダメージを受けやすく、これは他の金属膜の場合も同様であった。なお、各洗浄液で洗浄後純水へ30秒間浸漬して目視判断し、10秒間水になじんでいたら親水性と評価した。その結果、洗浄液のpHが10以上では、第2の絶縁膜12としてのBlack Diamondの表面が親水性となることが確認された。他の無機アルカリを含有する洗浄液を用いた場合も、同様の結果が得られることが推測される。
次に、無機アルカリ水溶液に有機酸あるいはノニオン界面活性剤を配合して洗浄液を調製し、これを用いて前述と同様にして、第2の絶縁膜12表面の洗浄を行ない、同様に評価した。比較のため、酸性溶液であるクエン酸水溶液および有機アルカリである水酸化テトラメチルアンモニウム(TMAH)水溶液を用いて同様に洗浄し、その結果を下記表2にまとめる。なお、表2には、pH11のKOH水溶液を用いた場合の結果も併せて示してある。
Figure 2006032694
有機酸あるいはノニオン界面活性剤を配合した無機アルカリ水溶液を用いることによって、欠陥数はよりいっそう低減され、歩留まりも向上することが表2の結果からわかる。クエン酸水溶液や有機アルカリ水溶液では、欠陥数を減少させることはできず、歩留まりも最大で82%にとどまっている。クエン酸水溶液を用いた場合には、洗浄後の第2の絶縁膜12表面は疎水性であることが、前述と同様の浸漬実験により確認された。
続いて、ロール洗浄の効果を調べた。洗浄液としては、0.2wt%のシュウ酸を含有するKOH水溶液(pH10.5)を用意した。まず、前述と同様の手法により2ndポリッシュが終了した基板に対し、洗浄液を200cc/minの流量で供給して洗浄を行なった。研磨パッドとしては、IC1000(ロデールニッタ社製)を用い、この研磨パッドに、200gf/cm2の荷重で半導体基板を加圧した。ターンテーブルおよびトップリングは、いずれも100rpmで回転させて30秒間の洗浄を行なった。
研磨布による洗浄に引き続いて、ポリプロピレン樹脂製のロールを用い、同様の洗浄液で図7に示したようにロール洗浄を行なった。洗浄後の第2の絶縁膜の表面を観察し、その結果を下記表3にまとめる。
ロール洗浄液として、純水あるいはシュウ酸を用いた以外は同様にして洗浄した結果も、下記表3に併せて示した。
Figure 2006032694
無機アルカリ水溶液を洗浄液として用い、ポリッシュ洗浄およびロール洗浄の両工程を行なことによって、欠陥を何等発生させずに歩留まりを99%に高めることができることが確認された。表3に示されるように、無機アルカリ水溶液を用いてポリッシュ洗浄を行なった後であれば、ロール洗浄液として純水あるいは酸水溶液を用いても、その効果は何等損なわれることはない。
さらに、荷重圧力が及ぼす影響を調べた。洗浄液としては、KOH水溶液(pH11)を用意した。前述と同様の手法により2ndポリッシュが終了した基板に対し、洗浄液を200cc/minの流量で供給して洗浄を行なった。研磨パッド21としては、IC1000(ロデールニッタ社製)を用い、ターンテーブルおよびトップリングは、いずれも100rpmで回転させて、30秒間の洗浄を行なった。加圧荷重を変更して洗浄し、第2の絶縁膜の表面を観察した。その結果を、歩留まりとともに下記表4にまとめる。なお、荷重0gf/cm2は、半導体基板をトップリングに吸着させることにより達成した。
Figure 2006032694
表4に示されるように、無荷重で洗浄した場合には、620個/cm2と著しく多数の欠陥が確認された。これは、洗浄効果が発揮されなかったためであると推測される。一方、300gf/cm2と高荷重の場合も、被洗浄物の再付着が発生したため、欠陥数を低減することができない。20〜250gf/cm2の範囲内の荷重であれば、欠陥数および歩留まりを許容範囲内に納めることができる。荷重は、好ましくは50〜200gf/cm2の範囲内であることが表4の結果に示されている。
以上の例においては、P−SiLKからなる第1の絶縁膜とBlack Diamondからなる第2の絶縁膜との積層構造からなる層間絶縁膜について述べたが、これに限定されるものではない。例えば、100〜600nm程度の膜厚でBlack Diamondを堆積して、第2の絶縁膜単層で層間絶縁膜を構成することもできる。
本発明の一実施形態にかかる半導体装置の製造方法の工程を表わす断面図。 図1に続く工程を表わす断面図。 図2に続く工程を表わす断面図。 図3に続く工程を表わす断面図。 図4に続く工程を表わす断面図。 CMPの状態を示す概略図。 ロール洗浄の状態を示す概略図。
符号の説明
10…半導体基板; 11…第1の絶縁膜; 12…第2の絶縁膜; 13…配線溝
14…銅拡散防止膜; 15…配線材料膜; 16…導電層; 17…層間絶縁膜
20…ターンテーブル; 21…研磨パッド; 22…半導体基板
23…トップリング; 24…スラリー供給ノズル; 25…スラリー
26…洗浄液供給ノズル; 27…ドレッサー
31a,31b,31c,31d…コロ; 32a,32b…ロール
A…コロの回転方向; B…半導体基板の回転方向; C…ロールの回転方向。

Claims (5)

  1. 半導体基板上に、3.5以下の比誘電率を有する疎水性の層間絶縁膜を形成する工程と、
    前記層間絶縁膜に凹部を設ける工程と、
    前記凹部が設けられた前記層間絶縁膜上に導電性材料を堆積して導電層を形成する工程と、
    前記層間絶縁膜上の前記導電性材料を研磨により除去して、前記導電性材料を前記凹部内に埋め込み、前記層間絶縁膜の表面を露出する工程と、
    前記導電性材料が埋め込まれた前記層間絶縁膜の表面を、無機アルカリを含有しpHが9を越えるアルカリ洗浄液を用いて樹脂製部材により加圧洗浄する工程と
    を具備することを特徴とする
    半導体装置の製造方法。
  2. 前記アルカリ洗浄液として、9を越え14未満のpHを有する水溶液を用いることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記加圧洗浄は、前記導電性材料が埋め込まれた前記層間絶縁膜と前記樹脂製部材とを、20〜250gf/cm2の圧力で当接させて行なうことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記樹脂製部材は、研磨布であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記アルカリ洗浄液は、有機酸をさらに含有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
JP2004210180A 2004-07-16 2004-07-16 半導体装置の製造方法 Pending JP2006032694A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004210180A JP2006032694A (ja) 2004-07-16 2004-07-16 半導体装置の製造方法
US11/142,235 US20060012047A1 (en) 2004-07-16 2005-06-02 Method of manufacturing semiconductor device
US12/289,271 US7825028B2 (en) 2004-07-16 2008-10-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210180A JP2006032694A (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006032694A true JP2006032694A (ja) 2006-02-02

Family

ID=35598612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210180A Pending JP2006032694A (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20060012047A1 (ja)
JP (1) JP2006032694A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2015026813A (ja) * 2013-06-20 2015-02-05 東京エレクトロン株式会社 液処理方法、液処理装置及び記憶媒体
WO2015049829A1 (ja) * 2013-10-03 2015-04-09 信越半導体株式会社 研磨布の洗浄方法及びウェーハの研磨方法
JP2016049612A (ja) * 2014-09-01 2016-04-11 株式会社荏原製作所 研磨方法および研磨装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493444B2 (ja) * 2004-08-26 2010-06-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US7947579B2 (en) * 2006-02-13 2011-05-24 Stc.Unm Method of making dense, conformal, ultra-thin cap layers for nanoporous low-k ILD by plasma assisted atomic layer deposition
CN102543845B (zh) * 2010-12-29 2014-10-22 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法
US20130061876A1 (en) * 2011-09-14 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Surface Clean
CN112436027A (zh) * 2020-11-23 2021-03-02 长江先进存储产业创新中心有限责任公司 半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250455A (ja) * 1995-02-15 1996-09-27 Texas Instr Inc <Ti> 化学機械的に研磨される半導体ウェーハ面から汚染粒子を除去する方法および装置
JP2001196339A (ja) * 2000-01-11 2001-07-19 Ind Technol Res Inst オンラインのcmp後洗浄方法
JP2002079190A (ja) * 2000-09-06 2002-03-19 Dainippon Screen Mfg Co Ltd 基板洗浄部材、ならびにこれを用いた基板洗浄装置および基板洗浄方法
JP2003179020A (ja) * 2001-12-12 2003-06-27 Sumitomo Mitsubishi Silicon Corp 研磨布テクスチャの転写防止方法
JP2003289060A (ja) * 2002-01-28 2003-10-10 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液および洗浄方法
JP2004022855A (ja) * 2002-06-18 2004-01-22 Shibaura Mechatronics Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466389A (en) * 1994-04-20 1995-11-14 J. T. Baker Inc. PH adjusted nonionic surfactant-containing alkaline cleaner composition for cleaning microelectronics substrates
JPH08107094A (ja) 1994-10-05 1996-04-23 Toshiba Corp 基板の洗浄方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP4713767B2 (ja) 2001-05-30 2011-06-29 株式会社東芝 洗浄液および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250455A (ja) * 1995-02-15 1996-09-27 Texas Instr Inc <Ti> 化学機械的に研磨される半導体ウェーハ面から汚染粒子を除去する方法および装置
JP2001196339A (ja) * 2000-01-11 2001-07-19 Ind Technol Res Inst オンラインのcmp後洗浄方法
JP2002079190A (ja) * 2000-09-06 2002-03-19 Dainippon Screen Mfg Co Ltd 基板洗浄部材、ならびにこれを用いた基板洗浄装置および基板洗浄方法
JP2003179020A (ja) * 2001-12-12 2003-06-27 Sumitomo Mitsubishi Silicon Corp 研磨布テクスチャの転写防止方法
JP2003289060A (ja) * 2002-01-28 2003-10-10 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液および洗浄方法
JP2004022855A (ja) * 2002-06-18 2004-01-22 Shibaura Mechatronics Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2015026813A (ja) * 2013-06-20 2015-02-05 東京エレクトロン株式会社 液処理方法、液処理装置及び記憶媒体
WO2015049829A1 (ja) * 2013-10-03 2015-04-09 信越半導体株式会社 研磨布の洗浄方法及びウェーハの研磨方法
JP2016049612A (ja) * 2014-09-01 2016-04-11 株式会社荏原製作所 研磨方法および研磨装置

Also Published As

Publication number Publication date
US20090061626A1 (en) 2009-03-05
US20060012047A1 (en) 2006-01-19
US7825028B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
EP2539411B1 (en) Chemical-mechanical planarization of substrates containing copper, ruthenium, and tantalum layers
KR101099721B1 (ko) 모듈라 베리어 제거 연마 슬러리
US6794285B2 (en) Slurry for CMP, and method of manufacturing semiconductor device
KR101020613B1 (ko) 탄탈 배리어 제거 용액
US7825028B2 (en) Method of manufacturing semiconductor device
US6001269A (en) Method for polishing a composite comprising an insulator, a metal, and titanium
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
US20020019202A1 (en) Control of removal rates in CMP
JP4901301B2 (ja) 研磨方法及び半導体装置の製造方法
JP2000183003A (ja) 銅系金属用研磨組成物および半導体装置の製造方法
US6841479B2 (en) Method of reducing in-trench smearing during polishing
JP4864402B2 (ja) 半導体装置の製造方法
WO2006112202A1 (ja) 半導体装置及びその製造方法
JP5369597B2 (ja) Cmp研磨液及び研磨方法
US7465668B2 (en) Method of manufacturing semiconductor device
US6403468B1 (en) Method for forming embedded metal wiring
JP4713767B2 (ja) 洗浄液および半導体装置の製造方法
JP2004022855A (ja) 半導体装置の製造方法
JP4984032B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
JP2009076716A (ja) 基板洗浄方法および半導体装置の製造方法
JP2004022986A (ja) 化学的機械的研磨後の洗浄液
JP2004152785A (ja) 銅拡散防止膜用研磨組成物および半導体装置の製造方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2006156519A (ja) 半導体装置の製造方法
Kondo et al. Direct CMP on porous low-k film for damage-less Cu integration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714