JP2006024662A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006024662A
JP2006024662A JP2004200057A JP2004200057A JP2006024662A JP 2006024662 A JP2006024662 A JP 2006024662A JP 2004200057 A JP2004200057 A JP 2004200057A JP 2004200057 A JP2004200057 A JP 2004200057A JP 2006024662 A JP2006024662 A JP 2006024662A
Authority
JP
Japan
Prior art keywords
diffusion layer
conductivity type
concentration diffusion
semiconductor device
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004200057A
Other languages
English (en)
Inventor
Yuki Doi
祐樹 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004200057A priority Critical patent/JP2006024662A/ja
Priority to US11/174,525 priority patent/US20060006490A1/en
Publication of JP2006024662A publication Critical patent/JP2006024662A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Abstract

【課題】 サージ電流の集中を緩和し、サージ電圧を向上させたダイオード構造を含む半導体装置を提供する。
【解決手段】 P+型半導体基板10に不純物を拡散させて形成されたPウェル12と、Pウェル12の外周に沿って当該Pウェルよりも高い濃度で不純物を拡散させて形成された外周P+型拡散層14と、外周P+型拡散層14で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置され、各々が前記Pウェル12よりも高い濃度で不純物を拡散させて形成されたP+型拡散層16と、外周P+型拡散層14およびP+型拡散層16、または隣接するP+型拡散層のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成されたN+型拡散層18とを含む。
【選択図】 図1

Description

本発明は、半導体装置に関し、特に内部回路を保護するための保護素子として用いられる半導体装置に関する。
内部回路を保護するための保護素子として用いられるダイオードは、例えば特許文献1に記載のものが挙げられる。
このダイオードは、図6に示したように、P型半導体基板600の一主面にN+型拡散層601が格子状に配置され、その周囲および各格子で囲まれた領域に格子と等間隔で対向するP+型拡散層602が配置され、N+型拡散層601には入力端子603が、P+型拡散層602にはグランド(GND)604がそれぞれ接続されている。
この保護ダイオード素子は、抵抗が低い方が保護素子としての能力が高いことが知られている。抵抗の高いP型半導体基板600内を、長い距離を要して作られている保護用ダイオード素子D9〜D12の面積よりも、短い距離で足りる保護用ダイオード素子D1〜D8の面積を大きくした方が保護能力が大きい。そこで、特許文献1に記載された技術では、保護用ダイオードを格子状に作りこみ、対向する面をP+型拡散層602で配置することによって、N+型拡散層601と対向する面積を増加させて、抵抗の低い保護用ダイオード素子の面積を増加させることにより、素子としての保護能力を向上させていた。
特開平5−235379号公報
ところで、特許文献1に記載された技術による保護用ダイオードの構造では、N+型拡散層601を格子状に配置するため、図6においては地点Aにおいては、N+型拡散層601の交差点(コーナー部)で接する4箇所のP+型拡散層602からの電流が一点に集中することになるため、サージ電圧としては逆に低下するおそれがあった。
そこで、本発明は上述した実情に鑑みてなされたものであり、サージ電流の集中を緩和し、サージ電圧を向上させたダイオード構造を含む半導体装置を提供することを目的としている。
本発明に係る半導体装置は、上述した課題を解決するために、第一導電型半導体基板の所定の領域の外周に沿って高濃度で不純物を拡散させて形成された第一導電型の外周部高濃度拡散層と、第一導電型の外周部高濃度拡散層で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置され、各々が高濃度で不純物を拡散させて形成された第一導電型の高濃度拡散層と、第一導電型の外周部高濃度拡散層および第一導電型の高濃度拡散層の間、または隣接する第一導電型の高濃度拡散層のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成された第二導電型の高濃度拡散層とを含むことを特徴としている。
また、本発明に係る半導体装置は、第一導電型半導体基板に不純物を拡散させて形成された第一導電型埋め込み拡散層と、第一導電型埋め込み拡散層の外周に沿って第一導電型埋め込み拡散層よりも高い濃度で不純物を拡散させて形成された第一導電型の外周部高濃度拡散層と、第一導電型の外周部高濃度拡散層で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置され、各々が第一導電型埋め込み拡散層よりも高い濃度で不純物を拡散させて形成された第一導電型の高濃度拡散層と、第一導電型の外周部高濃度拡散層および第一導電型の高濃度拡散層の間、または隣接する第一導電型の高濃度拡散層のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成された第二導電型の高濃度拡散層とを含むことを特徴としている。
また、この半導体装置において、第二導電型の高濃度拡散層の端縁が凹状で形成されたところに対向する位置に、第一導電型の外周部高濃度拡散層が凸状に形成されていてもよい。
また、これらの半導体装置において、第一導電型の高濃度拡散層の外周が正方形にて形成されていてもよい。また、第一導電型の高濃度拡散層の外周が六角形にて形成されていてもよい。また、第一導電型の高濃度拡散層の外周が円形にて形成されていてもよい。
また、前記のいずれかの半導体装置において、第一導電型の高濃度拡散層と第二導電型の高濃度拡散層との間隔が、全領域にわたって均一であってもよい。
また、前記のいずれかの半導体装置において、第二導電型の高濃度拡散層の幅が、全領域にわたって均一であってもよい。
また、前記のいずれかの半導体装置において、第一導電型の高濃度拡散層の幅と、第一導電型の高濃度拡散層および第二導電型の高濃度拡散層の間隔とが等しくてもよい。
さらに、前記のいずれかの半導体装置において、第一導電型の高濃度拡散層の幅をd1とし、第二導電型の高濃度拡散層の幅をd2とし、第一導電型の高濃度拡散層と第二導電型の高濃度拡散層との間隔をd3とし、第二導電型の高濃度拡散層の間隔をd4としたとき、下記式(1)を満たすことを特徴とする半導体装置:
d1=d2=d3=d4/3 (1)。
このような構成により、第二導電型の高濃度拡散層の分岐点(コーナー部)で接する第一導電型の高濃度拡散層が3箇所以下になるため、従来に比べて各分岐点における第一導電型の高濃度拡散層から集中する電流を緩和することができ、サージ電圧を向上させることができる。
また、第二導電型の高濃度拡散層の端縁を凹部で形成し、これに対向する位置には第一導電型の外周部高濃度拡散層を凸状に形成することにより、両拡散層で対向する辺の長さの総計(「周囲長」という)を大きくすることができる。これにより、同じ面積の半導体装置であっても、サージ電圧を向上させることができるようになる。
また、半導体装置内における不均一部分を減らし、例えば前記式(1)を満たすことにより、両拡散層の幅と、第一導電型の高濃度拡散層および第二導電型の高濃度拡散層の間隔とが同じになり不均一な部分がなくなるため、第二導電型の高濃度拡散層からの電流を均一に分散させることができ、より効果的なサージ電圧の向上化を図ることができる。
本発明によれば、サージ電流の集中を緩和し、サージ電圧を向上させることが可能になる。
以下、本発明に係る半導体装置について、図面を参照しながら詳細に説明する。
なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第一の実施形態)
図1は、本発明の第一の実施形態に係る半導体装置としてのダイオードを示す図であり、図1(a)には上面図を示し、図1(b)にはA−A’断面図を示す。
図1のダイオードにおいて、第一導電型半導体基板であるP+型半導体基板10には、不純物を拡散させて形成された第一導電型埋め込み拡散層としてのPウェル12が形成されている。
また、Pウェル12には、Pウェル12の外周に沿ってこのPウェル12よりも高い濃度で不純物を拡散させて形成された第一導電型の外周部高濃度拡散層である外周P+型拡散層14が形成されている。
さらに、この外周P+型拡散層14で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置されるP+型拡散層16が、アレイ状に各拡散層の外周が正方形になるように形成されている。このP+型拡散層16の各々は、Pウェル12よりも高い濃度で不純物を拡散させて形成される。
また、外周P+型拡散層14およびP+型拡散層16、または隣接するP+型拡散層16のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成された第二導電型の高濃度拡散層としてのN+型拡散層18が形成されている。「連続して」とは、中断されることがないことを表す。
また、外周P+型拡散層14とN+型拡散層18との間、およびP+型拡散層16とN+型拡散層18との間には、所定の幅で絶縁層20が形成されている。特に図1(b)に示したように、この絶縁層20により、外周P+型拡散層14とN+型拡散層18との間、およびP+型拡散層16とN+型拡散層18との間は電気的に切断されることになり、絶縁層20は両者の分離領域として作用する。
ここで、N+型拡散層18はカソードとして接続され、外周P+型拡散層14および複数のP+型拡散層16はアノードとして互いに接続されるようになっている。
また、N+型拡散層18の端縁に凹状の部分(凹部17)で形成されたところに対向する位置に、外周P+型拡散層14が凸状突き出た部分(凸部21)で形成されていてもよい。これにより、この端縁における両拡散層で対向する辺の長さの総計(「周囲長」という)を大きくすることができる。これにより、同じ面積の半導体装置であっても、サージ電圧を向上させることができるようになる。
なお、ここでいう周囲長は、図2に示したように、外周P+型拡散層14の内周に沿って配置された絶縁層と接するN+型拡散層18の周囲長、およびアレイ状に配置されたP+型拡散層16の周囲に配置された各絶縁層20と接するN+型拡散層18の周囲長を指す。
また、図1(a)において、P+型拡散層16とN+型拡販層18との間の間隔、すなわちP+型拡散層16の周囲に形成されている絶縁層20の幅は、N+型拡散層18内での電流集中を回避するという観点から、均一であることが好ましい。また、同様に、外周P+型拡散層14の内周に形成されている絶縁層20の幅も全域にわたって均一であることが好ましい。さらに、両絶縁層20の幅は、同じであってもよい。また、N+型拡散層18も、不均一な部分が生じるとその部分にP+型拡散層16(および外周P+型拡散層14)からの電流が集中するおそれがあるという観点から、全域にわたって均一であってもよい。
また、P+型拡散層16を幅d1とし、絶縁層20の幅をd3としたとき、d1=d3であってもよい。また、N+型拡散層18の幅をd2としたとき、d1=d2であってもよい。
また、N+型拡散層18内で電流が集中しないようにするという観点からは、d1=d2=d3であることが好ましい。さらに、N+型拡散層18の間隔をd4としたとき、下記式を満たしていてもよい。
d1=d2=d3=d4/3 (1)
前記式(1)を満たすことにより、両拡散層の幅と、P+型拡散層16(および場合によっては外周P+型拡散層14)およびN+型拡散層18の間隔とが同じになり不均一な部分がなくなるため、N+型拡散層18からの電流を均一に分散させることができ、より効果的なサージ電圧の向上化を図ることができる。
また、d1=1μm(マイクロメートル)として、互いに同じ大きさである従来構造の周囲長と、本実施形態の周囲長とを比較すると、従来構造では192μm、本実施形態では200μmとなる。これにより、同一面積のダイオードであっても、周囲長を大きくすることができるため、前述した効果を得ることができる。
図3は、第一の実施形態の変形例を示した図である。
この変形例では、N+型拡散層18の端縁に凹部を設ける代わりに、最外周のN+型拡散層19をストレー状にし、図1にて外周P+型拡散層14の凸部21を設けていたところに隣接するP+型拡散層28を長方形状にした以外は、図1で示したダイオードと同様の構成が含まれる。
第一の実施形態によれば、第二導電型の高濃度拡散層であるN+型拡散層18の分岐点(コーナー部)で接する第一導電型の高濃度拡散層であるP+型拡散層16(および外周P+型拡散層14)が3箇所以下になるため、従来に比べて各分岐点におけるN+型拡散層19から集中する電流を緩和することができ、サージ電圧を向上させることができる。
(第二の実施形態)
図4は、本発明の第二の実施形態に係る半導体装置としてのダイオードを示す図である。
当該第二の実施形態では、図1で示したような正方形のP+型拡散層16の代わりに、外周が六角形で形成されるP+型拡散層30を配置させること以外は、第一の実施形態に係るダイオードと同様の構成が含まれる。
この第二の実施形態の場合、例えばP+型拡散層30の幅d1を六角形の互いに対向する辺間の距離とし、N+型拡散層18の幅d2を隣接する絶縁層20と絶縁層20との間の距離とし、P+型拡散層30(または外周P+型拡散層14)とN+型拡散層18との間隔d3をP+型拡散層30の端辺およびこれに対向する当該P+型拡散層30の周囲の絶縁層20の外周辺との距離とし、N+型拡散層18の間隔d4を一つのP+型拡販層30を取り巻く絶縁層の六角形の互いに対向する辺間の距離として、上記式(1)を満たすようにすることもできる。
第二の実施形態によれば、第一の実施形態と同様に、N+型拡散層18の分岐点(コーナー部)で接するP+型拡散層30(および外周P+型拡散層14)が3箇所以下になるため、従来に比べて各分岐点におけるN+型拡散層から集中する電流を緩和することができ、サージ電圧を向上させることができる。
(第三の実施形態)
図5は、本発明の第三の実施形態に係る半導体装置としてのダイオードを示す図である。
当該第三の実施形態では、図1で示したような正方形のP+型拡散層32の代わりに、外周が円形で形成されるP+型拡散層32を配置させること以外は、第一の実施形態に係るダイオードと同様の構成が含まれる。
この第三の実施形態の場合、例えばP+型拡散層32の幅d1を各P+型拡散層32の直径とし、N+型拡散層18の幅d2を隣接する絶縁層20と絶縁層20との間の最短距離とし、P+型拡散層32(または外周P+型拡散層14)とN+型拡散層18との間隔d3をP+型拡散層32の直径を外方に延ばしたときのP+型拡散層32とN+型拡散層18との間の距離とし、N+型拡散層18の間隔d4を一つのP+型拡販層32を取り巻く絶縁層20を形成する外円の直径として、上記式(1)を満たすようにすることもできる。
第三の実施形態によれば、第一の実施形態と同様に、N+型拡散層18の分岐点(コーナー部)で接するP+型拡散層32(および外周P+型拡散層14)が3箇所以下になるため、従来に比べて各分岐点におけるN+型拡散層から集中する電流を緩和することができ、サージ電圧を向上させることができる。特に、各拡散層および絶縁層が円形で形成されているため、ダイオード中に不均一な部分がなくなるため、P+型拡散層32からの電流をより効果的に均一に分散させることができ、より効果的なサージ電圧の向上化を図ることができる。
以上、本実施形態について説明したが、本発明はこれに限定されるものではない。
例えば、P+型拡散層とN+型拡散層とを入れ替えてダイオードを構成しても、本発明の効果を得ることができる。この場合にあっては、PウェルのかわりにNウェルが形成されることになる。
また、P+型拡散層を正方形(および長方形)、六角形、円形で形成した例を示したが、これに限定されることはなく、周囲に電流を均一に分散できる形状であるならば、どのような形状であっても差し支えない。
本発明の第一の実施形態に係る半導体装置としてのダイオードを示す図である。 前記第一の実施形態における周囲長を説明する図である。 前記第一の実施形態の変形例を示す図である。 本発明の第二の実施形態に係る半導体装置としてのダイオードを示す図である。 本発明の第三の実施形態に係る半導体装置としてのダイオードを示す図である。 従来のダイオードを示す図である。
符号の説明
10 P+型半導体基板
12 Pウェル
14 外周P+型拡散層
16,28,30,32 P+型拡散層
17 凹部
18 N+型拡散層
21 凸部

Claims (10)

  1. 第一導電型半導体基板の所定の領域の外周に沿って高濃度で不純物を拡散させて形成された第一導電型の外周部高濃度拡散層と、
    前記第一導電型の外周部高濃度拡散層で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置され、各々が高濃度で不純物を拡散させて形成された第一導電型の高濃度拡散層と、
    前記第一導電型の外周部高濃度拡散層および前記第一導電型の高濃度拡散層の間、または隣接する前記第一導電型の高濃度拡散層のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成された第二導電型の高濃度拡散層とを含むことを特徴とする半導体装置。
  2. 第一導電型半導体基板に不純物を拡散させて形成された第一導電型埋め込み拡散層と、
    前記第一導電型埋め込み拡散層の外周に沿って当該第一導電型埋め込み拡散層よりも高い濃度で不純物を拡散させて形成された第一導電型の外周部高濃度拡散層と、
    前記第一導電型の外周部高濃度拡散層で囲まれた領域において水平方向には所定の間隔をおいて配置されるとともに、垂直方向には一つおきにずらして配置され、各々が前記第一導電型埋め込み拡散層よりも高い濃度で不純物を拡散させて形成された第一導電型の高濃度拡散層と、
    前記第一導電型の外周部高濃度拡散層および前記第一導電型の高濃度拡散層の間、または隣接する前記第一導電型の高濃度拡散層のそれぞれの間にて高い濃度で不純物を拡散させて連続して形成された第二導電型の高濃度拡散層とを含むことを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記第二導電型の高濃度拡散層の端縁が凹状で形成されたところに対向する位置に、前記第一導電型の外周部高濃度拡散層が凸状に形成されていることを特徴とする半導体装置。
  4. 請求項1〜3のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層の外周が正方形にて形成されることを特徴とする半導体装置。
  5. 請求項1〜3のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層の外周が六角形にて形成されることを特徴とする半導体装置。
  6. 請求項1〜3のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層の外周が円形にて形成されることを特徴とする半導体装置。
  7. 請求項1〜6のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層と前記第二導電型の高濃度拡散層との間隔が、全領域にわたって均一であることを特徴とする半導体装置。
  8. 請求項1〜6のいずれかに記載の半導体装置において、
    前記第二導電型の高濃度拡散層の幅が、全領域にわたって均一であることを特徴とする半導体装置。
  9. 請求項1〜6のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層の幅と、前記第一導電型の高濃度拡散層および前記第二導電型の高濃度拡散層の間隔とが等しいことを特徴とする半導体装置。
  10. 請求項7〜9のいずれかに記載の半導体装置において、
    前記第一導電型の高濃度拡散層の幅をd1とし、前記第二導電型の高濃度拡散層の幅をd2とし、前記第一導電型の高濃度拡散層と前記第二導電型の高濃度拡散層との間隔をd3とし、前記第二導電型の高濃度拡散層の間隔をd4としたとき、下記式(1)を満たすことを特徴とする半導体装置:
    d1=d2=d3=d4/3 (1)。
JP2004200057A 2004-07-07 2004-07-07 半導体装置 Pending JP2006024662A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004200057A JP2006024662A (ja) 2004-07-07 2004-07-07 半導体装置
US11/174,525 US20060006490A1 (en) 2004-07-07 2005-07-06 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004200057A JP2006024662A (ja) 2004-07-07 2004-07-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2006024662A true JP2006024662A (ja) 2006-01-26

Family

ID=35540422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200057A Pending JP2006024662A (ja) 2004-07-07 2004-07-07 半導体装置

Country Status (2)

Country Link
US (1) US20060006490A1 (ja)
JP (1) JP2006024662A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035952A (ja) * 2014-08-01 2016-03-17 ラピスセミコンダクタ株式会社 半導体素子および半導体装置
US9607944B1 (en) 2016-01-26 2017-03-28 Vanguard International Semiconductor Corporation Efficient layout placement of a diode
TWI618240B (zh) * 2015-11-27 2018-03-11 世界先進積體電路股份有限公司 半導體裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511270B (en) * 2001-10-18 2002-11-21 Vanguard Int Semiconduct Corp Diode structure having high electrostatic discharge protection capability and its electrostatic discharge protection circuit design
US20060131654A1 (en) * 2004-12-17 2006-06-22 Poulton John W Diode with reduced forward-bias resistance and shunt capacitance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035952A (ja) * 2014-08-01 2016-03-17 ラピスセミコンダクタ株式会社 半導体素子および半導体装置
TWI618240B (zh) * 2015-11-27 2018-03-11 世界先進積體電路股份有限公司 半導體裝置
US9607944B1 (en) 2016-01-26 2017-03-28 Vanguard International Semiconductor Corporation Efficient layout placement of a diode

Also Published As

Publication number Publication date
US20060006490A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US8008723B2 (en) Semiconductor device including a plurality of diffusion layers and diffusion resistance layer
JP5044950B2 (ja) 半導体装置
US20130228824A1 (en) Semiconductor electrostatic protection circuit device
JP2011171363A (ja) Pinダイオード
US7821096B2 (en) Semiconductor integrated circuit and system LSI including the same
WO2016039070A1 (ja) 半導体装置および半導体装置の製造方法
JP2007142087A (ja) 半導体装置
US20140183620A1 (en) Semiconductor device
JP2009087973A (ja) ダイオード
JP2014225483A (ja) 半導体集積回路装置
JP2006024662A (ja) 半導体装置
JP5810736B2 (ja) 半導体装置
JP2008016562A (ja) 半導体装置
JP2009032968A (ja) 半導体装置及びその製造方法
JP2015070185A (ja) 半導体装置及びその製造方法
JPWO2006022287A1 (ja) サージ保護用半導体装置
JP2011134951A (ja) 半導体装置
US7402867B2 (en) Semiconductor device
JP2003332588A (ja) 半導体素子
JP2009200215A (ja) 半導体装置
US10978667B2 (en) Substrate to be encapsulated, encapsulation assembly and display device having the same
JPH1168092A (ja) 溝型半導体装置
JP2014165317A (ja) 半導体装置
JP6224291B1 (ja) 半導体装置
JP4863430B2 (ja) サージ保護用半導体装置