JP2006018367A - データ転送制御装置 - Google Patents

Abstract

【課題】 データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができるデータ転送制御装置を提供すること。
【解決手段】 データの入出力を行う入出力回路２、３、４と、入出力回路２、３、４から入出力されるデータの転送を制御するＤＭＡ制御回路１８、１９、２０と、入出力回路２、３、４とＤＭＡ制御回路１８、１９、２０との間の接続を切り替える切替回路１１と、ＤＭＡ制御回路１８、１９、２０のうち少なくとも２つ以上が同時にデータの転送を行うとき同時にデータの転送を行うＤＭＡ制御回路のうち１つのＤＭＡ制御回路を予め決められたＤＭＡ制御回路の優先順位に基づいて決定する競合制御回路２７とを備え、競合制御回路２７が決定したＤＭＡ制御回路にデータを転送させるように構成する。
【選択図】 図１

Description

本発明は、ダイレクトメモリアクセスを用いたデータ転送を制御するデータ転送制御装置に関する。

従来、ダイレクトメモリアクセス（以下、ＤＭＡという）を用いたデータ転送制御装置は、予め優先順位が決められた複数のＤＭＡ制御回路を有し、これらのＤＭＡ制御回路に対してデータ転送要求が同時に発生した場合、優先順位が高いＤＭＡ制御回路から優先して順番にＤＭＡ制御回路を決定し、決定したＤＭＡ制御回路に対してデータ転送をさせるための固定優先順位を用いて制御する方式や、複数のＤＭＡ制御回路に対して順に許可を与えるラウンドロビン方式が知られている。また、この他のデータ転送制御装置としては、ＤＭＡ処理を行う複数のチャネルを有し、これらのチャネルに対して予め優先順位を決め、さらに、優先順位の形態を通常モード、特殊モードとした２通りの優先順位を用意し、通常モードと特殊モードとを変更しながらデータ転送を制御するものが知られている（例えば特許文献１参照。）。
特開平９−３０５５２７号公報（要約、第２図）

しかしながら、従来のデータ転送制御装置では、データ転送を行うための優先順位の順番を予め決めているため、データ転送制御装置が作動している状態で優先順位を変更することができないという問題があった。

本発明は、従来の問題を解決するためになされたもので、データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができるデータ転送制御装置を提供することを目的とする。

本発明のデータ転送制御装置は、データの入出力を行う複数の入出力回路と、前記入出力回路から入出力される前記データの転送を制御する複数の転送制御回路と、前記複数の入出力回路と前記複数の転送制御回路との間の接続を切り替える切替回路と、前記複数の転送制御回路のうち少なくとも２つ以上が同時に前記データの転送を行うとき同時に前記データの転送を行う転送制御回路のうち１つの転送制御回路を予め決められた転送制御回路の優先順位に基づいて決定する決定回路とを備え、前記決定回路が決定した転送制御回路に前記データを転送させる構成を有している。

この構成により、入出力回路と予め決められた優先順位をもった転送制御回路との間の接続を自在に切り替えることにより、入出力回路に対する優先順位を任意に割当てることができるため、データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができる。

また、本発明のデータ転送制御装置は、前記切替回路は、前記複数の入出力回路のうち指定された入出力回路と前記複数の転送制御回路のうち指定された転送制御回路とを接続するための切替信号を受信し、受信した切替信号に応じて前記接続を切り替える構成を有している。

この構成により、切替信号に応じて入出力回路と転送制御回路との間の接続を自在に切り替えるため、入出力回路に対する優先順位を任意に指定および変更することができる。

本発明は、データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができるデータ転送制御装置を提供するものである。

以下、本発明の実施の形態のデータ転送制御装置について、図面を用いて説明する。

本発明の実施の形態に係るデータ転送制御装置のブロック図を図１に示す。本発明の実施の形態に係るデータ転送制御装置１は、データの入出力を行う入出力回路２から入出力回路４までの回路と、これらの入出力回路から入出力されるデータの転送を制御するＤＭＡ制御回路１８からＤＭＡ制御回路２０までの回路と、入出力回路のそれぞれとＤＭＡ制御回路のそれぞれとの間の接続を切り替える切替回路１１と、ＤＭＡ制御回路１８からＤＭＡ制御回路２０までのうち少なくとも２つ以上が同時にデータの転送を行うとき、同時にデータの転送を行うＤＭＡ制御回路のうち１つのＤＭＡ制御回路を予め決められたＤＭＡ制御回路の優先順位に基づいて決定する競合制御回路２７とを含むように構成される。

また、本発明の複数の転送制御回路として、ＤＭＡ制御回路１８、ＤＭＡ制御回路１９、およびＤＭＡ制御回路２０を用いているが、データの転送を制御する回路であれば如何なるものを使用してもよい。本発明の決定回路としては、競合制御回路２７を用いているが、予め決められた転送制御回路の優先順位に基づいて決定する回路であれば如何なるものを使用してもよい。

なお、本発明の実施の形態において、入出力回路およびＤＭＡ制御回路をそれぞれ３つ図示しているが、３つ以外の複数であってもよい。

入出力回路２から入出力回路４までのそれぞれは、切替回路１１と接続されている。また、入出力回路２は、データの転送を開始しようとするとき、データを転送するための転送要求信号５を切替回路１１に供給するようになっている。入出力回路３は、データの転送を開始しようとするとき、データを転送するための転送要求信号６を切替回路１１に供給するようになっている。入出力回路４は、データの転送を開始しようとするとき、データを転送するための転送要求信号７を切替回路１１に供給するようになっている。

切替回路１１は、入出力回路２から入出力回路４、および、ＤＭＡ制御回路１８からＤＭＡ制御回路２０と接続されている。切替回路１１は、データを転送するための転送要求信号１２、転送要求信号１３、転送要求信号１４のそれぞれをＤＭＡ制御回路１８、ＤＭＡ制御回路１９、ＤＭＡ制御回路２０のそれぞれに供給するようになっている。また、切替回路１１は、データの転送を許可するための転送許可信号８、転送許可信号９、転送許可信号１０のそれぞれを入出力回路２、入出力回路３、入出力回路４のそれぞれに供給するようになっている。

また、切替回路１１は、入出力回路２から入出力回路４までのうち指定された入出力回路と、ＤＭＡ制御回路１８からＤＭＡ制御回路２０までのうち指定されたＤＭＡ制御回路とを接続するための切替信号２８を受信し、受信した切替信号２８に応じて入力回路とＤＭＡ制御回路との接続を切り替えるようになっている。

ＤＭＡ制御回路１８からＤＭＡ制御回路２０までのそれぞれは、切替回路１１および競合制御回路２７と接続されており、ＤＭＡ転送の開始と終了を制御するようになっており、入出力回路から図示しないメモリにデータを転送し、または、メモリから入出力回路にデータを転送するようになっている。

ＤＭＡ制御回路１８は、ＤＭＡ転送を要求するためのＤＭＡ要求信号２１を競合制御回路２７に供給し、データの転送を許可するための転送許可信号１５を切替回路１１に供給するようになっている。ＤＭＡ制御回路１９は、ＤＭＡ転送を要求するためのＤＭＡ要求信号２２を競合制御回路２７に供給し、データの転送を許可するための転送許可信号１６を切替回路１１に供給するようになっている。ＤＭＡ制御回路２０は、ＤＭＡ転送を要求するためのＤＭＡ要求信号２３を競合制御回路２７に供給し、データの転送を許可するための転送許可信号１７を切替回路１１に供給するようになっている。

なお、ＤＭＡ制御回路は、一度に所定のデータ量を転送した後、ＤＭＡ要求信号の供給を停止すると共に、転送許可信号の供給も停止するようになっている。

競合制御回路２７は、ＤＭＡ転送を許可するためのＤＭＡ許可信号２４をＤＭＡ制御回路１８に供給し、ＤＭＡ転送を許可するためのＤＭＡ許可信号２５をＤＭＡ制御回路１９に供給し、ＤＭＡ転送を許可するためのＤＭＡ許可信号２６をＤＭＡ制御回路２０に供給するようになっている。本発明の実施の形態において、競合制御回路２７には、ＤＭＡ制御回路１８を最も高い順位とし、ＤＭＡ制御回路１９を次に高い順位とし、ＤＭＡ制御回路２０を最も低い順位とした所定の優先順位が予め決められている。

ここで、競合制御回路に係る信号のタイミングチャートを図２に示す。なお、図２に示すＤＭＡ要求信号３１およびＤＭＡ要求信号３３は、例えば、図１に示したＤＭＡ要求信号２１およびＤＭＡ要求信号２２、ＤＭＡ要求信号２１およびＤＭＡ要求信号２３、または、ＤＭＡ要求信号２２およびＤＭＡ要求信号２３でもよい。図２に示すＤＭＡ許可信号３２およびＤＭＡ許可信号３４は、例えば、図１に示したＤＭＡ許可信号２４およびＤＭＡ許可信号２５、ＤＭＡ許可信号２４およびＤＭＡ許可信号２６、または、ＤＭＡ許可信号２５およびＤＭＡ許可信号２６でもよい。

優先順位の高いＤＭＡ制御回路から供給されるＤＭＡ要求信号３１、および、優先順位の低いＤＭＡ制御回路から供給されるＤＭＡ要求信号３３が時刻Ａで同時に有効になっているとき、すなわち、ＤＭＡ要求信号３１およびＤＭＡ要求信号３３が競合しているとき、競合制御回路２７は、優先順位の高いＤＭＡ制御回路を決定し、決定した優先順位の高いＤＭＡ制御回路にＤＭＡ許可信号３２を供給して有効にする。有効にした後、優先順位の高いＤＭＡ制御回路のＤＭＡ転送が開始される。

その後、優先順位の高いＤＭＡ制御回路のＤＭＡ転送が終了し、ＤＭＡ要求信号３１が無効となった時刻Ｂの後、競合制御回路２７は、時刻ＣでＤＭＡ許可信号３２を無効にすると共に優先順位の低いＤＭＡ制御回路にＤＭＡ許可信号３４を供給して有効にする。有効にした後、優先順位の低いＤＭＡ制御回路のＤＭＡ転送が開始される。

なお、ＤＭＡ許可信号３４が有効になっている状態で、優先順位の高いＤＭＡ制御回路から供給されるＤＭＡ要求信号３１が有効になったとしても、優先順位の低いＤＭＡ制御回路のＤＭＡ転送が終了し、ＤＭＡ許可信号３４が無効になるまで、競合制御回路２７は、ＤＭＡ許可信号３２を有効にしない。

以下、本発明の実施の形態のデータ転送制御装置の動作について、図面を参照して説明する。

入出力回路２を優先順位の最も高い順位から次に高い順位としてＤＭＡ転送をさせる場合、入出力回路２およびＤＭＡ制御回路１９とが指定され、指定された入出力回路２と指定されたＤＭＡ制御回路１９とを接続するための切替信号２８が、切替回路１１によって受信される。受信された切替信号２８に応じて、入出力回路２とＤＭＡ制御回路１９とが、切替回路１１によって接続され、ＤＭＡ制御回路１９が起動される。

入出力回路２がデータの転送を開始しようとすると、転送要求信号５が、入出力回路２によって切替回路１１に供給される。供給された転送要求信号５に応じて、転送要求信号１３が、切替回路１１によってＤＭＡ制御回路１９に供給される。供給された転送要求信号１３に応じて、ＤＭＡ要求信号２２が、ＤＭＡ制御回路１９によって競合制御回路２７に供給される。

競合制御回路２７からＤＭＡ制御回路１９にＤＭＡ許可信号２５が供給されたとき、転送許可信号１６が、ＤＭＡ制御回路１９によって切替回路１１に供給される。供給された転送許可信号１６に応じて、転送許可信号８が切替回路１１によって入出力回路２に供給されたとき、入出力回路２がデータの転送を開始する。

次に、入出力回路３を入出力回路２よりも優先してＤＭＡ転送をさせる場合、入出力回路３およびＤＭＡ制御回路１８とが指定され、指定された入出力回路３と指定されたＤＭＡ制御回路１８とを接続するための切替信号２８が、切替回路１１によって受信される。受信された切替信号２８に応じて、入出力回路３とＤＭＡ制御回路１８とが、切替回路１１によって接続され、ＤＭＡ制御回路１８が起動される。

入出力回路３がデータの転送を開始しようとすると、転送要求信号６が、入出力回路３によって切替回路１１に供給される。供給された転送要求信号６に応じて、転送要求信号１２が、切替回路１１によってＤＭＡ制御回路１８に供給される。供給された転送要求信号１２に応じて、ＤＭＡ要求信号２１が、ＤＭＡ制御回路１８によって競合制御回路２７に供給される。

ここで仮に、ＤＭＡ要求信号２１およびＤＭＡ要求信号２２が競合しているとき、所定の優先順位に基づくため、ＤＭＡ制御回路１９よりも優先順位の高いＤＭＡ制御回路１８が、競合制御回路２７によって決定され、ＤＭＡ許可信号２４がＤＭＡ制御回路１８に供給される。

競合制御回路２７からＤＭＡ制御回路１８にＤＭＡ許可信号２４が供給されたとき、転送許可信号１５が、ＤＭＡ制御回路１８によって切替回路１１に供給される。供給された転送許可信号１５に応じて、転送許可信号９が切替回路１１によって入出力回路３に供給されたとき、入出力回路３がデータの転送を開始する。

次に、入出力回路４を最も低い優先順位でＤＭＡ転送をさせる場合、入出力回路４およびＤＭＡ制御回路２０とが指定され、指定された入出力回路４と指定されたＤＭＡ制御回路２０とを接続するための切替信号２８が、切替回路１１によって受信される。受信された切替信号２８に応じて、入出力回路４とＤＭＡ制御回路２０とが、切替回路１１によって接続され、ＤＭＡ制御回路２０が起動される。

入出力回路４がデータの転送を開始しようとすると、転送要求信号７が、入出力回路４によって切替回路１１に供給される。供給された転送要求信号７に応じて、転送要求信号１４が、切替回路１１によってＤＭＡ制御回路２０に供給される。供給された転送要求信号１４に応じて、ＤＭＡ要求信号２３が、ＤＭＡ制御回路２０によって競合制御回路２７に供給される。

ここで仮に、ＤＭＡ要求信号２１およびＤＭＡ要求信号２２が共に有効であるとき、競合制御回路２７は、所定の優先順位に基づくため、ＤＭＡ要求信号２１およびＤＭＡ要求信号２２が共に無効になるまで、ＤＭＡ許可信号２６をＤＭＡ制御回路２０に供給せず、ＤＭＡ要求信号２１およびＤＭＡ要求信号２２が共に無効になったとき、ＤＭＡ許可信号２６をＤＭＡ制御回路２０に供給する。

競合制御回路２７からＤＭＡ制御回路２０にＤＭＡ許可信号２６が供給されたとき、転送許可信号１７が、ＤＭＡ制御回路２０によって切替回路１１に供給される。供給された転送許可信号１７に応じて、転送許可信号１０が切替回路１１によって入出力回路４に供給されたとき、入出力回路４がデータの転送を開始する。

以上説明したように、本発明の実施の形態に係るデータ転送制御装置は、複数の入出力回路と予め決められた優先順位をもった複数のＤＭＡ制御回路との間の接続を自在に切り替えることにより、複数の入出力回路に対する優先順位を割当てることができるため、データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができる。

また、切替信号２８に応じて複数の入出力回路と複数のＤＭＡ制御回路との間の接続を自在に切り替えるため、入出力回路に対する優先順位を指定することができる。

以上のように、本発明に係るデータ転送制御装置は、データ転送制御装置が作動している状態でデータ転送を行うための優先順位を固定せず任意に変更することができるという効果を有し、ダイレクトメモリアクセスを用いたデータ転送を制御するデータ転送制御装置等として有用である。

本発明の実施の形態に係るデータ転送制御装置のブロック図 競合制御回路に係る信号のタイミングチャート

符号の説明

１ データ転送制御装置
２、３、４ 入出力回路
５、６、７、１２、１３、１４ 転送要求信号
８、９、１０、１５、１６、１７ 転送許可信号
１１ 切替回路
１８、１９、２０ ＤＭＡ制御回路
２１、２２、２３、３１、３３ ＤＭＡ要求信号
２４、２５、２６、３２、３４ ＤＭＡ許可信号
２７ 競合制御回路
２８ 切替信号

Claims (2)

1. データの入出力を行う複数の入出力回路と、
   前記入出力回路から入出力される前記データの転送を制御する複数の転送制御回路と、
   前記複数の入出力回路と前記複数の転送制御回路との間の接続を切り替える切替回路と、
   前記複数の転送制御回路のうち少なくとも２つ以上が同時に前記データの転送を行うとき同時に前記データの転送を行う転送制御回路のうち１つの転送制御回路を予め決められた転送制御回路の優先順位に基づいて決定する決定回路とを備え、
   前記決定回路が決定した転送制御回路に前記データを転送させることを特徴とするデータ転送制御装置。
2. 前記切替回路は、前記複数の入出力回路のうち指定された入出力回路と前記複数の転送制御回路のうち指定された転送制御回路とを接続するための切替信号を受信し、受信した切替信号に応じて前記接続を切り替えることを特徴とする請求項１に記載のデータ転送制御装置。

Images