JP2007041900A - 切り替え制御装置 - Google Patents
切り替え制御装置 Download PDFInfo
- Publication number
- JP2007041900A JP2007041900A JP2005226319A JP2005226319A JP2007041900A JP 2007041900 A JP2007041900 A JP 2007041900A JP 2005226319 A JP2005226319 A JP 2005226319A JP 2005226319 A JP2005226319 A JP 2005226319A JP 2007041900 A JP2007041900 A JP 2007041900A
- Authority
- JP
- Japan
- Prior art keywords
- data
- priority
- switching
- reception
- functional block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【課題】 要求が競合した場合には優先度に応じた調停を行い、複数の機能ブロックからの要求に応じて接続を切り替える際、優先度の高い機能の必要な切り替え応答性を落とすことなく、また、切り替え頻度の最小化によるパフォーマンス劣化を改善する切り替え制御装置を提供する。
【解決手段】データ受信要求によるデータの受信が完了しても、切り替え制御手段210は接続を切り替えることなく共用データバースを通してデータをデータ蓄積メモリ230に蓄積した後、優先度の低い機能ブロックとの接続を再開する。優先度の高い機能ブロックから再度データ受信要求を受けるとデータ蓄積メモリ230のデータを機能ブロックに送信する。
【選択図】 図2
【解決手段】データ受信要求によるデータの受信が完了しても、切り替え制御手段210は接続を切り替えることなく共用データバースを通してデータをデータ蓄積メモリ230に蓄積した後、優先度の低い機能ブロックとの接続を再開する。優先度の高い機能ブロックから再度データ受信要求を受けるとデータ蓄積メモリ230のデータを機能ブロックに送信する。
【選択図】 図2
Description
本発明は、機器組み込み用のLSIにおける外部メモリとのインターフェースなどに適用されるデータ転送の切り替え制御装置に関するものである。
近年、機器組み込み用のLSIではシステムの取り込みによる大規模化が進み、周辺回路や周辺LSIの制御のための端子も同時に多数必要になってきている。
一方で、LSIの微細化が進むことでLSIのサイズが小さくなり、外部に接続する端子の本数に制限が加わってきている。
そこで、調停機能を装備した切り替え制御装置により、要求が競合した場合には優先度に応じた調停を行い、複数の機能ブロックからの要求に応じて接続を切り替えている。
さらに、調停機能を装備した切り替え制御装置に優先順位を設定するための信号を接続して、可変的な優先順位の変更を行っている。
特開平6−243093号公報
しかしながら、切り替え要求を機能ブロックごとの優先度による接続切り替えで実現すると、優先度の高いブロックからの要求が不定期に発生して、一度のデータ転送数が少なく、頻度が多い機能の場合、優先度の高い機能ブロックからの要求による切り替えを全て実行すると他機能ブロックの著しいパフォーマンス劣化の発生が起こるという問題がある。
さらに、上述の可変的な優先順位の変更を行う場合、各機能ブロックが専用の信号を発生させる回路を具備する必要があり、優先順位を切り替えるための処理も必要となってくる。
そこで、本発明は、調停機能を装備した切り替え制御装置により、要求が競合した場合には優先度に応じた調停を行い、複数の機能ブロックからの要求に応じて接続を切り替える場合において、優先度の高い機能の必要な切り替え応答性を落とすことなく、また、切り替え頻度の最小化によるパフォーマンス劣化を改善した切り替え制御装置を提供することを目的とする。
本発明の切り替え制御装置は、複数の機能ブロックと複数のメモリの相互間を切り替え接続する切り替え制御装置であって、
複数の機能ブロックとそれぞれデータバスで接続されて機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、受信制御手段と機能ブロックのデータバスとつながるデータバスのいずれかと複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、受信制御手段とデータバスで接続されたデータ蓄積メモリとを備え、
優先度の低い機能ブロックからデータ受信要求を受けてその機能ブロックのデータバスと共用データバスとが接続されている状態において、
受信制御手段は、機能ブロックよりも優先度の高い他の機能ブロックからデータ受信要求を受けて、切り替え制御手段に、共用データバスと他の機能ブロックとの接続の切り替えを行わせてデータを受信するとともに、
データ受信要求によるデータの受信が完了しても、切り替え制御手段は接続を切り替えることなく共用データバースを通してデータをデータ蓄積メモリに蓄積した後、優先度の低い機能ブロックとの接続を再開し、
受信制御手段は、データ蓄積メモリにデータが蓄積された状態で優先度の高い他の機能ブロックからデータ受信要求を受けると、切り替え制御手段に接続の切り替えをさせることなく、データ蓄積メモリのデータを機能ブロックに送信することを特徴とするものである。
複数の機能ブロックとそれぞれデータバスで接続されて機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、受信制御手段と機能ブロックのデータバスとつながるデータバスのいずれかと複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、受信制御手段とデータバスで接続されたデータ蓄積メモリとを備え、
優先度の低い機能ブロックからデータ受信要求を受けてその機能ブロックのデータバスと共用データバスとが接続されている状態において、
受信制御手段は、機能ブロックよりも優先度の高い他の機能ブロックからデータ受信要求を受けて、切り替え制御手段に、共用データバスと他の機能ブロックとの接続の切り替えを行わせてデータを受信するとともに、
データ受信要求によるデータの受信が完了しても、切り替え制御手段は接続を切り替えることなく共用データバースを通してデータをデータ蓄積メモリに蓄積した後、優先度の低い機能ブロックとの接続を再開し、
受信制御手段は、データ蓄積メモリにデータが蓄積された状態で優先度の高い他の機能ブロックからデータ受信要求を受けると、切り替え制御手段に接続の切り替えをさせることなく、データ蓄積メモリのデータを機能ブロックに送信することを特徴とするものである。
上記構成において、データ蓄積メモリはデータ受信要求によるデータ受信数のn倍であり、データ蓄積メモリへのデータ蓄積数を制御する蓄積数制御手段を有するものである。
上記構成において、データ蓄積メモリにデータが蓄積されていない状態で、各機能ブロックからのデータ受信要求が無い場合、受信制御手段は切り替え制御手段に優先度の高い機能ブロックへの切り替えを行わせ、かつデータ蓄積メモリへ予めデータを蓄積し、
受信制御手段が優先度の高い機能ブロックへのデータ受信要求を受けたとき、機能ブロックはデータ蓄積メモリからデータを受信する。
受信制御手段が優先度の高い機能ブロックへのデータ受信要求を受けたとき、機能ブロックはデータ蓄積メモリからデータを受信する。
本発明の別の切り替え制御装置は、複数の機能ブロックと複数のメモリの相互間を切り替え接続する切り替え制御装置であって、
複数の機能ブロックとそれぞれデータバスで接続されて前記機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、受信制御手段と機能ブロックのデータバスとつながるデータバスのいずれかと複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、機能ブロックの優先度情報を登録する優先度情報蓄積メモリと、機能ブロックからのデータ受信要求があった場合にその機能ブロックが優先度情報蓄積メモリに登録されたものか否かを判断して登録または非登録で切り替え手段に切り替えを許可させない要求を行う優先度判断手段とを備え、
機能ブロックの1つからデータ受信要求を受けてその機能ブロックのデータバスと共用データバスとが接続されている状態において、
受信制御手段は、別の機能ブロックからデータ受信要求を受けた場合に、切り替え制御手段に、共用データバスと他の機能ブロックとの接続の切り替え要求を行い、
切り替え制御手段は優先度判断手段が別の機能ブロックの優先度の登録または非登録を判断したとき切り替えを行わないことを特徴とするものである。
複数の機能ブロックとそれぞれデータバスで接続されて前記機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、受信制御手段と機能ブロックのデータバスとつながるデータバスのいずれかと複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、機能ブロックの優先度情報を登録する優先度情報蓄積メモリと、機能ブロックからのデータ受信要求があった場合にその機能ブロックが優先度情報蓄積メモリに登録されたものか否かを判断して登録または非登録で切り替え手段に切り替えを許可させない要求を行う優先度判断手段とを備え、
機能ブロックの1つからデータ受信要求を受けてその機能ブロックのデータバスと共用データバスとが接続されている状態において、
受信制御手段は、別の機能ブロックからデータ受信要求を受けた場合に、切り替え制御手段に、共用データバスと他の機能ブロックとの接続の切り替え要求を行い、
切り替え制御手段は優先度判断手段が別の機能ブロックの優先度の登録または非登録を判断したとき切り替えを行わないことを特徴とするものである。
本発明の切り替え制御装置によれば、一度のデータ受信要求による転送数が少なく頻度が多い機能ブロックの優先度が高く切り替えが頻発する場合、最初のデータ受信要求で予め次のデータ受信要求に対するデータをデータ受信時にデータ蓄積メモリに蓄え、次回からの受信要求に対してはデータ蓄積メモリに蓄えられている限り、切り替え制御手段による切り替えを実施することなくデータ受信要求を出している機能ブロックにデータを送信することができるため、切り替え頻度を少なくすることができる。
したがって、切り替え回数を削減することによって、切り替え時に発生する切り替え時間を削減することができ、パフォーマンスの劣化を防ぐことができる。
また、データを蓄積するデータ受信メモリはデータ受信要求によるデータ受信数のn倍(nは2以上の自然数)を備え、データを蓄積するメモリへの蓄積数を制御することによって、予め読み出すデータ数の最適化を図ることで受信時間の最適化を図ることができる。
また、データ転送要求が競合していないタイミングで予め読み出すことで、要求の競合を未然に回避することができる。
したがって、切り替え回数の削減によりパフォーマンスを改善することができる。
本発明の別の切り替え制御装置によれば、例えば、機能ブロックがCPUの命令フェッチバスとDMAによるデータ転送機能の2系統でCPUの命令フェッチバスが優先順位が高い場合、命令フェッチ時にCPUから出力されるアドレスを第2の優先度情報として使用すれば、CPUやDMAに専用の第2の優先度情報を発生させる回路を具備する必要がなく、第2の優先度情報を出力することができる。
また、ここで出力されるアドレスを第2の優先度情報として使用する場合、通常CPUの処理では割り込み処理が優先順位が高いため、割り込み発生時に処理するアドレスを使用することで第2の優先度情報を実現することができる。
このため、第2優先度情報蓄積メモリに登録された情報に合致した要求のみを切り替えることにより、擬似的に第1の優先順位を変更することが可能となる。
したがって、優先順位を可変することができ、可変用の回路または処理を追加することが不要となる。
以下に、本発明を実施するための最良の形態について、図面を参照して説明する。
(実施の形態1)
<概要>
この切り替え制御装置は、受信制御手段に切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替えた後に、データ受信要求数よりも多いデータを受信してデータ受信メモリに蓄え、次の蓄えた優先順位の高い受信要求が発生した場合にはデータ受信メモリからデータを供給して切り替え制御手段による切り替えを行わないことによって、切り替え制御手段による切り替え時間を無くし、処理時間を短縮するものである。
<構成>
本発明の第1の実施の形態に係る切り替え制御装置を図1から図4により説明する。図1は本発明の第1の実施の形態に係る切り替え制御装置とその周辺の全体構成を示す図である。
(実施の形態1)
<概要>
この切り替え制御装置は、受信制御手段に切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替えた後に、データ受信要求数よりも多いデータを受信してデータ受信メモリに蓄え、次の蓄えた優先順位の高い受信要求が発生した場合にはデータ受信メモリからデータを供給して切り替え制御手段による切り替えを行わないことによって、切り替え制御手段による切り替え時間を無くし、処理時間を短縮するものである。
<構成>
本発明の第1の実施の形態に係る切り替え制御装置を図1から図4により説明する。図1は本発明の第1の実施の形態に係る切り替え制御装置とその周辺の全体構成を示す図である。
LSI100は、切り替え制御装置130とDMA機能制御手段160とCPU170とメモリ制御手段180を備えている。CPU170は切り替え制御装置130を介して不揮発性メモリ120からCPU動作に必要な命令を受信している。また、DMA機能制御手段160は切り替え制御装置130を介してSRAM110や不揮発性メモリ120とのデータ送受信をおこなっている。さらにDMA機能制御手段160はメモリ制御手段180と接続され、メモリ制御手段180を介してメモリ190とのデータ送受信をおこなっている。
切り替え制御装置130と接続されているSRAM110と不揮発性メモリ120は制御信号とデータバスを共有しており、それぞれの選択はメモリ選択信号と不揮発性メモリ選択信号でおこなっている。
CPU170は不揮発性メモリ120から命令を受信して、順次命令に従った処理を実行している。
DMA機能制御手段160はSRAM110や不揮発性メモリ120から受信したデータをメモリ190にメモリ制御手段180を介して送信することと、メモリ190からメモリ制御手段180を介して受信したデータをSRAM110に送信している。メモリ190は例えばSDRAMである。
DMA機能制御手段160が切り替え制御装置130を介してSRAM110または不揮発性メモリ120とのデータ送受信中にCPU170による不揮発性メモリ120からの命令受信要求が発生すると、CPU170の優先度が高い場合は切り替え制御装置130がDMA機能制御手段160との接続を一旦停止してCPU170が不揮発性メモリ120に接続される。
以下、切り替え制御装置の詳細な構成を説明する。図2は切り替え制御装置130の構成を示す図である。
切り替え制御装置130に入力される優先度1切り替え要求信号と優先度1内部データバス、並びに優先度2切り替え要求信号と優先度2内部データバスは受信制御手段220に入力される。受信制御手段220と切り替え制御手段210は優先度1制御信号と優先度1データバス、優先度2制御信号と優先度2データバス、並びに切り替え要求信号と切り替え完了信号で接続されている。また、受信制御手段220はさらにデータ蓄積メモリ230ともメモリデータバスとメモリ制御信号で接続されている。切り替え制御手段210は選択信号1と選択信号2と制御信号、並びにデータバスを切り替え制御装置130から出力している。
優先度1切り替え要求信号が発生していない状況で、優先度2切り替え要求信号が発生すると受信制御手段220は切り替え制御手段210に対して優先度2への切り替え要求を出力する。切り替え要求信号を受け取った切り替え制御手段210は優先度2に接続を切り替え、切り替えが完了すると切り替え完了信号を受信制御手段220に出力する。切り替え完了信号を受け取った受信制御手段220から出力される優先度2データバスと優先度2制御信号は、切り替え制御手段210を介して切り替え制御装置130から選択信号2と制御信号とデータバスとして出力される。
優先度2切り替え要求信号が発生している状態で、優先度1切り替え要求信号が発生すると受信制御手段220は切り替え制御手段210に対して優先度1への切り替え要求を出力する。切り替え要求信号を受け取った切り替え制御手段210は優先度1に接続を切り替え、切り替えが完了すると切り替え完了信号を受信制御手段220に出力する。
切り替え完了信号を受け取った受信制御手段220から出力される優先度1データバスと優先度1制御信号は、切り替え制御手段210を介して切り替え制御装置130から選択信号1と制御信号とデータバスとして出力される。
優先度1が接続されると受信制御手段220は優先度1切り替え要求信号によるデータ受信が完了しても、そのまま優先度1制御信号と優先度1データバスを使用してデータ受信を続け、受信したデータはデータ蓄積メモリ230に蓄積する。データ蓄積メモリ230へのデータ蓄積が完了すると、受信制御手段220は切り替え制御手段210に対して優先度2への切り替え要求を出力する。切り替え制御手段210は切り替え要求信号により、優先度2への切り替えをおこない、切り替えが完了すると受信制御手段220へ切り替え完了信号を出力する。切り替え完了信号を受け取った受信制御手段220は優先度2のデータ送受信を再開させる。
データ蓄積メモリ230にデータが蓄積された状態で優先度1切り替え要求信号が発生すると、受信制御手段220は切り替え制御手段210に対する切り替え要求信号を出力せず、データ蓄積メモリ230に蓄積されているデータを優先度1内部データバスを使用して優先度1に送信する。
図3は、上述のデータ蓄積メモリ230への蓄積をおこなわなかった場合の例である。
優先度2データバスを使用してデータの送受信をおこなっている途中で優先度1切り替え要求信号により切り替え要求が発生した場合、切り替え制御手段210による一定時間の切り替え処理が完了した時点で、優先度1データバスを使用したデータの受信が開始される。優先度1切り替え要求信号による要求が完了した時点で、切り替え制御手段210による優先度2への切り替えが発生して、一定時間後に優先度2データバスによるデータの送受信が開始される。
再度、優先度1切り替え要求信号による切り替え要求が発生した場合は、上述と同様の切り替え処理が発生して優先度1データバスを使用したデータの受信がおこなわれ、優先度1データバスを使用したデータの受信が完了し、切り替え制御手段210による優先度2への切り替えが完了すると優先度2データバスを使用したデータの送受信が再開される。
また、データ蓄積メモリ230にデータが蓄積されていない状態で、優先度1切り替え要求信号と優先度2切り替え要求信号が共に要求が無い場合は、受信制御手段220が優先度1データバスへの切り替え要求信号を発生して優先度1データバスに切り替え、データ蓄積メモリへ予めデータを蓄積することにより、次の優先度1切り替え要求信号が発生したときに、切り替え制御手段210が優先度2データバスを接続していた場合でも切り替え制御手段210による切り替えが発生せず、優先度1内部データバスへはデータ蓄積メモリ230からデータを送信することで優先度2データバスの停止を防ぐことができる。
図4は、上述のデータ蓄積メモリ230への蓄積をおこなった場合の例である。
優先度2データバスを使用してデータの送受信をおこなっている途中で優先度1切り替え要求信号により切り替え要求が発生した場合、切り替え制御手段210による一定時間の切り替え処理が完了した時点で、優先度1データバスを使用したデータの受信が開始される。優先度1切り替え要求信号による要求が完了しても、切り替え制御手段210による優先度2への切り替えは発生せず、データ受信メモリ230へのデータ蓄積がおこなわれる。データ受信メモリ230へのデータ蓄積が完了した時点で、切り替え制御手段210による優先度2への切り替えが発生して、一定時間後に優先度2データバスによるデータの送受信が開始される。
再度、優先度1切り替え要求信号による切り替え要求が発生した場合は、切り替え制御手段210による切り替えは発生せず、データ蓄積メモリ230に蓄積されたデータが優先度1内部データバスに送信される。このとき、優先度2データバスは切り替え制御手段210による切り替えが発生しないため、そのままデータの送受信が続けられる。
このため、本実施の形態では、同数のデータを送受信した場合でも、切り替え制御手段210による切り替え数が減少して、切り替え時に発生する切り替え時間を削減することができ、パフォーマンスの劣化を防ぐことができる。
(実施の形態2)
<概要>
本発明の第2の実施の形態に係る切り替え制御装置は、受信制御手段に切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替えた後に、データ受信要求数のn倍(nは2以上の自然数)のデータを受信してデータ蓄積メモリに蓄える。蓄えた後で次の優先順位の高い受信要求が発生した場合にはデータ蓄積メモリからデータを供給して切り替え制御手段による切り替えを行わないことで切り替え制御手段による切り替え回数を減少させることと、データ蓄積メモリからのデータ送信中にデータ受信メモリのデータ不足による切り替え制御手段による切り替えが発生しないようにすることで時間を短縮することができ、途中で切り替え要求が発生した場合の制御が不要となる。
<構成>
本発明の第2の実施の形態を図1および図5により説明する。図5は、切り替え制御装置130の構成を示す図である。
(実施の形態2)
<概要>
本発明の第2の実施の形態に係る切り替え制御装置は、受信制御手段に切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替えた後に、データ受信要求数のn倍(nは2以上の自然数)のデータを受信してデータ蓄積メモリに蓄える。蓄えた後で次の優先順位の高い受信要求が発生した場合にはデータ蓄積メモリからデータを供給して切り替え制御手段による切り替えを行わないことで切り替え制御手段による切り替え回数を減少させることと、データ蓄積メモリからのデータ送信中にデータ受信メモリのデータ不足による切り替え制御手段による切り替えが発生しないようにすることで時間を短縮することができ、途中で切り替え要求が発生した場合の制御が不要となる。
<構成>
本発明の第2の実施の形態を図1および図5により説明する。図5は、切り替え制御装置130の構成を示す図である。
切り替え制御装置130に入力される優先度1切り替え要求信号と優先度1内部データバス、並びに優先度2切り替え要求信号と優先度2内部データバスは受信制御手段220に入力される。受信制御手段220と切り替え制御手段210は優先度1制御信号と優先度1データバス、優先度2制御信号と優先度2データバス、並びに切り替え要求信号と切り替え完了信号で接続されている。また、受信制御手段220はさらに蓄積数制御手段310と接続されている。蓄積数制御手段310はデータ蓄積メモリ制御手段320と接続され、データ蓄積メモリ制御手段320はデータ蓄積メモリ330と接続されている。切り替え制御手段210は選択信号1と選択信号2と制御信号、並びにデータバスを切り替え制御装置130から出力している。
優先度1切り替え要求信号が発生していない状況で、優先度2切り替え要求信号が発生すると受信制御手段220は切り替え制御手段210に対して優先度2への切り替え要求を出力する。切り替え要求信号を受け取った切り替え制御手段210は優先度2に接続を切り替え、切り替えが完了すると切り替え完了信号を受信制御手段220に出力する。
切り替え完了信号を受け取った受信制御手段220は切り替え制御手段210を介して優先度2データバスと優先度2制御信号を使用して切り替え制御装置130から選択信号2と制御信号とデータバスがSRAM110または不揮発性メモリ120に接続される。
優先度2切り替え要求信号が発生した状態で、優先度1切り替え要求信号が発生すると受信制御手段220は切り替え制御手段210に対して優先度1への切り替え要求を出力する。切り替え要求信号を受け取った切り替え制御手段210は優先度1に接続を切り替え、切り替えが完了すると切り替え完了信号を受信制御手段220に出力する。切り替え完了信号を受け取った受信制御手段220から出力される優先度1データバスと優先度1制御信号は、切り替え制御手段210を介して切り替え制御装置130から選択信号1と制御信号とデータバスとして出力される。
優先度1が接続されると受信制御手段220は優先度1切り替え要求信号によるデータ受信が完了しても、そのまま優先度1制御信号と優先度1データバスを使用してデータ受信を続け、受信したデータはデータ蓄積メモリ330に蓄積する。蓄積するデータ数は蓄積数制御手段310が制御し、データ蓄積メモリ制御手段320の制御によってデータ蓄積メモリ330へデータが蓄積される。データ蓄積メモリ330への蓄積が完了すると、受信制御手段220は切り替え制御手段210に対して優先度2への切り替え要求を出力する。切り替え制御手段210は切り替え要求信号により、優先度2への切り替えをおこない、切り替えが完了すると受信制御手段220へ切り替え完了信号を出力する。切り替え完了信号を受け取った受信制御手段220は優先度2のデータ送受信を再開させる。
データ蓄積メモリ330にデータが蓄積された状態で優先度1切り替え要求信号が発生すると、受信制御手段220は切り替え制御手段210に対する切り替え要求信号出力せず、データ蓄積メモリ230に蓄積されているデータが無くなるまで優先度1内部データバスを使用して優先度1に送信する。
また、データ蓄積メモリ230にデータが全て蓄積されていない状態で、優先度1切り替え要求信号と優先度2切り替え要求信号が共に要求が無い場合は、優先度2切り替え要求信号が発生する、もしくはデータ蓄積メモリ330へのデータ蓄積が全ておこなわれるまで受信制御手段220が優先度1データバスへの切り替え要求信号を発生して優先度1データバスに切り替え、データ蓄積メモリ330へデータを蓄積する。
このため、本実施の形態では、次の優先度1切り替え要求信号が発生したときに、切り替え制御手段210が優先度2データバスを接続していた場合でも切り替え制御手段210による切り替えが発生せず、優先度1内部データバスへはデータ蓄積メモリ330からデータを送信することで優先度2データバスの停止を防ぐことができる。また、切り替え要求が発生していない状況で予めデータを受信することで要求の競合によるパフォーマンスの低下を減少させることができる。さらにデータ蓄積メモリ330をデータ受信要求数のn倍(nは2以上の自然数)にすることでデータ受信途中でのデータ不足を回避することができ、発生した場合の制御が不要となる。
(実施の形態3)
<概要>
本発明の第3の実施の形態に係る切り替え制御装置は、受信制御手段への第1の切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替える前に第2の優先度情報を確認して第2の優先度情報が登録されていなければ、切り替えをおこなわないことで擬似的に第1の優先順位を可変的に切り替えることができる。
(実施の形態3)
<概要>
本発明の第3の実施の形態に係る切り替え制御装置は、受信制御手段への第1の切り替え要求が競合した場合、切り替え制御手段により優先順位の高いデータ受信要求に切り替える前に第2の優先度情報を確認して第2の優先度情報が登録されていなければ、切り替えをおこなわないことで擬似的に第1の優先順位を可変的に切り替えることができる。
なお、第2の優先度情報が登録されている場合に、切り替えをおこなわないようにしても良い。
<構成>
本発明の第3の実施の形態を図1および図6により説明する。
<構成>
本発明の第3の実施の形態を図1および図6により説明する。
切り替え制御装置130に入力される第1の優先度1の切り替え要求信号と第1の優先度1の内部データバスと第1の優先度1の第2の優先度情報、第1の優先度2の切り替え要求信号と第1の優先度2の内部データバス、並びに第1の優先度2の第2の優先度情報は受信制御手段420に入力される。受信制御手段420と切り替え制御手段410は優先度1制御信号と優先度1データバス、優先度2制御信号と優先度2データバス、並びに切り替え要求信号と切り替え完了信号で接続されている。また、第1の優先度1の第2の優先度情報と第1の優先度2の第2の優先度情報は第2優先度判断手段430に接続されている。第2優先度判断手段430は優先度が登録されている第2優先度情報蓄積メモリ440に接続されている。切り替え制御手段410は選択信号1と選択信号2と制御信号、並びにデータバスを切り替え制御装置130から出力している。
第1の優先度1の切り替え要求信号が発生していない状況で、第1の優先度2の切り替え要求信号が発生すると受信制御手段420は切り替え制御手段410に対して第1の優先度2への切り替え要求を出力する。切り替え要求信号を受け取った切り替え制御手段210は優先度2に接続を切り替え、切り替えが完了すると切り替え完了信号を受信制御手段420に出力する。切り替え完了信号を受け取った受信制御手段420は切り替え制御手段410を介して優先度2データバスと優先度2制御信号を使用して切り替え制御装置130から選択信号2と制御信号とデータバスが接続される。
第1の優先度2の切り替え要求信号が発生している状況で、第1の優先度1切り替え要求信号が発生すると受信制御手段220は切り替え制御手段210に対して優先度2への切り替え要求を出力する。第2優先度判断手段430は第1の優先度1の第2の優先度情報から優先度情報が第2優先度情報蓄積メモリ440に登録されていることを確認する。登録されていれば、第2優先度判断手段430は切り替え制御手段410に対して第2切り替え要求信号により切り替えの許可をおこなう。このとき、第1の優先度1の第2の優先度情報が第2優先度情報蓄積メモリ440に登録されていない場合は、第2優先度判断手段430は切り替え制御手段410に対して第2切り替え要求信号による切り替えの許可はおこなわない。
なお、上述の許可は登録されていない場合でも良い。
このため、本実施の形態では、第2の優先度情報を確認して第2の優先度情報が登録されていなければ、切り替えをおこなわないことで擬似的に第1の優先順位を可変的に切り替えることができる。
本発明にかかる切り替え制御装置は、切り替え回数の削減によりパフォーマンスを改善し、また優先順位を可変用の回路または処理を追加することなく可変することができる等の効果を有し、データ転送の切り替え制御装置などに有用である。
100 LSI
110 SRAM
120 不揮発性メモリ
130 切り替え制御装置
160 DMA機能制御手段
170 CPU
180 メモリ制御手段
190 メモリ
210 切り替え制御手段
220 受信制御手段
230 データ蓄積メモリ
310 蓄積数制御手段
320 データ蓄積メモリ制御手段
330 データ蓄積メモリ
410 切り替え制御手段
420 受信制御手段
430 第2優先度判断手段
440 第2優先度情報蓄積メモリ
110 SRAM
120 不揮発性メモリ
130 切り替え制御装置
160 DMA機能制御手段
170 CPU
180 メモリ制御手段
190 メモリ
210 切り替え制御手段
220 受信制御手段
230 データ蓄積メモリ
310 蓄積数制御手段
320 データ蓄積メモリ制御手段
330 データ蓄積メモリ
410 切り替え制御手段
420 受信制御手段
430 第2優先度判断手段
440 第2優先度情報蓄積メモリ
Claims (4)
- 複数の機能ブロックと複数のメモリの相互間を切り替え接続する切り替え制御装置であって、
前記複数の機能ブロックとそれぞれデータバスで接続されて前記機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、前記受信制御手段と前記機能ブロックの前記データバスとつながるデータバスのいずれかと前記複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、前記受信制御手段とデータバスで接続されたデータ蓄積メモリとを備え、
優先度の低い前記機能ブロックから前記データ受信要求を受けてその機能ブロックのデータバスと前記共用データバスとが接続されている状態において、
前記受信制御手段は、前記機能ブロックよりも優先度の高い他の前記機能ブロックからデータ受信要求を受けて、前記切り替え制御手段に、前記共用データバスと前記他の機能ブロックとの接続の切り替えを行わせてデータを受信するとともに、
前記データ受信要求による前記データの受信が完了しても、前記切り替え制御手段は接続を切り替えることなく前記共用データバースを通してデータを前記データ蓄積メモリに蓄積した後、前記優先度の低い前記機能ブロックとの接続を再開し、
前記受信制御手段は、前記データ蓄積メモリにデータが蓄積された状態で優先度の高い他の前記機能ブロックからデータ受信要求を受けると、前記切り替え制御手段に接続の切り替えをさせることなく、前記データ蓄積メモリの前記データを前記機能ブロックに送信することを特徴とする切り替え制御装置。 - データ蓄積メモリはデータ受信要求によるデータ受信数のn倍であり、前記データ蓄積メモリへのデータ蓄積数を制御する蓄積数制御手段を有する請求項1記載の切り替え制御装置。
- データ蓄積メモリにデータが蓄積されていない状態で、各機能ブロックからのデータ受信要求が無い場合、受信制御手段は切り替え制御手段に優先度の高い機能ブロックへの切り替えを行わせ、かつ前記データ蓄積メモリへ予めデータを蓄積し、
前記受信制御手段が前記優先度の高い前記機能ブロックへのデータ受信要求を受けたとき、前記機能ブロックは前記データ蓄積メモリからデータを受信する請求項1または請求項2記載の切り替え制御装置。 - 複数の機能ブロックと複数のメモリの相互間を切り替え接続する切り替え制御装置であって、
前記複数の機能ブロックとそれぞれデータバスで接続されて前記機能ブロックからのデータ受信要求によってデータの受信を制御する受信制御手段と、前記受信制御手段と前記機能ブロックの前記データバスとつながるデータバスのいずれかと前記複数のメモリに接続された共用データバスとを選択的に接続する切り替え制御手段と、前記機能ブロックの優先度情報を登録する優先度情報蓄積メモリと、前記機能ブロックからのデータ受信要求があった場合にその機能ブロックが前記優先度情報蓄積メモリに登録されたものか否かを判断して登録または非登録で前記切り替え手段に切り替えを許可させない要求を行う優先度判断手段とを備え、
前記機能ブロックの1つからデータ受信要求を受けてその機能ブロックのデータバスと前記共用データバスとが接続されている状態において、
前記受信制御手段は、別の前記機能ブロックからデータ受信要求を受けた場合に、前記切り替え制御手段に、前記共用データバスと前記他の機能ブロックとの接続の切り替え要求を行い、
前記切り替え制御手段は前記優先度判断手段が前記別の機能ブロックの優先度の登録または非登録を判断したとき切り替えを行わないことを特徴とする切り替え制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226319A JP2007041900A (ja) | 2005-08-04 | 2005-08-04 | 切り替え制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226319A JP2007041900A (ja) | 2005-08-04 | 2005-08-04 | 切り替え制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007041900A true JP2007041900A (ja) | 2007-02-15 |
Family
ID=37799816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226319A Pending JP2007041900A (ja) | 2005-08-04 | 2005-08-04 | 切り替え制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007041900A (ja) |
-
2005
- 2005-08-04 JP JP2005226319A patent/JP2007041900A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7725621B2 (en) | Semiconductor device and data transfer method | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
US7685351B2 (en) | External device access apparatus | |
US20050177674A1 (en) | Configurable embedded processor | |
US20090013144A1 (en) | Integrated circuit, and integrated circuit system | |
JP2007172112A (ja) | メモリコントローラ | |
US6622210B2 (en) | Microcontroller with improved access efficiency of instructions | |
US20070208886A1 (en) | Data processing apparatus | |
JP2007041900A (ja) | 切り替え制御装置 | |
US20050216614A1 (en) | Microcomputer having instruction RAM | |
US20050135402A1 (en) | Data transfer apparatus | |
JP2008140065A (ja) | アクセス調停装置、アクセス調停方法、及び情報処理装置 | |
US7487281B2 (en) | Computer system to control the data transfer between a memory and a peripheral device connected to a CPU via a bus | |
US8621262B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP5130754B2 (ja) | 半導体集積回路及びメモリシステム | |
JP2010244408A (ja) | メモリコントローラおよびメモリインターフェース方法 | |
JP4163487B2 (ja) | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 | |
JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
JP2008165463A (ja) | バス制御装置 | |
JP4292218B2 (ja) | 画像処理装置及び画像処理システム | |
WO2008001433A1 (fr) | Appareil de communication de données | |
JP2008117109A (ja) | 半導体集積回路装置 | |
US20120151108A1 (en) | Data processing system | |
JP2005316546A (ja) | メモリコントローラ | |
JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20061128 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |