JP2006004977A5 - - Google Patents

Download PDF

Info

Publication number
JP2006004977A5
JP2006004977A5 JP2004176676A JP2004176676A JP2006004977A5 JP 2006004977 A5 JP2006004977 A5 JP 2006004977A5 JP 2004176676 A JP2004176676 A JP 2004176676A JP 2004176676 A JP2004176676 A JP 2004176676A JP 2006004977 A5 JP2006004977 A5 JP 2006004977A5
Authority
JP
Japan
Prior art keywords
layer
barrier layer
effect transistor
field effect
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004176676A
Other languages
English (en)
Other versions
JP4729872B2 (ja
JP2006004977A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2004176676A external-priority patent/JP4729872B2/ja
Priority to JP2004176676A priority Critical patent/JP4729872B2/ja
Priority to US11/578,965 priority patent/US7981744B2/en
Priority to PCT/JP2005/011006 priority patent/WO2005122234A1/en
Priority to DE112005001337T priority patent/DE112005001337B4/de
Priority to TW094119288A priority patent/TWI299196B/zh
Publication of JP2006004977A publication Critical patent/JP2006004977A/ja
Publication of JP2006004977A5 publication Critical patent/JP2006004977A5/ja
Publication of JP4729872B2 publication Critical patent/JP4729872B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

電界効果トランジスタ及びその製造方法
本発明は、III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ(各種のFETやHEMT等)の構成とその製造方法に関する。
III族窒化物系化合物半導体の結晶成長によって製造される電界効果トランジスタの構成やその製造方法としては、例えば下記の特許文献1に記載されている技術などが、一般にも広く知られている。
これらの従来技術においては、半導体層を結晶成長させる際にその材料ガスを運ぶキャリアガスとして水素(H2)ガスが用いられることが多い。
その理由は、次の通りである。
(理由1)水素ガスを用いた場合、結晶成長させる半導体層の結晶性を良質に形成することが、その他のキャリアガスよりも比較的容易である。このことは、素子のシート抵抗や素子特性のばらつきや歩留りなどの点で有利である。
(理由2)水素ガスを用いた場合、バッファ層とバリア層などの各半導体層間の界面の平坦性や或いはその界面近傍における組成変動の急峻性などを高めることが、その他のキャリアガスよりも比較的容易である。このため、チャネルを移動するキャリアの移動度を高く良好に確保することが、比較的容易となる。このことは、素子の小型化や高性能化などの点で有利である。
特開2003−45899
しかしながら、水素(H2)ガスをキャリアガスとして用いた場合、最後に積層される半導体層の表面は、平坦或いは平滑には形成され難くなり、その結果、次の様な問題が生じる。
(問題点1)接続すべき電極の大きさに対して、その半導体層の表面の凹凸形状の起伏が相対的に大きくなり過ぎると、その表面上に正確に電極を形成することが困難となる。このため、電極の微細化が阻害され、素子の小型化が困難となる。
(問題点2)或いは、例え所望の位置に電極が形成できたとしても、接続強度やオーミック性などの電極特性を、必ずしも十分には安定させることができない。このため、素子の歩留りを確保することが難しくなり、よって、所望の電界効果トランジスタの工業的な量産態勢を確立することも困難となる。
上記の様な表面荒れが生じてしまう原因は、水素(H2)ガスが奏するエッチング作用にあるものと考えられる。そこで、この点を改善するために、例えば窒素(N2)ガスをキャリアガスとして用いてバリア層を結晶成長させると、上記の表面荒れの問題を改善することができる。しかしながら、この方法によれば、前述の理由1、理由2に基づいて得られていた、移動度やシート抵抗などに関わる所望の電気的特性を同時に得ることは、必然的に困難となる。
本発明は、上記の課題を解決するために成されたものであり、その目的は、素子のシート抵抗や微細電極の形成の確実性やチャネル中のキャリアの移動度などが何れも優れた、高性能化や小型化に好適な電界効果トランジスタを実現することである。
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、バッファ層のバリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、そのバリア層の積層構造を、少なくとも次の(1)、(2)の計2層を備えた多層構造にすることである。
(1)バリア層の内の最下層の半導体層を構成し、バッファ層との界面における組成変化が急峻に形成された急峻界面提供層。
(2)バリア層の内の最上層の半導体層を構成し、上面が平坦に形成された電極接続面提供層。
更に、上記のバリア層を構成する各半導体層を何れも、ノンドープのAl x Ga 1-x N(0<x≦1)から形成することである。
ただし、上記のバリア層は、通常、一般にキャリア供給層などとも呼ばれることがある。また、上記のバッファ層は、通常、一般に下地層などとも呼ばれることがある。上記の第1の手段で言うバッファ層は、半導体の結晶成長の分野で、結晶成長させるべき所望の半導体層と結晶成長基板との間の格子定数差の問題を解消又は緩和するために、それらの間に形成する薄膜の半導体層(例:膜厚約250nm前後のAlN層など)の意味ではないが、実際の構成上、その様な半導体層をも、上記の第1の手段で言う所のバッファ層(下地層)の概念中には含み得る。
例えば、GaNのバルク結晶から成る結晶成長基板を使用する場合、上記の格子定数差の問題は始めから存在しないが、その様な場合にも、上記の第1の手段におけるバッファ層(下地層)は必要である。ただし、この場合、そのGaNのバルク結晶から成る結晶成長基板で、上記の第1の手段で言う所のバッファ層(下地層)を兼ねても良い。
上記のバリア層の最上の半導体層には、ドレイン電極、ソース電極、ゲート電極を形成する。ただし、ゲート電極は、絶縁膜などを介して間接的に形成しても良い。これらの各種の電極に関わる構成形態は任意で良く、例えばオーミック性や整流作用などを考慮しつつ、周知の適当な構成形態を任意に選択、採用することができる。また、本発明の電界効果トランジスタでは、バリア層の厚さなどによって、ノーマリーオンのトランジスタにでも、ノーマリーオフのトランジスタにでも、何れのタイプの電界効果トランジスタにでも構成することができる。これらの諸構成は任意で良い。
以下、本発明の電界効果トランジスタの構造または製造手順を最適化するための各種の要件に付いて説明する。
キャリアの移動度が大きいチャネルを形成したり、各オーミック電極近傍におけるバリア層のオーミック特性を最適化したりするためには、バリア層に垂直な方向におけるキャリアのエネルギー準位(即ち、各半導体層のバンドギャップ)の最適化が必要になることは言うまでもないが、その最適化を実施するためには、少なくとも以下に示すパラメータ(1)〜(3)が非常に重要である。
(1)半導体層の厚さ
特に、バリア層を構成する各半導体層の各厚さを最適化することにより、バリア層を適度に空乏層化させたり、上記のトンネル効果におけるキャリアのトンネリングの確率を最適化したりすることができる。或いは、バリア層を構成する各半導体層の各厚さを最適化することにより、更には、ゲート電圧によるチャネルの生成/消滅に対する制御性を適正に確保したりすることができる。即ち、各半導体層の厚さの最適化により、電子供給の流れや、電子蓄積層(チャネル)の制御容易性を改善することができる。
(2)Al組成比
各半導体層のAl組成比を最適化すれば、これにより、各半導体層のバンドギャップエネルギーや、或いは電子親和力を最適化することができるので、良好なチャネル構造を形成することができる。
例えば、バリア層の電子親和力はバッファ層の電子親和力よりも小さくしなくてはならない。即ち、基本的には、バリア層のバンドギャップエネルギーは、バッファ層のバンドギャップエネルギーよりも大きくしなくてはならない。このため、バリア層とバッファ層とを何れもAlxGa1-xN(0<x≦1)から形成する場合には、バリア層のAl組成比xは、バッファ層のAl組成比xよりも大きくしなくてはならない。また、両層の各バンドギャップエネルギーの差は、基本的には、大きいほうが望ましい。勿論、バリア層のAl組成比などは、バリア層のオーミック特性の最適化パラメータにもなり得る。
また、特に、オーミック電極(ソース電極、ドレイン電極)に直接接合される半導体層の場合、Al組成比を最適化することにより、良好なオーミック性を確保することができる。
(3)不純物の有無
ドーパント(不純物)の有無又は濃度によって、各半導体層のキャリア密度や絶縁性やオーミック特性などを最適化することができる。高移動度を実現するためには、少なくともチャネルやその近傍を形成する半導体層においては、キャリアの散乱を防止するために不純物は添加しない方が良い。また、高抵抗率が要求される半導体層に付いても、不純物は添加しない方が良い。これらの意味で、特に、バッファ層の少なくとも最上層を構成する半導体層は、ノンドープ層であることが望ましい。
ただし、バリア層は、必ずしもノンドープ層にする必要はなく、例えばn型に形成しても良い。この様な構成によっても、本発明の手段に基づく本発明の作用・効果を有する高性能な電界効果トランジスタを製造することができる。
したがって、これらの各パラメータを最適化することは非常に重要となる。
以下に記載する本発明の各手段は、以上の各観点を踏まえて考案されたものであり、よって、本発明を更に具体的に実施するに当たっては、以下の何れかの手段を採用することがより望ましい。
また、本発明の第2の手段は、上記の第1の手段において、バリア層を構成する各半導体層を何れも、ノンドープのAlxGa1-xN(0.15≦x≦0.3)から形成することである。
また、本発明の第3の手段は、上記の第1または第2の手段において、バリア層を構成する各半導体層のアルミニウム組成比xを、その積層順序に従って単調に減少する様に設定することである。
ただし、上記の「単調に減少する」とは、概ね次の様な減少傾向を示すことを言う。即ち、番号Nを独立変数とする関数z=f(N)に付いて、Nの定義域上における任意の番号N1,N2に対して「N1<N2⇒f(N1)≧f(N2)」が成り立つ時、この関数fを広義の単調減少関数と言い、また、従属変数zは番号Nに対して単調に減少すると言う。したがって、上記の本発明の第3の手段は、バリア層を構成する各半導体層のアルミニウム組成比xを全て或いは部分的に同じにすることを含んでいる。
また、上記の番号Nを例えば時間tなどの連続変数に置き換えた場合にも同様に、以下でも上記と同様の表現を用いるものとする。即ち、例えば、所定の定義域上における任意の時刻t1,t2に対して「t1<t2⇒z1=f(t1)≧z2=f(t2)」が成り立つ時にも同様に、従属変数zは独立変数tに対して単調に減少すると言う。
次に、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段において、下側に積層されたバリア層第1層と、このバリア層第1層の上側に積層されたバリア層第2層との計2層の半導体層から、上記のバリア層を形成することである。
即ち、ここで言うバリア層第1層は本発明の急峻界面提供層に当たり、また、上記のバリア層第2層は本発明の電極接続面提供層に当たる。
また、本発明の第5の手段は、上記の第4の手段において、バリア層第1層の膜厚d1とバリア層第2層の膜厚d2とを、何れも「10nm≦d1≦30nm、10nm≦d2≦30nm、かつ、30nm≦d1+d2≦60nm」が成立する様に設定することである。
また、本発明の第6の手段は、上記の第1乃至第5の何れか1つの手段において、バッファ層の最上層をノンドープのGaNから形成することである。ただし、バッファ層は勿論、単層構造であってもよい。その場合には、バッファ層の最上層は、バッファ層そのものに該当する。
また、本発明の第7の手段は、III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、バッファ層のバリア層に対する界面側にチャネルが形成される電界効果トランジスタの製造工程における、そのバリア層を結晶成長させる結晶成長工程において、バリア層の材料ガスを運ぶキャリアガスの中で、水素(H2)ガスが占めるガス分圧比Rを「r1≧R≧r2(1≧r1>1/4,1/2>r2≧0,r1>r2)」なる範囲内で、時間tに対して連続的又は段階的に、単調に減少させることである。
ただし、より望ましくは、上記のバリア層を結晶成長させる結晶成長工程において、上記のガス分圧比Rを「r1≧R≧r2(1≧r1>1/2,1/4>r2≧0)」なる範囲内で、時間tに対して連続的又は段階的に、単調に減少させることである。
また、本発明の第8の手段は、上記の第7の手段の結晶成長工程において、上記のガス分圧比Rを段階的にm回(m≧1)減少させることにより、上記のバリア層をノンドープのAlxGa1-xN(0<x≦1)から成る計m+1層の半導体層から形成することである。
また、本発明の第9の手段は、上記の第8の手段において、バリア層を2層構成とし、先に積層するバリア層第1層を水素(H2)ガスを主なキャリアガスとして結晶成長させ、次に積層するバリア層第2層を希ガス又は窒素(N2)ガスから成る不活性ガスを主なキャリアガスとして結晶成長させることである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1の手段によれば、上記の急峻界面提供層によって、バリア層の結晶性を良好に確保することができ、バリア層とバッファ層との界面近傍における半導体結晶の組成変化が急峻となる。
更に、上記の電極接続面提供層によって、バリア層の表面の平坦性や平滑性も良好に確保される。
バリア層とバッファ層との界面の急峻性を確保することは、チャネル中を移動するキャリアの散乱によるキャリアの移動度の低減を抑制する効果があるものと考えられる。
したがって、本発明の第1の手段によれば、電界効果トランジスタにおいて、上記の界面付近に形成されるチャネル中を移動するキャリアの移動度や、或いは素子のシート抵抗などの各種の電気特性を良好に確保できると同時に、バリア層の表面の平坦性や平滑性も良好に確保され、これにより、ゲート電極の密着性が向上するので、ゲート電圧による電界効果の制御容易性を改善することも同時に可能又は容易となる。
更に、バリア層のバンドギャップエネルギーを大きく確保することが容易である。したがって、バッファ層にはインジウム(In)を含んだ半導体結晶などを用いなくても、バリア層のバンドギャップエネルギーとバッファ層のバンドギャップエネルギーの差を十分に大きく確保することができる。したがって、本発明の第1の手段によれば、バリア層とバッファ層との間の界面荒れが生じ難くなる。即ち、本発明の第1の手段によれば、上記の作用・効果に対するこの様な相乗効果により、バリア層とバッファ層との界面をより確実に平坦或いは平滑にすることができるので、より確実にキャリアの移動度を良好に確保することができる。
また、バリア層をノンドープ層とすることは、半導体素子の耐圧性の観点からも有利である。
なお、インジウム(In)を含んだ半導体結晶を結晶成長させた場合に、その後に積層される他の半導体層との間で界面荒れが生じ易くなる事情については、例えば次の文献等からも容易に理解することができる。
(1)公開特許公報:特開平11−068159
(2)公開特許公報:特開平9−139543
(3)公開特許公報:特開平8−88432
また、本発明の第2の手段によれば、チャネル周辺のポテンシャル曲線などを最適化することが可能または容易になる。特に、アルミニウム組成比に対する下限値の設定はチャネルを確実に形成するための制約であり、一方、上限値の設定は良好なオーミック電極を形成するための制約である。
ただし、この手段は、後述の本発明の第6の手段と組み合わせて適用することが、更により望ましい。
また、本発明の第3の手段によれば、バリア層のバンドギャップエネルギーとバッファ層のバンドギャップエネルギーの差を大きく確保することができるので、チャネル周辺のポテンシャル曲線などを最適化することが可能または容易になる。また、特に、オーミック電極が直接接合された半導体層に付いては、この様な電子親和力の最適化によって、そのオーミック性を良好に確保することも容易となる。
ただし、この手段は、上記の本発明の第2の手段や、後述の本発明の第6の手段と組み合わせて適用することが、更により望ましい。
また、本発明の第4の手段によれば、本発明の電界効果トランジスタのバリア層を2層構成で実現することができる。即ち、このバリア層第1層によって急峻界面提供層を形成し、かつ、バリア層第2層によって電極接続面提供層を構成することができる。即ち、上記の個々の利点を備えた急峻界面提供層と電極接続面提供層との各々を有する本発明のバリア層を最小の積層構成で実現することができる。
即ち、この構成は、最も容易に本発明の電界効果トランジスタを実現するための手段であり、よって、本発明の第4の手段によれば、小型化や高性能化に非常に有利な本発明の電界効果トランジスタを効率よく生産することができる。
また、本発明の第5の手段によれば、バリア層全体の厚さが最適化されるので、バリア層のオーミック特性を最適化することができる。ただし、電極接続面提供層(上記のバリア層第2層)を薄く形成し過ぎると、平坦或いは平滑な表面が形成され難くなるなど、その膜厚の積層ムラに基づく悪影響が素子特性として表面化し易くなるため注意を要する。
即ち、本発明の第5の手段は、バリア層第1層の厚さとバリア層第2層の厚さに付いて、これらの作用に関する観点より、経験的かつ総合的に最適化された適正範囲を示すものである。
更に、高移動度を実現するためには、少なくともチャネルが形成される半導体層においては、キャリアの散乱を防止するために不純物は添加しない方が良い。また、高抵抗率が要求される半導体層に付いても、不純物は添加しない方が良い。これらの意味で、特に、バッファ層の少なくとも最上層を構成する半導体層は、ノンドープ層であることが望ましい。この様な観点より、本発明の第5の手段は有利である。
また、本発明の第6の手段によれば、バッファ層の最上層がGaNから形成されるので、バッファ層の最上層をインジウムを含まない半導体(AlxGa1-xN(0≦x≦1))から形成する場合、この最上層のバンドギャップエネルギーを最小に抑えることができる。ここでインジウム(In)を用いないのは、前にも言及した様にバッファ層とバリア層との界面における界面荒れを良好に防止するためであり、これらの限りにおいて、GaNは最小のバンドギャップエネルギーを与える半導体と言える。
したがって、本発明の第6の手段によれば、所望のチャネルを良好に形成することができる。
また、本発明の第7の手段によれば、上記の結晶成長工程において、上記のガス分圧比Rが段階的或いは連続的に単調減少されるので、本発明の第1の手段に基づく電界効果トランジスタを製造することが可能或いは容易となるばかりでなく、また、それらと同等のデバイス性能を有する、バリア層が単層構造の電界効果トランジスタを製造することも略同様に可能或いは容易となる。例えば、バリア層が単層構造の電界効果トランジスタを製造する場合には、上記のガス分圧比Rを例えば略一様に連続的に単調減少させるなどすれば良い。
この本発明の第7の手段が上記の様に良好に作用する理由は、前にも言及した様に、上記のガス分圧比Rが高い場合程、前述の急峻界面提供層が良好に形成され易く、また、上記のガス分圧比Rが低い場合程、前述の電極接続面提供層が良好に形成され易くなるためである。ただし、ここで、界面が急峻であることの利点は、前にも言及した様に、チャネル中を移動する電子の移動度が向上するためである。また、表面が平坦或いは平滑であることの利点は、前にも言及した様に、電極の微細化が可能或いは従来よりも容易となるためである。
また、本発明の第8の手段によれば、上記のガス分圧比Rがm回にわたって段階的かつ単調に減少するので、本発明の第1の手段に基づく優れた電界効果トランジスタを製造することができる。
また、本発明の第9の手段によれば、本発明の第4の手段に基づく電界効果トランジスタを製造することが可能または容易となる。また、上記のガス分圧比Rが高い場合程、前述の急峻界面提供層が良好に形成され易く、かつ、上記のガス分圧比Rが低い場合程、前述の電極接続面提供層が良好に形成され易くなるため、本発明の第9の手段によれば、極めて良好なデバイス特性を実現することができる。
バリア層の結晶成長に使用する不活性ガスとしては、希ガス(He,Ne,Ar,Kr,Xe,Rn)や、窒素(N2)ガスや、或いはこれらの混合気体を用いることができる。また、不活性ガスとしてこれらの混合気体を用いる場合には、その混合比は任意で良い。また、主なキャリアガス(即ち、キャリアガスの主成分)として、水素(H2)ガス、窒素(N2)ガス、或いは希ガス等を用いる場合に、結晶成長させるべき半導体結晶中に、望ましくない原子や分子が残留(混入)する恐れがない限り、その他の気体が、そのキャリアガス中に微量若しくは若干量混合されていても、特段本発明の作用を妨げるものではない。
また、本発明の電界効果トランジスタを構成する結晶成長基板の材料としては、耐熱性や放熱性の点で炭化シリコン(SiC)が最も適しているが、価格をも大きく加味すれば、サファイアや、シリコン(Si)などを用いた実施形態をも十分に考えることができる。また、GaN基板を用いることは、価格や放熱性などの点で有利とは言えないが、GaN基板の採用は、特に本発明の適用を妨げるものではない。
また、オーミック電極やショットキー電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、前にも言及した様に、バリア層の最上層の上に薄膜の絶縁膜を介して形成しても良い。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
図1は、本実施例1の電界効果トランジスタ100の断面図である。この電界効果トランジスタ100は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板101は、厚さ約300μmのサファイアから形成されている。この結晶成長基板101の上には、厚さ約40nmのAlNから成るAlN層102が形成されている。このAlN層102は結晶成長基板101と、後に積層する半導体層103との間の格子定数の不整合を解消又は緩和するためのものである。
そして、このAlN層102の上には厚さ約2μmのノンドープのGaNから成る半導体層103が形成されている。以下、この半導体層103と上記のAlN層102との計2層を合わせて総称的に単にバッファ層と言うことがある。勿論、このバッファ層(層102と層103)が、請求項1などに記載されているバッファ層に相当する半導体層である。
更に、半導体層103の上には、厚さ約40nmのノンドープのAl0.2Ga0.8Nから成る半導体層104が積層されている。この半導体層104の膜厚(約40nm)は、ゲートON時にバリア層とバッファ層との界面、即ち、層1041と層103との界面の近傍に生成されるチャネルと、下記の個々のオーミック電極(105,107)との間におけるキャリア(電子)のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
即ち、半導体層104は、本発明に基づく厚さ約30nmの急峻界面提供層1041と、本発明に基づく厚さ約10nmの電極接続面提供層1042の計2層の半導体層から構成されている。これらは双方共に上記の通りノンドープのAl0.2Ga0.8Nから形成されているが、急峻界面提供層1041を結晶成長させる際には、キャリアガスとしてH2を使用した。また、電極接続面提供層1042を結晶成長させる際には、キャリアガスとしてN2を使用した。
また、符号105,106,107はそれぞれ、ソース電極(オーミック電極)、ゲート電極(ショットキー電極)、ドレイン電極(オーミック電極)を示している。各オーミック電極(ソース電極105とドレイン電極107)は、何れもチタン(Ti)から成る膜厚約100Åの薄い金属層を蒸着によって積層し、その上にアルミニウム(Al)から成る膜厚約3000Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、1秒未満のフラッシュアニール処理による約700℃〜900℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極106は、約100Åのニッケル(Ni)から成る金属層を蒸着によって積層し、その上に、金(Au)から成る金属層を更に約3000Å蒸着して形成したショットキー電極である。
以下、上記の電界効果トランジスタ100の製造方法を、本発明の特徴部分(半導体層1041,1042)を中心に説明する。
上記の電界効果トランジスタ100の各半導体層(半導体層102,103,104)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2又はN2)と、アンモニアガス(NH3)と、トリメチルガリウム(Ga(CH3)3)と、トリメチルアルミニウム(Al(CH3)3)などである。
ただし、これらの半導体層を結晶成長させる方法としては、上記の有機金属化合物気相成長法(MOVPE)の他にも、分子線気相成長法(MBE)、ハライド気相成長法(HVPE)等が有効である。
図2に、本実施例1におけるバリア層104(即ち、急峻界面提供層1041と電極接続面提供層1042)形成時のキャリアガス供給形態を示す。このグラフの縦軸はキャリアガス中に占める水素(H2)ガスの分圧比Rを示している。また、横軸は結晶成長時間であり、時刻t=0が急峻界面提供層1041の結晶成長開始時刻を示し、時刻t=t1が電極接続面提供層1042の結晶成長終了時刻を示している。
更に、詳しくは、以下の結晶成長条件にしたがって、バリア層104を積層した。
(バリア層104の結晶成長条件)
(1)急峻界面提供層1041
(a)キャリアガス : H2 (R≒1)
(b)結晶成長温度 : 1000〔℃〕
(c)結晶成長気圧 : 1013〔hPa〕(結晶成長炉内の全圧)
(2)電極接続面提供層1042
(a)キャリアガス : N2 (R≒0)
(b)結晶成長温度 : 1000〔℃〕
(c)結晶成長気圧 : 1013〔hPa〕(結晶成長炉内の全圧)
図3は、バリア層104全体の厚さ(:d1+d2)を400Åに固定する時、電極接続面提供層1042の膜厚d2〔Å〕をパラメータとして、電極接続面提供層1042の表面の像(表面モフォロジー)を5種類(d2=0Å〜400Å)、原子間力顕微鏡(Atomic Force Microscope)を使って出力したものである。
図4−Aに、この電極接続面提供層1042の膜厚d2と各表面の粗さとの関係を示す。縦軸は、電極接続面提供層1042の表面の1方向における凹凸波形の平均振幅(Root Mean Square)を、d2=0Åの時の値を基準(:規格化表面粗さ=1)として、即ち、膜厚約400Åの急峻界面提供層1041だけでバリア層104全体を形成した場合を基準として、規格化したものである。
また、図4−Bのグラフは、ゲート電極106形成前の電界効果トランジスタ100のシート抵抗の規格化値と、上記の膜厚d2との関係を、図4−Aの場合と同様にd2=0Åの時の値を基準(:規格化シート抵抗=1)として示したものである。
これらの測定結果より、バリア層104全体の膜厚を400Åにする場合、電極接続面提供層1042の膜厚d2の適正範囲は、約100Å〜300Å程度の範囲であり、より望ましくは約150Å〜200Å程度の範囲になると言うことができる。
この様に、バリア層104を形成した結果、本実施例1の電界効果トランジスタ100においては、シート抵抗などの各種の電気特性を良好に確保でき、同時に良好な表面平坦性に基づいて電極を従来よりも効果的に微細化することができた。
図5は、本実施例の電界効果トランジスタ200の断面図である。この電界効果トランジスタ200は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板201は、厚さ約400μmの炭化シリコン(SiC)から形成されている。この結晶成長基板201の上には、厚さ約0.2μmのAlNから成るAlN層202が形成されている。このAlN層202は結晶成長基板201と、後に積層する半導体層203との間の格子定数の不整合を解消又は緩和するためのものである。
そして、このAlN層202の上には厚さ約2μmのノンドープのGaNから成る半導体層203が形成されている。以下、この半導体層203と上記のAlN層202との計2層を合わせて総称的に単にバッファ層と言うことがある。勿論、このバッファ層(層202と層203)が、請求項1などに記載されているバッファ層に相当する半導体層である。
更に、半導体層203の上には、厚さ約40nmのノンドープのAl0.25Ga0.75Nから成る半導体層204が積層されている。この半導体層204の膜厚(約40nm)は、ゲートON時にバリア層とバッファ層との界面、即ち、層2041と層203との界面の近傍に生成されるチャネルと、下記の個々のオーミック電極(205,207)との間におけるキャリア(電子)のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
即ち、半導体層204は、本発明に基づく厚さ約10nmの急峻界面提供層2041と、本発明に基づく厚さ約30nmの電極接続面提供層2042の計2層の半導体層から構成されている。これらは双方共に上記の通りノンドープのAl0.25Ga0.75Nから形成されているが、急峻界面提供層2041を結晶成長させる際には、キャリアガスとしてH2を使用した。また、電極接続面提供層2042を結晶成長させる際には、キャリアガスとしてN2を使用した。
また、符号205,206,207はそれぞれ、ソース電極(オーミック電極)、ゲート電極(ショットキー電極)、ドレイン電極(オーミック電極)を示している。各オーミック電極(ソース電極205とドレイン電極207)は、何れもチタン(Ti)から成る膜厚約100Åの薄い金属層を蒸着によって積層し、その上にアルミニウム(Al)から成る膜厚約3000Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、1秒未満のフラッシュアニール処理による約700℃〜900℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極206は、約100Åのニッケル(Ni)から成る金属層を蒸着によって積層し、その上に、金(Au)から成る金属層を更に約3000Å蒸着して形成したショットキー電極である。
以下、上記の電界効果トランジスタ200の製造方法を、本発明の特徴部分(半導体層2041,2042)を中心に説明する。
上記の電界効果トランジスタ200の各半導体層(半導体層202,203,204)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2又はN2)と、アンモニアガス(NH3)と、トリメチルガリウム(Ga(CH3)3)と、トリメチルアルミニウム(Al(CH3)3)などである。
ただし、これらの半導体層を結晶成長させる方法としては、上記の有機金属化合物気相成長法(MOVPE)の他にも、分子線気相成長法(MBE)、ハライド気相成長法(HVPE)等が有効である。
本実施例2におけるバリア層204(即ち、急峻界面提供層2041と電極接続面提供層2042)形成時のキャリアガス供給形態を、前述の実施例1と同様、図2に示す。このグラフの縦軸は、前述の実施例1と同様、キャリアガス中に占める水素(H2)ガスの分圧比Rを示している。また、横軸は結晶成長時間であり、時刻t=0が急峻界面提供層2041の結晶成長開始時刻を示し、時刻t=t1が電極接続面提供層2042の結晶成長終了時刻を示している。
更に、詳しくは、以下の結晶成長条件にしたがって、バリア層204を積層した。
(バリア層204の結晶成長条件)
(1)急峻界面提供層2041
(a)キャリアガス : H2 (R≒1)
(b)結晶成長温度 : 1000〔℃〕
(c)結晶成長気圧 : 1013〔hPa〕(結晶成長炉内の全圧)
(2)電極接続面提供層2042
(a)キャリアガス : N2 (R≒0)
(b)結晶成長温度 : 1000〔℃〕
(c)結晶成長気圧 : 1013〔hPa〕(結晶成長炉内の全圧)
図6は、バリア層204全体の厚さ(:d1+d2)を40nmに固定する時、電極接続面提供層2042の膜厚d2〔Å〕をパラメータとして、電極接続面提供層2042の表面の像を2種類(d2=0nm,30nm)、原子間力顕微鏡(Atomic Force Microscope)を使って出力したものである。
図7−Aに、この電極接続面提供層2042の膜厚d2と各表面の粗さとの関係を示す。縦軸は、電極接続面提供層2042の表面の1方向における凹凸波形の平均振幅(Root Mean Square)を、d2=0Åの時の値を基準(:規格化表面粗さ=1)として、即ち、膜厚約40nmの急峻界面提供層2041だけでバリア層204全体を形成した場合を基準として、規格化したものである。
また、図7−Bのグラフは、ゲート電極206形成前の電界効果トランジスタ200のシート抵抗の規格化値と、上記の膜厚d2との関係を、図7−Aの場合と同様にd2=0nmの時の値を基準(:規格化シート抵抗=1)として示したものである。
これらの測定結果からも、所望の電気特性と電極の微細化とを高度かつ合理的に両立させるためには、バリア層204は、急峻界面提供層2041と電極接続面提供層2042との2層構成にすると良いことが判る。
この様に、バリア層204を形成した結果、本実施例2の電界効果トランジスタ200においては、シート抵抗などの各種の電気特性を良好に確保でき、同時に良好な表面平坦性に基づいて電極を従来よりも効果的に微細化することができた。
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の実施例1では、図2からも判る様に、キャリアガス中に占める水素ガスの分圧比Rを一度で、略1から略0に一気に減少させたが、その他にも例えば図8に例示する様に、キャリアガス中に占める水素ガスの分圧比Rは、略一様に連続的に減少させる様にしても良い。この様にした場合、上記の様に問題のバリア層104を明確に2層(即ち、急峻界面提供層1041と電極接続面提供層1042)に分けて認識することはできないが、しかしながら、上記の電界効果トランジスタ100と略同等の性能を有する電界効果トランジスタを製造することができる。
(変形例2)
また、キャリアガス中に占める水素ガスの分圧比Rは、多段階に分けて時々刻々と段階的に減少させる様にしても良い。また、なだらかに連続的に減少させたり、急峻に段階的に減少させたりする形態を組み合わせて実施しても良い。図9に例示される実施形態は、その様な組み合わせの形態を例示するものである。
これらの何れの実施形態においても、本発明の手段に基づいて、本発明の作用・効果を得ることができる。
本発明は、半導体の表面荒れの防止方法に関し、半導体素子の電極の微細化への可能性または容易性を良好に確保するためのものである。また、同時に本発明は、結晶成長によって積層される半導体層間の界面近傍に略平面状に生成されるチャネル中を移動するキャリアの移動度に関し、その移動度を良好に確保するためのものである。
したがって、本発明は、III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ(各種のFETやHEMT等)の設計や製造に大いに有用なものであり、各種の電界効果トランジスタの小型化や高性能化に当たって非常に大きな効果を発揮する。
実施例1の電界効果トランジスタ100の断面図 実施例1におけるキャリアガス供給形態を示すグラフ 層1042の各膜厚d2における各表面の顕微鏡写真 層1042の膜厚d2と表面の粗さとの関係を示すグラフ 層1042の膜厚d2とシート抵抗との関係を示すグラフ 実施例2の電界効果トランジスタ200の断面図 層2042の各膜厚d2における各表面の顕微鏡写真 層2042の膜厚d2と表面の粗さとの関係を示すグラフ 層2042の膜厚d2とシート抵抗との関係を示すグラフ 変形例1におけるキャリアガス供給形態を示すグラフ 変形例2におけるキャリアガス供給形態を示すグラフ
符号の説明
100 : 電界効果トランジスタ(実施例1)
101 : 結晶成長基板(サファイア)
102 : AlN層(バッファ層)
103 : GaNから成る半導体層(バッファ層)
104 : AlGaNから成る半導体層(バリア層)
1041: 急峻界面提供層
1042: 電極接続面提供層
105 : ソース電極(オーミック電極)
106 : ゲート電極(ショットキー電極)
107 : ドレイン電極(オーミック電極)
200 : 電界効果トランジスタ(実施例2)
201 : 結晶成長基板(SiC)
202 : AlN層(バッファ層)
203 : GaNから成る半導体層(バッファ層)
204 : AlGaNから成る半導体層(バリア層)
2041: 急峻界面提供層
2042: 電極接続面提供層
205 : ソース電極(オーミック電極)
206 : ゲート電極(ショットキー電極)
207 : ドレイン電極(オーミック電極)

Claims (9)

  1. III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、
    前記バリア層は、
    前記バリア層の内の最下層の半導体層を構成し、前記バッファ層との界面における組成変化が急峻に形成された急峻界面提供層と、
    前記バリア層の内の最上層の半導体層を構成し、上面が平坦に形成された電極接続面提供層とを備えた多層構造を有し、
    前記バリア層を構成する各半導体層は何れも、ノンドープのAl x Ga 1-x N(0<x≦1)から形成されていることを特徴とする電界効果トランジスタ。
  2. 前記バリア層を構成する各半導体層は何れも、ノンドープのAlxGa1-xN(0.15≦x≦0.3)から形成されていることを特徴とする請求項1に記載の電界効果トランジスタ。
  3. 前記バリア層を構成する各半導体層の前記アルミニウム組成比xは、積層順序に従って単調に減少する様に設定されていることを特徴とする請求項1又は請求項2に記載の電界効果トランジスタ。
  4. 前記バリア層は、下側に積層されたバリア層第1層と、前記バリア層第1層の上側に積層されたバリア層第2層との計2層の半導体層から形成されていることを特徴とする請求項1乃至請求項3の何れか1項に記載の電界効果トランジスタ。
  5. 前記バリア層第1層の膜厚d1と前記バリア層第2層の膜厚d2は、
    10nm≦d1≦30nm、10nm≦d2≦30nm、かつ、30nm≦d1+d2≦60nmを満たすことを特徴とする請求項4に記載の電界効果トランジスタ。
  6. 前記バッファ層の最上層は、ノンドープのGaNから形成されていることを特徴とする請求項1乃至請求項5の何れか1項に記載の電界効果トランジスタ。
  7. III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタの製造方法であって、
    前記バリア層を結晶成長させる結晶成長工程において、前記バリア層の材料ガスを運ぶキャリアガスの中で、水素(H2)ガスが占めるガス分圧比Rを「r1≧R≧r2(1≧r1>1/4,1/2>r2≧0,r1>r2)」なる範囲内で、時間tに対して連続的又は段階的に、単調に減少させることを特徴とする電界効果トランジスタの製造方法。
  8. 前記結晶成長工程において、前記ガス分圧比Rを段階的にm回(m≧1)減少させることにより、前記バリア層をノンドープのAlxGa1-xN(0<x≦1)から成る計m+1層の半導体層から形成することを特徴とする請求項7に記載の電界効果トランジスタの製造方法。
  9. 前記バリア層を2層構成とし、
    先に積層するバリア層第1層を、水素(H2)ガスを主なキャリアガスとして結晶成長させ、
    次に積層するバリア層第2層を、希ガス又は窒素(N2)ガスから成る不活性ガスを主なキャリアガスとして結晶成長させることを特徴とする請求項8に記載の電界効果トランジスタの製造方法。
JP2004176676A 2004-06-10 2004-06-15 電界効果トランジスタの製造方法 Expired - Fee Related JP4729872B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004176676A JP4729872B2 (ja) 2004-06-15 2004-06-15 電界効果トランジスタの製造方法
US11/578,965 US7981744B2 (en) 2004-06-10 2005-06-09 Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
PCT/JP2005/011006 WO2005122234A1 (en) 2004-06-10 2005-06-09 Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
DE112005001337T DE112005001337B4 (de) 2004-06-10 2005-06-09 Verfahren zur Herstellung eines FET
TW094119288A TWI299196B (en) 2004-06-10 2005-06-10 Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176676A JP4729872B2 (ja) 2004-06-15 2004-06-15 電界効果トランジスタの製造方法

Publications (3)

Publication Number Publication Date
JP2006004977A JP2006004977A (ja) 2006-01-05
JP2006004977A5 true JP2006004977A5 (ja) 2008-04-17
JP4729872B2 JP4729872B2 (ja) 2011-07-20

Family

ID=35773129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004176676A Expired - Fee Related JP4729872B2 (ja) 2004-06-10 2004-06-15 電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4729872B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220927A (ja) * 2006-02-17 2007-08-30 Tokyo Univ Of Agriculture & Technology AlGaN三元混晶結晶の製造方法及び気相成長装置
JP5217151B2 (ja) * 2006-08-25 2013-06-19 日亜化学工業株式会社 電界効果トランジスタ及びその製造方法
JP5230560B2 (ja) * 2009-08-07 2013-07-10 コバレントマテリアル株式会社 化合物半導体基板とその製造方法
JP5286616B2 (ja) * 2011-07-22 2013-09-11 国立大学法人東京農工大学 AlxGa1−xN結晶の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261051A (ja) * 1998-03-09 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors

Similar Documents

Publication Publication Date Title
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US9818855B2 (en) Semiconductor device
JP5116977B2 (ja) 半導体素子
JP4381380B2 (ja) 半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5749580B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2003059948A (ja) 半導体装置及びその製造方法
JP2008244002A (ja) 電界効果半導体装置
US20070278532A1 (en) Field-Effect Transistor, Semiconductor Device, a Method for Manufacturing Them, and a Method of Semiconductor Crystal Growth
JP4888537B2 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
US7432538B2 (en) Field-effect transistor
JP2007088252A5 (ja)
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP4729872B2 (ja) 電界効果トランジスタの製造方法
JP5223202B2 (ja) 半導体基板及び半導体装置
JP2006004977A5 (ja)
JP4682541B2 (ja) 半導体の結晶成長方法
JP6168978B2 (ja) 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
CN110875381B (zh) 一种半导体器件及其制造方法
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2007096261A (ja) 半導体素子
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same