JP2006003820A - アクティブマトリクス素子及びその検査方法 - Google Patents
アクティブマトリクス素子及びその検査方法 Download PDFInfo
- Publication number
- JP2006003820A JP2006003820A JP2004182725A JP2004182725A JP2006003820A JP 2006003820 A JP2006003820 A JP 2006003820A JP 2004182725 A JP2004182725 A JP 2004182725A JP 2004182725 A JP2004182725 A JP 2004182725A JP 2006003820 A JP2006003820 A JP 2006003820A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- signal lines
- signal line
- numbered
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 データ信号線方向に隣接する画素電極間の短絡欠陥も検知できるアクティブマトリクス素子とその検査方法を提供する。
【解決手段】基板2上にマトリクス状に形成された走査信号線G1〜G5及びデータ信号線D1〜D5の交差部に形成され、データ信号線D1〜D5にドレイン32、画素電極4にソース33が接続されたスイッチング素子3と、走査信号線G1〜G5を介してゲート31に走査信号を出力する垂直アドレス回路5と、データ信号線D1〜D5を介してドレイン32にデータ信号を出力する水平アドレス回路6とを備え、データ信号線を偶数番目と奇数番目のデータ信号線群に分類するとき、特定の画素電極が接続するデータ信号線は、その画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属する。
【選択図】 図1
【解決手段】基板2上にマトリクス状に形成された走査信号線G1〜G5及びデータ信号線D1〜D5の交差部に形成され、データ信号線D1〜D5にドレイン32、画素電極4にソース33が接続されたスイッチング素子3と、走査信号線G1〜G5を介してゲート31に走査信号を出力する垂直アドレス回路5と、データ信号線D1〜D5を介してドレイン32にデータ信号を出力する水平アドレス回路6とを備え、データ信号線を偶数番目と奇数番目のデータ信号線群に分類するとき、特定の画素電極が接続するデータ信号線は、その画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属する。
【選択図】 図1
Description
本発明は、液晶表示装置等に用いられるアクティブマトリクス素子及びその検査方法に関する。
従来のアクティブマトリクス素子の検査方法は、特許文献1に記載されている。
即ち、特許文献1には、複数の走査信号線及び複数のデータ信号線がマトリクス状に交差して形成され、前記走査信号線及び前記データ信号線の交差部にはTFTと前記TFTに接続された画素電極及び画素容量が形成された基板と、前記走査信号線を介して前記TFTのゲートに走査信号を出力する走査信号駆動回路と、前記データ信号線を介して前記TFTのソース(又は、ドレイン)にデータ信号を出力するデータ信号駆動回路と、前記データ信号駆動回路にデータ信号を入力する複数の映像信号入力端子を有する映像信号入力線と、を備え、前記複数の映像信号入力端子の一部に検査信号を入力して前記データ信号駆動回路を動作させ、水平方向に隣接するデータ信号線間の短絡欠陥が存在した場合に発生する電流、または電位の降下を検出することによって、前記隣接するデータ信号線間の短絡欠陥と特定できるようにしたアクティブマトリクス素子の検査方法が記載されている。さらに、特許文献1には、データ信号駆動回路に加えて走査信号回路も駆動させた状態、すなわちTFTをオンさせた状態で上記の検査を行うことにより、隣接する画素電極間の短絡欠陥を検出する方法が記載されている。
即ち、特許文献1には、複数の走査信号線及び複数のデータ信号線がマトリクス状に交差して形成され、前記走査信号線及び前記データ信号線の交差部にはTFTと前記TFTに接続された画素電極及び画素容量が形成された基板と、前記走査信号線を介して前記TFTのゲートに走査信号を出力する走査信号駆動回路と、前記データ信号線を介して前記TFTのソース(又は、ドレイン)にデータ信号を出力するデータ信号駆動回路と、前記データ信号駆動回路にデータ信号を入力する複数の映像信号入力端子を有する映像信号入力線と、を備え、前記複数の映像信号入力端子の一部に検査信号を入力して前記データ信号駆動回路を動作させ、水平方向に隣接するデータ信号線間の短絡欠陥が存在した場合に発生する電流、または電位の降下を検出することによって、前記隣接するデータ信号線間の短絡欠陥と特定できるようにしたアクティブマトリクス素子の検査方法が記載されている。さらに、特許文献1には、データ信号駆動回路に加えて走査信号回路も駆動させた状態、すなわちTFTをオンさせた状態で上記の検査を行うことにより、隣接する画素電極間の短絡欠陥を検出する方法が記載されている。
ここで、短絡欠陥となるものとは、アクティブマトリクス素子を作成する際のフォトリソグラフィでの金属製のゴミ、金属配線に用いられるAl等のエッチング残渣や金属異物の基板表面への付着等である。
特開平8−6047号公報(第5頁〜第8頁、図1)
しかしながら、特許文献1に記載のアクティブマトリクス素子は、図1、図3、図4に記載のように、縦にならぶ一列の画素電極は、TFTを介して、すべて同一の信号線に接続されている。このことにより、特許文献1に記載されているように、走査信号回路も駆動させた状態、すなわちTFTをオンさせた状態でデータ信号線間に発生する電流、あるいは電位降下を検出して発見される画素電極間の短絡は、左右に隣接する画素電極間の短絡のみであり、上下に隣接する画素電極間の短絡は検出されない。
また、特許文献1に記載のように、縦に並ぶ一列の画素電極は、TFTを介して、すべて同一の信号線に接続されている構成においては、つぎのような画像表示特性上の問題点が発生する。データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
そこで、本発明は、左右(走査線方向)に隣接する画素電極間の短絡欠陥だけでなく、上下(データ信号線方向)に隣接する画素電極間の短絡欠陥も検知できるとともに、上述したようなデータ信号線ごとの表示特性ばらつきを低減できる構成のアクティブマトリクス素子及びその検査方法を提供することを目的とする。
本願における第1の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子を提供する。
第2の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法を提供する。
第2の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法を提供する。
以上のように、本願発明によれば、データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するので、左右(走査線方向)に隣接する画素電極間の短絡欠陥だけでなく、上下(データ信号線方向)に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
更に、データ信号線ごとの伝達信号ばらつきに起因する表示特性の劣化を低減できる。
更に、データ信号線ごとの伝達信号ばらつきに起因する表示特性の劣化を低減できる。
本発明の実施の形態におけるアクティブマトリクス素子及びその検査方法について図1〜図7を用いて説明する。
図1は、本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。図2は、本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。図3は、本発明の実施の形態のアクティブマトリクス素子の検査方法における第1実施例を説明するための平面図である。図4は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第2実施例を説明するための平面図である。図5は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第3実施例を説明するための平面図である。図6は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第4実施例を説明するための平面図である。図7は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第5実施例を説明するための平面図である。
図1は、本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。図2は、本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。図3は、本発明の実施の形態のアクティブマトリクス素子の検査方法における第1実施例を説明するための平面図である。図4は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第2実施例を説明するための平面図である。図5は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第3実施例を説明するための平面図である。図6は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第4実施例を説明するための平面図である。図7は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第5実施例を説明するための平面図である。
図1に示すように、本発明の実施の形態におけるアクティブマトリクス素子1は、基板2上にマトリクス状に形成された複数の走査信号線G1、G2、G3、G4及び複数のデータ信号線D1、D2、D3、D4、D5と、複数の走査信号線G1、G2、G3、G4及び複数のデータ信号線D1、D2、D3、D4、D5の交差部に形成され、データ信号線D1、D2、D3、D4、D5にドレイン32が接続されたスイッチングトランジスタ3及びスイッチングトランジスタ3のソース33に接続された画素電極4と、複数の走査信号線G1、G2、G3、G4を介してスイッチングトランジスタ3のゲート31に走査信号を出力する垂直アドレス回路5と、複数のデータ信号線D1、D2、D3、D4、D5を介してスイッチングトランジスタ3のドレイン32にデータ信号を出力する水平アドレス回路6とを備えている。
奇数番目の走査信号線G1、G3、G5に接続する各スイッチングトランジスタ3のドレイン32は、その画素に対して左側のデータ信号線D1〜D4に各々接続し、偶数番目の走査信号線G2、G4に接続する各スイッチングトランジスタ3のドレイン32は、その画素に対して右側のデータ線D2〜D5に接続している。
このように、データ信号線は水平方向に数えて偶数番目のデータ信号線群と奇数番目のデータ信号線群からなり、特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属するデータ信号線である。
このように、データ信号線は水平方向に数えて偶数番目のデータ信号線群と奇数番目のデータ信号線群からなり、特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属するデータ信号線である。
次に、その作用について説明する。
水平アドレス回路6からデータ信号線D1、D2、D3、D4、D5に画像データを供給した状態で、垂直アドレス回路5から走査信号を走査信号線G1、G2、G3、G4に順次供給して、この走査信号線G1、G2、G3、G4に接続されているスイッチングトランジスタ3をオンして、画素電極4に画像データを順次書き込む。このアクティブマトリクス素子1の上方に図示しない光変調層、図示しない光透過性の共通電極を配置し、画素電極4と前記図示しない共通電極との間に直流バイアスを印加し、前記図示しない共通電極上方から読み出し光を照射して画像表示させるものである。
水平アドレス回路6からデータ信号線D1、D2、D3、D4、D5に画像データを供給した状態で、垂直アドレス回路5から走査信号を走査信号線G1、G2、G3、G4に順次供給して、この走査信号線G1、G2、G3、G4に接続されているスイッチングトランジスタ3をオンして、画素電極4に画像データを順次書き込む。このアクティブマトリクス素子1の上方に図示しない光変調層、図示しない光透過性の共通電極を配置し、画素電極4と前記図示しない共通電極との間に直流バイアスを印加し、前記図示しない共通電極上方から読み出し光を照射して画像表示させるものである。
本発明の実施の形態におけるアクティブマトリクス素子によれば、スイッチングトランジスタ3のドレイン32が、各走査信号線毎に、前記した特定の画素に対して左右のデータ信号線に交互に接続されているので、画像表示ができるばかりでなく、偶数列のデータ信号線D2、D4間と奇数列のデータ信号線D1、D3、D5間同士を並列接続してそれらの間に電圧を印加して電流が流れば、短絡欠陥が有りとの検知を行うことができる。
次に、本発明の実施の形態におけるアクティブマトリクス素子の変形例について図2を用いて説明する。
本発明の実施の形態における変形例は、実施の形態におけるデータ信号線を各列2本ずつとし、スイッチングトランジスタ3のドレイン31が、各走査信号線G1、G2、G3、G4、G5毎に、一方のデータ信号線D11、D21、D31、D41、D51と他方のデータ信号線D12、D22、D32、D42、D52とに交互に接続されているものであり、それ以外は同様である。
その作用及び効果は、本発明の実施の形態と同様であるので、その説明を省略する。
本発明の実施の形態における変形例は、実施の形態におけるデータ信号線を各列2本ずつとし、スイッチングトランジスタ3のドレイン31が、各走査信号線G1、G2、G3、G4、G5毎に、一方のデータ信号線D11、D21、D31、D41、D51と他方のデータ信号線D12、D22、D32、D42、D52とに交互に接続されているものであり、それ以外は同様である。
その作用及び効果は、本発明の実施の形態と同様であるので、その説明を省略する。
次に、本発明の実施の形態のアクティブマトリクス素子1の検査方法について図3〜図7を用いて説明する。
以下では、左右に隣接する画素電極間に短絡欠陥がない場合とある場合について図3を用いて説明する。
図3に示すように、アクティブマトリクス素子1の検査装置10は、奇数列のデータ信号線D1、D3、D5同士を並列接続し、偶数列のデータ信号線D2、D4同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源7と共に負荷抵抗8及びスイッチSWを直列に接続し、負荷抵抗8間の電圧を電圧計9で検知することにより行うものである。
以下では、左右に隣接する画素電極間に短絡欠陥がない場合とある場合について図3を用いて説明する。
図3に示すように、アクティブマトリクス素子1の検査装置10は、奇数列のデータ信号線D1、D3、D5同士を並列接続し、偶数列のデータ信号線D2、D4同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源7と共に負荷抵抗8及びスイッチSWを直列に接続し、負荷抵抗8間の電圧を電圧計9で検知することにより行うものである。
ここで、走査信号線G2に互いに隣接してゲート31、31が接続されたスイッチングトランジスタ3、3のうち、奇数列のデータ信号線D3にスイッチングトランジスタ3のソース33を介して接続された画素電極をA、偶数列のデータ信号線D4にスイッチングトランジスタ3のソース33を介して接続された画素電極をBとする。
図3に示すように、垂直アドレス回路5から走査信号線G2に走査信号を出力して、この走査信号線G2に接続されたスイッチングトランジスタ3のゲート31をオンさせた状態で、スイッチSWを閉じて直流電源7から奇数列の信号データ線D1、D3、D5には正電圧、偶数列の信号データ線D2、D4には負電圧を印加する。
奇数列のデータ信号線D3に接続されている画素電極Aには、スイッチングトランジスタ3を介して正電圧が印加される。一方、偶数列のデータ信号線D4に接続されている画素電極Bには、スイッチングトランジスタ3を介して負電圧が印加される。
画素電極Aと画素電極Bとの間に短絡欠陥がない場合には、データ信号線D3、D4間に電流が流れにため、負荷抵抗8には電流が流れないので、電圧計9の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、画素電極Aと画素電極Bとの間に短絡欠陥がある場合には、画素電極A、B間で画素電極Bを介して奇数列のデータ信号線D3と偶数列のデータ信号線D4との間を電流が流れるため、負荷抵抗8にも電流が流れるので、電圧計9の電圧変化を検出することにより短絡欠陥を特定できる。
画素電極Aと画素電極Bとの間に短絡欠陥がない場合には、データ信号線D3、D4間に電流が流れにため、負荷抵抗8には電流が流れないので、電圧計9の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、画素電極Aと画素電極Bとの間に短絡欠陥がある場合には、画素電極A、B間で画素電極Bを介して奇数列のデータ信号線D3と偶数列のデータ信号線D4との間を電流が流れるため、負荷抵抗8にも電流が流れるので、電圧計9の電圧変化を検出することにより短絡欠陥を特定できる。
次に、左右だけでなく、上下に隣接する画素電極間に短絡欠陥がない場合とある場合について図4を用いて説明する。
ここで、走査信号線G2に互いに隣接してゲート31、31が接続されたスイッチングトランジスタ3、3のうち、奇数列のデータ信号線D3にスイッチングトランジスタ3のソース33を介して接続された画素電極をA、偶数列のデータ信号線D4にスイッチングトランジスタ3のソース33を介して接続された画素電極をB、次の行の走査信号線G3に互いに隣接してゲート31、31が接続されたスイッチングトランジスタ3、3のうち、奇数列のデータ信号線D3にスイッチングトランジスタ3のソース33を介して接続された画素電極をC、偶数列のデータ信号線D4にスイッチングトランジスタ3のソースを介して接続された画素電極をDとする。
ここで、走査信号線G2に互いに隣接してゲート31、31が接続されたスイッチングトランジスタ3、3のうち、奇数列のデータ信号線D3にスイッチングトランジスタ3のソース33を介して接続された画素電極をA、偶数列のデータ信号線D4にスイッチングトランジスタ3のソース33を介して接続された画素電極をB、次の行の走査信号線G3に互いに隣接してゲート31、31が接続されたスイッチングトランジスタ3、3のうち、奇数列のデータ信号線D3にスイッチングトランジスタ3のソース33を介して接続された画素電極をC、偶数列のデータ信号線D4にスイッチングトランジスタ3のソースを介して接続された画素電極をDとする。
図4に示すように、垂直アドレス回路5から走査信号線G2、G3に走査信号を出力して、この走査信号線G2、G3に接続されたスイッチングトランジスタ3、3、3、3のゲート31、31、31、31をオンさせた状態で、スイッチSWを閉じて直流電源7から奇数列の信号線D1、D3、D5には、正電圧を、偶数列の信号データ線D2、D4には、負電圧を印加する。
この結果、奇数列のデータ信号線D3に接続されている画素電極A、Cには、スイッチングトランジスタ3を介して正電圧が印加される。一方、偶数列のデータ信号線D4に接続されている画素電極B、Dには、スイッチングトランジスタ3を介して負電圧が印加される。
画素電極A、B間、画素電極B、C間及び画素電極C、D間に短絡欠陥がない場合には、負荷抵抗8の両端には電流が流れないので、電圧計9の電圧変化はなく、短絡欠陥はないと判定できる。
この結果、奇数列のデータ信号線D3に接続されている画素電極A、Cには、スイッチングトランジスタ3を介して正電圧が印加される。一方、偶数列のデータ信号線D4に接続されている画素電極B、Dには、スイッチングトランジスタ3を介して負電圧が印加される。
画素電極A、B間、画素電極B、C間及び画素電極C、D間に短絡欠陥がない場合には、負荷抵抗8の両端には電流が流れないので、電圧計9の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、画素電極A、B間、画素電極B、C間及び画素電極C、D間のいずれかに短絡欠陥がある場合には、画素電極A、b間及び画素電極B、C間では、画素電極Bを介して、奇数列のデータ信号線D3と偶数列のデータ信号線D4に、画素電極C、D間では、画素電極Dを介して、奇数列のデータ信号線D4と偶数列のデータ信号線D5との間を電流が流れるため、負荷抵抗8に電流がながれるため、電圧計9で電圧変化を検出することにより短絡欠陥を特定できる。
次に、短絡欠陥を特定するのではなく、複数の画素電極間のいずれかに短絡欠陥がない場合とある場合について図5を用いて説明する。
図5に示すように、垂直アドレス回路5から走査信号線G1、G2、G3、G4、G5に接続されたスイッチングトランジスタ3のゲート31をオンさせた状態でスイッチSWを閉じて直流電源7から奇数列の信号データ線D1、D3、D5には、正電圧を、偶数列の信号データ線D2、D4には負電圧を印加する。
図5に示すように、垂直アドレス回路5から走査信号線G1、G2、G3、G4、G5に接続されたスイッチングトランジスタ3のゲート31をオンさせた状態でスイッチSWを閉じて直流電源7から奇数列の信号データ線D1、D3、D5には、正電圧を、偶数列の信号データ線D2、D4には負電圧を印加する。
全ての画素電極間に短絡欠陥がない場合には、負荷抵抗8に電流が流れないので、電圧計9の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、いずれかの画素電極間に短絡欠陥がある場合には、奇数列のデータ信号線D1、D3、D5と偶数列のデータ信号線D2、D4との間に電流が流れるため、負荷抵抗8に電流が流れるので、電圧計9で電圧変化を検出することにより短絡欠陥を検出できる。
このようにすると、短絡欠陥の位置は、特定できないものの全体として短絡欠陥があるか否かの判定を行うことができる。
本発明の実施の形態におけるアクティブマトリクス素子1の検査方法によれば、奇数列のデータ信号線D1、D3、D5同士を並列接続し、偶数列のデータ信号線D2、D4同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源7と共に負荷抵抗8及びスイッチSWを直列に接続し、負荷抵抗8間の電圧を電圧計9で検知することにより行うので、上下左右を問わず、隣接する画素電極間の短絡欠陥を検知できる。
しかし、いずれかの画素電極間に短絡欠陥がある場合には、奇数列のデータ信号線D1、D3、D5と偶数列のデータ信号線D2、D4との間に電流が流れるため、負荷抵抗8に電流が流れるので、電圧計9で電圧変化を検出することにより短絡欠陥を検出できる。
このようにすると、短絡欠陥の位置は、特定できないものの全体として短絡欠陥があるか否かの判定を行うことができる。
本発明の実施の形態におけるアクティブマトリクス素子1の検査方法によれば、奇数列のデータ信号線D1、D3、D5同士を並列接続し、偶数列のデータ信号線D2、D4同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源7と共に負荷抵抗8及びスイッチSWを直列に接続し、負荷抵抗8間の電圧を電圧計9で検知することにより行うので、上下左右を問わず、隣接する画素電極間の短絡欠陥を検知できる。
次に、短絡欠陥の有無を奇数列と偶数列のデータ信号線それぞれに供給するビデオ信号線を用いて、アクティブマトリクス素子1の検査を行う方法について図6を用いて説明する。
図6に示す検査装置11は、図3に示すアクティブマトリクス素子1の検査装置10において、水平アドレス回路6と走査信号線G1との間に互いに平行な2本のビデオ信号線12、13が配線され、更に水平アドレス回路6と走査信号線G1との間にスイッチングトランジスタ14が配置されて、このスイッチングトランジスタ14のゲート141が水平アドレス回路6に接続され、ソース143が信号データ線D1、D2、D3、D4に接続されているものである。
図6に示す検査装置11は、図3に示すアクティブマトリクス素子1の検査装置10において、水平アドレス回路6と走査信号線G1との間に互いに平行な2本のビデオ信号線12、13が配線され、更に水平アドレス回路6と走査信号線G1との間にスイッチングトランジスタ14が配置されて、このスイッチングトランジスタ14のゲート141が水平アドレス回路6に接続され、ソース143が信号データ線D1、D2、D3、D4に接続されているものである。
更に、ビデオ信号線12には、奇数列の信号データ線D1、D3、D5に接続されたスイッチングトランジスタ14のドレイン142が、ビデオ信号線13には、偶数列の信号データ線D2、D4に接続されたスイッチングトランジスタ14のドレイン142が接続されている。そして、奇数列の信号データ線D1、D3、D5は、ビデオ信号線12に並列接続され、偶数列の信号データ線D2、D4は、ビデオ信号線13に並列接続され、これらの並列接続されたビデオ信号線12、13間に直流電源7と共に負荷抵抗8及びスイッチSWを直列に接続し、負荷抵抗8間の電圧を電圧計9で検知することにより行うものであり、それ以外は検査装置10と同様である。
この作用及び効果は、検査装置10を用いた場合と同様である。
この作用及び効果は、検査装置10を用いた場合と同様である。
次に、図6の変形例の検査装置15は、検査装置11において、水平アドレス回路6と対をなす水平アドレス回路16を設け、ビデオ信号線12を水平アドレス回路6と走査信号線G1の間に、ビデオ信号線13を水平アドレス回路16と走査信号線G5の間に、設けたものであり、それ以外は同様である。
この作用及び効果も、検査装置10、11を用いた場合と同様である。
なお、データ信号線の数は5本、走査信号線の数は5本の例について説明したが、それ以上であっても良い。
この作用及び効果も、検査装置10、11を用いた場合と同様である。
なお、データ信号線の数は5本、走査信号線の数は5本の例について説明したが、それ以上であっても良い。
本発明の実施の実施の形態によれば、左右(走査線方向)に隣接する画素電極間の短絡欠陥だけでなく、上下(データ信号線方向)に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
以上、上下左右問わず隣接する画素電極間の短絡を検知できる効果について説明したが、本発明の実施の形態には、以下に示す画像品質の向上させる効果もある。
以下にそのことについて説明する。
データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
以下にそのことについて説明する。
データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
しかし、本発明の実施の形態によるアクティブマトリクス素子においては、上下に隣接する画素電極は、スイッチング素子を介して異なるデータ信号線に接続されている。この結果、データ信号線ごとにばらついた映像信号が伝達された場合においても、そのばらつきを画面内で緩和させ、データ信号線間のばらつきに起因する画像劣化を大幅に低減させる効果も有している。
基板上に配列される構成の撮像素子、MOSFET等に広く適用できる。
1…アクティブマトリクス素子、2…基板、3、14…スイッチングトランジスタ、31…ゲート、32…ドレイン、33…ソース、141…ゲート、142…ドレイン、143…ソース、4…画素電極、5…垂直アドレス回路、6…水平アドレス回路、7…直流電源、8…負荷抵抗、9…電圧計、10、11、15…検査装置、12、13…ビデオ信号線
Claims (2)
- 基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、
前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子。 - 基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、
前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182725A JP2006003820A (ja) | 2004-06-21 | 2004-06-21 | アクティブマトリクス素子及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182725A JP2006003820A (ja) | 2004-06-21 | 2004-06-21 | アクティブマトリクス素子及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006003820A true JP2006003820A (ja) | 2006-01-05 |
Family
ID=35772234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182725A Pending JP2006003820A (ja) | 2004-06-21 | 2004-06-21 | アクティブマトリクス素子及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006003820A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232979A (ja) * | 2006-02-28 | 2007-09-13 | Shimadzu Corp | Tftアレイの検査方法及びtftアレイ検査装置 |
JP2011186301A (ja) * | 2010-03-10 | 2011-09-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
WO2024023966A1 (ja) * | 2022-07-27 | 2024-02-01 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
-
2004
- 2004-06-21 JP JP2004182725A patent/JP2006003820A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007232979A (ja) * | 2006-02-28 | 2007-09-13 | Shimadzu Corp | Tftアレイの検査方法及びtftアレイ検査装置 |
JP2011186301A (ja) * | 2010-03-10 | 2011-09-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US9035862B2 (en) | 2010-03-10 | 2015-05-19 | Seiko Epson Corporation | Electro-optic device and electronic device |
US9601041B2 (en) | 2010-03-10 | 2017-03-21 | Seiko Epson Corporation | Electro-optic device and electronic device |
WO2024023966A1 (ja) * | 2022-07-27 | 2024-02-01 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4281622B2 (ja) | 表示装置及び検査方法 | |
US6794892B2 (en) | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus | |
KR101226532B1 (ko) | 스위치 제어 유닛, 액정 셀 조립 후 검사 장치와 방법 | |
US7612750B2 (en) | Liquid crystal display device | |
US20130088679A1 (en) | Cell test method and liquid crystal display panel for a tri-gate type pixel structure | |
JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
JP2009015247A (ja) | 表示装置のデータドライバ、そのテスト方法及びプローブカード | |
JP2007108754A (ja) | 表示装置及びその検査方法 | |
JP2007241358A (ja) | 画像表示装置 | |
JP2016218216A (ja) | 表示パネル | |
CN108877610B (zh) | 阵列基板及其检测方法和显示装置 | |
US5532615A (en) | Inspecting method, inspecting apparatus, and defect correcting method | |
JP2007256540A (ja) | 液晶表示装置の検査方法、及び液晶表示装置 | |
JP6806933B2 (ja) | インセル型タッチパネル用試験回路 | |
WO2016080291A1 (ja) | 表示装置 | |
JP2006003820A (ja) | アクティブマトリクス素子及びその検査方法 | |
JP3909526B2 (ja) | アクティブ・マトリックス表示装置の検査方法 | |
JP2006317763A (ja) | 液晶表示装置 | |
US20070236436A1 (en) | Liquid crystal display and driving method and driving circuit thereof | |
JP2014032322A (ja) | 液晶表示装置および配線検査方法 | |
TWI661249B (zh) | 用以改善顯示面板之水平串擾的方法及裝置 | |
KR20080055248A (ko) | 표시 패널 | |
JP2006267416A (ja) | アクティブマトリクス基板の検査方法 | |
JP2011081313A (ja) | タッチセンサ付きディスプレイパネルの駆動回路およびそれを用いたディスプレイ装置 | |
JPH0682836A (ja) | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 |