JP2005539335A6 - 温度補償された電流基準回路 - Google Patents
温度補償された電流基準回路 Download PDFInfo
- Publication number
- JP2005539335A6 JP2005539335A6 JP2004572005A JP2004572005A JP2005539335A6 JP 2005539335 A6 JP2005539335 A6 JP 2005539335A6 JP 2004572005 A JP2004572005 A JP 2004572005A JP 2004572005 A JP2004572005 A JP 2004572005A JP 2005539335 A6 JP2005539335 A6 JP 2005539335A6
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- coupled
- mos transistor
- drain
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000005513 bias potential Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000000630 rising Effects 0.000 description 1
Images
Abstract
電流基準回路は、第1のn−チャンネルMOSトランジスタのドレインを備える第1の出力ノード及び第2のn−チャンネルMOSトランジスタのドレインを備える第2の出力ノードを有するCMOS差動増幅器を備える。第1のp−チャンネルMOSトランジスタは、電源電位に結合されたソース、第2の出力ノードに結合されたゲート、及びドレインを有する。第1のPNPバイポーラ・トランジスタは、第1の抵抗を介して第1のp−チャンネルMOSトランジスタのドレインに結合され、かつ前記第2のn−チャンネルMOSトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する。第2のPNPバイポーラ・トランジスタは、第3の抵抗と直列の第2の抵抗を介して第1のp−チャンネルMOSトランジスタのドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する。第1のn−チャンネルMOSトランジスタのゲートは、第2及び第3の抵抗間の共通ノードに結合される。第3のn−チャンネルMOSトランジスタは、第1のp−チャンネルMOSトランジスタのドレインに結合されたドレイン、第4の抵抗を介して接地に結合されたソース、及び基準電位に、または第2及び第3の抵抗間の共通ノードにのいずれかに結合されたゲートを有する。
Description
本発明は、電流基準回路に関する。特に、本発明は、温度補償された電流基準回路に関する。
フラッシュ・メモリ、EEPROM、及び他のもののような集積回路の応用において、或る回路は、温度及び電源電圧における変動とは独立した低電流を必要とする。
電源電圧及び温度変動によって影響されない電流基準を設計するための多くの技術が存在する。電源電圧変動に対しては強いが温度変動に対しては感じやすい電流基準を発生するための1つの方法は、図1に示されたような2つの電流ミラー及び1つの抵抗を用いることである。p−チャンネルMOSトランジスタ10を流れる電流は、p−チャンネルMOSトランジスタ12を通してミラー化される。n−チャンネルMOSトランジスタ14を流れる電流は、n−チャンネルMOSトランジスタ16を通してミラー化され、該n−チャンネルMOSトランジスタ16は、そのソースと設置との間に結合された抵抗18を有する。
図1の回路は、温度の関数として約30%までの電流変動を有する。図1に示された型の回路に対して、発生される電流は、もしトランジスタが弱い反転(inversion)にあるならば、
I=n*Ut*ln(M)/R
に等しく、そしてもしトランジスタが強い反転にあるならば、
I=(2/Kn*R2)*Ψ(I)
に等しい。双方の場合において、電流は電源電圧と無関係であるが、温度変動は補償されない。
I=n*Ut*ln(M)/R
に等しく、そしてもしトランジスタが強い反転にあるならば、
I=(2/Kn*R2)*Ψ(I)
に等しい。双方の場合において、電流は電源電圧と無関係であるが、温度変動は補償されない。
基準電流を提供するためのもう1つの方法は、図2に示されるように、抵抗とバイポーラ・トランジスタを用いて、絶対温度と抵抗の温度係数との双方に比例する電流を発生することである。
p−チャンネルMOSトランジスタ20及び22は、演算増幅器24の出力から駆動されるそれらのゲートを有する。PNPバイポーラ・トランジスタ26は、p−チャンネルMOSトランジスタ20のドレインに結合されたエミッタと、接地に結合されたベース及びコレクタとを有する。PNPバイポーラ・トランジスタ28は、p−チャンネルMOSトランジスタ20のドレインに結合されたエミッタと、接地に結合されたベース及びコレクタとを有する。演算増幅器24の一方の入力は、p−チャンネルMOSトランジスタ20のドレインに結合され、演算増幅器24の他方の入力は、p−チャンネルMOSトランジスタ22のドレインに結合される。
図2の回路において、電流は、
I=(Ut/R)*ln(N)
によって与えられる。温度補償を提供するために、抵抗の温度係数は、Utと反対でなければならない。
I=(Ut/R)*ln(N)
によって与えられる。温度補償を提供するために、抵抗の温度係数は、Utと反対でなければならない。
本発明は、MOSトランジスタと、同じ型のポリシリコン抵抗とだけを用いて、温度補償された電流基準を提供する。
本発明の以下の記載は、説明のためだけであり、何等制限的なものではないということを当業者なら理解するであろう。この発明の他の実施形態は、この開示の恩恵を有する当業者には容易に明白となるであろう。
本発明の目的は、電源及び温度補償された定電流基準を得ることである。本発明は、何等特別の構成要素を必要とせず、標準のCMOSプロセスと互換性があり、そしてMOSトランジスタと1つの型のポリシリコン抵抗とを用いる。
さて、図3を参照すると、差動増幅器は、p−チャンネルMOS電流源トランジスタ40及び42、n−チャンネルMOS入力トランジスタ44及び46、並びにn−チャンネル・バイアス・トランジスタ48を用いている。
p−チャンネルMOSトランジスタ50は、抵抗54を介してPNPバイポーラ・トランジスタ52に、そして抵抗58及び60を含む分圧器を介してPNPバイポーラ・トランジスタ56に電流を供給する。回路の1つの図示的な実施形態において、抵抗54及び60は約12KΩの抵抗値を有し、そして抵抗58は約16KΩの抵抗値を有して良い。p−チャンネルMOSトランジスタ50は、また、ソース・フォロワとしての駆動抵抗64におけるn−チャンネルMOSトランジスタ62にも電流を供給する。抵抗64は約100KΩの抵抗値を有していて良い。n−チャンネルMOSトランジスタ62のゲートは、固定値であるか、または図4に示されたような異なった態様で得ることができる基準電圧Vrefから駆動される。n−チャンネルMOSトランジスタ62は、それが閾値以下の領域において動作するような大きさである。
n−チャンネルMOSトランジスタ44のゲートは、抵抗58及び60間の共通接続(“MULTIPLE”ノード)から駆動される。n−チャンネルMOSトランジスタ46のゲートは、PNPバイポーラ・トランジスタ52及び抵抗54の共通接続から駆動される。
バイポーラ・トランジスタ52及び56を通る電流は、
IBip=Ut/R2*[(R3/R1)*ln(R3/R2)+ln(N*R3)/R2)]
であり、Utは、KT/qに等しい。この電流は、抵抗に対して正規化されたUtの正の関数である。
IBip=Ut/R2*[(R3/R1)*ln(R3/R2)+ln(N*R3)/R2)]
であり、Utは、KT/qに等しい。この電流は、抵抗に対して正規化されたUtの正の関数である。
当業者には理解されるように、IBipは、温度が上昇するときに増加し、温度が減少するときに減少する。
n−チャンネルMOSトランジスタ62を通る電流は、
I62=Id0*exp(VGS62/Ut)
であり、Utは、KT/qに等しい。この電流は、n−チャンネルMOSトランジスタ62のVgsの正の関数及びUtの負の関数である。
I62=Id0*exp(VGS62/Ut)
であり、Utは、KT/qに等しい。この電流は、n−チャンネルMOSトランジスタ62のVgsの正の関数及びUtの負の関数である。
特に、n−チャンネルMOSトランジスタ62を通る電流は、温度が上昇するにつれ減少し、そして温度が減少するにつれ増加する。
p−チャンネルMOSトランジスタ50を通る全電流は、バイポーラ・トランジスタ52及び56並びにn−チャンネルMOSトランジスタ62を通る電流の合計である。
Itot=(Ut/R2)*[R3/R2+ln((N*R3)/R2]+Id0*exp(Vgs62/Ut)
Itot=(Ut/R2)*[R3/R2+ln((N*R3)/R2]+Id0*exp(Vgs62/Ut)
n−チャンネルMOSトランジスタ62だけが温度補償を得るために用いられたならば、回路のバイポーラによって寄与される温度に関する線形依存性と、回路のMOS部分によって寄与される指数関数的依存性とが存在したであろう。これは適切な補償ではない、というのは温度が上昇するとき、式の第2項に起因する電流減少が、第1の項に関係した電流増加に対して大きすぎるであろうからである。n−チャンネルMOSトランジスタ62に抵抗64を加えると、温度が上昇してn−チャンネルMOSトランジスタ62を通る電流が減少したとき、n−チャンネルMOSトランジスタ62を通る電流の過度の減少が、抵抗64の存在に起因してそのVgsの増加によって補償される。この方法で、全電流は電源電圧と無関係であり、良好な温度補償が得られる。
前述したように、MOSトランジスタ62のゲートに供給される信号VREFは、図3に示されたような固定値として得られることもできるし、または回路動作の関数として得られることもできる。さて、図4を参照すると、本発明によるもう1つの説明的な電流基準回路の概略図が示される。図4の回路は図3の回路に非常に類似していることが当業者には観察されるであろうし、対応の素子を示すために同様の参照数字が用いられている。図4のこの説明的な電流基準回路において、抵抗58及び60の共通接続でのMULTIPLEノードにおける信号は、回路のバイポーラ動作に対する良好な整合を得るために、固定値VREFの代わりに、n−チャンネルMOSトランジスタ62のゲートを駆動するために用いられ得る。MULTIPLEノードにおける信号は、事実、バイポーラ特性(図4)の関数であり、回路内にフィードバック・ループを提供する。
手短に言えば、回路は以下のように動作する:例えば、温度が上昇したとき、バイポーラ電流は上昇するが、MULTIPLEノードにおける(そしてPNPバイポーラ・トランジスタ52のコレクタにおけるノード“SINGLE”における)電圧値は減少し(温度に対するVBEの係数が負の−1.56mv/Cである)、それ故、n−チャンネルMOSトランジスタ62を通る電流は、温度への依存性のために、また、ノードMULTIPLEにおける電圧が減少するという理由でn−チャンネルMOSトランジスタ62のVGSが減少するために、減少する。従って、n−チャンネルMOSトランジスタ62を通る電流は、バイポーラ・トランジスタによって沈められた電流の増分を補償し、そしてすでに述べたように、過度のVGSの減少が抵抗64の抵抗値によって制限される。
この方法で、全電流の2つの成分があり、一方は上昇する温度と共に上昇し、他方は減少する温度と共に下降する。
この図3及び図4の回路でもって、フィードバックが有っても無くても双方で、良好な温度補償が得られたことが示された。
上述したように、この構造でもって、この種類の補償を得るための幾つかの方法があり、解決方法は、結果に対しても設計方法に対しても異なっている。特に、幾つかの場合において、n−チャンネルMOSトランジスタ62を用いることが可能である。n−チャンネルMOSトランジスタ62の電流依存性が指数関数的であり、それ故、抵抗64の抵抗値が、温度上昇時の過度の電流減少を補償するために導入されたということを述べてきた。この点において、図4に示されるn−チャンネルMOSトランジスタ62のゲートを駆動するために信号MULTIPLEを用いて、最高の解決法を達成するためにもしくは幾つかの誤差を受け入れるために、図3に示される例えばBAND GAP基準からの固定電圧で、n−チャンネルMOSトランジスタ62のゲートを駆動することを決定することが可能である。
本発明の実施形態及び応用が示されかつ説明されてきたけれども、上述したものよりも一層多くの変更が、ここでの発明概念から逸脱することなく可能であることが当業者には明白であろう。従って、本発明は、添付の特許請求の範囲の精神における以外のもので制限されるべきではない。
40、42・・・p−チャンネルMOS電流源トランジスタ
44、46・・・n−チャンネルMOS入力トランジスタ
48・・・n−チャンネル・バイアス・トランジスタ
50・・・p−チャンネルMOSトランジスタ
52・・・PNPバイポーラ・トランジスタ
54・・・抵抗
56・・・PNPバイポーラ・トランジスタ
58、60・・・抵抗
62・・・n−チャンネルMOSトランジスタ
64・・・駆動抵抗
44、46・・・n−チャンネルMOS入力トランジスタ
48・・・n−チャンネル・バイアス・トランジスタ
50・・・p−チャンネルMOSトランジスタ
52・・・PNPバイポーラ・トランジスタ
54・・・抵抗
56・・・PNPバイポーラ・トランジスタ
58、60・・・抵抗
62・・・n−チャンネルMOSトランジスタ
64・・・駆動抵抗
Claims (10)
- 第1のn−チャンネルMOSトランジスタのドレインを備える第1の出力ノード及び第2のn−チャンネルMOSトランジスタのドレインを備える第2の出力ノードを有するCMOS差動増幅器と、
電源電位に結合されたソース、前記第2の出力ノードに結合されたゲート、及びドレインを有する第1のp−チャンネルMOSトランジスタと、
第1の抵抗を介して前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合され、かつ前記第2のn−チャンネルMOSトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第1のPNPバイポーラ・トランジスタと、
第3の抵抗と直列の第2の抵抗を介して前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第2のPNPバイポーラ・トランジスタと、
前記第1のn−チャンネルMOSトランジスタのゲートは、前記第2及び第3の抵抗間の共通ノードに結合され、
前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合されたドレイン、第4の抵抗を介して接地に結合されたソース、及び基準電位に結合されたゲートを有する第3のn−チャンネルMOSトランジスタと、
を備えた電流基準回路。 - 前記第1及び第2の抵抗は、各々、約12Kオームの抵抗値を有し、
前記第3の抵抗は、約16Kオームの抵抗値を有し、そして
前記第4の抵抗は、約100Kオームの抵抗値を有する、
請求項1に記載の電流基準回路。 - 前記第3のn−チャンネルMOSトランジスタは、その閾値以下の領域において動作するような大きさである請求項1に記載の電流基準回路。
- 前記第4の抵抗は、n−ドーピングされたポリシリコン抵抗である請求項1に記載の電流基準回路。
- 前記CMOS差動増幅器は、
前記電源電位に結合されたソース、及び前記第1のn−チャンネルMOSトランジスタの前記ドレインに結合されたドレイン及びゲートを有する第1のp−チャンネルMOS負荷トランジスタと、
前記電源電位に結合されたソース、前記第1のp−チャンネルMOS負荷トランジスタの前記ゲートに結合されたゲート、及び前記第2のp−チャンネルMOSトランジスタの前記ドレインに結合されたドレインを有する第2のp−チャンネルMOS負荷トランジスタと、
接地に結合されたソース、前記第1のn−チャンネルMOSトランジスタのソースにかつ前記第2のn−チャンネルMOSトランジスタのソースに結合されたドレイン、及びバイアス電位に結合されたゲートを有するn−チャンネル・バイアス・トランジスタと、
を備える請求項1に記載の電流基準回路。 - 第1のn−チャンネルMOSトランジスタのドレインを備える第1の出力ノード及び第2のn−チャンネルMOSトランジスタのドレインを備える第2の出力ノードを有するCMOS差動増幅器と、
電源電位に結合されたソース、前記第1の出力ノードに結合されたゲート、及びドレインを有する第1のp−チャンネルMOSトランジスタと、
第1の抵抗を介して前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合され、かつ前記第2のn−チャンネルMOSトランジスタのゲートに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースを有する第1のPNPバイポーラ・トランジスタと、
第3の抵抗と直列の第2の抵抗を介して前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合されたエミッタ、及び双方とも接地に結合されたコレクタ及びベースをする第2のPNPバイポーラ・トランジスタと、
前記第1のn−チャンネルMOSトランジスタのゲートは、前記第2及び第3の抵抗間の共通ノードに結合され、
前記第1のp−チャンネルMOSトランジスタの前記ドレインに結合されたドレイン、第4の抵抗を介して接地に結合されたソース、及び前記第1のn−チャンネルMOSトランジスタの前記ゲートに結合されたゲートを有する第3のn−チャンネルMOSトランジスタと、
を備えた電流基準回路。 - 前記第1及び第2の抵抗は、各々、約12Kオームの抵抗値を有し、
前記第3の抵抗は、約16Kオームの抵抗値を有し、そして
前記第4の抵抗は、約100Kオームの抵抗値を有する、
請求項6に記載の電流基準回路。 - 前記第3のn−チャンネルMOSトランジスタは、その閾値以下の領域において動作するような大きさである請求項6に記載の電流基準回路。
- 前記第4の抵抗は、n−ドーピングされたポリシリコン抵抗である請求項6に記載の電流基準回路。
- 前記CMOS差動増幅器は、
前記電源電位に結合されたソース、及び前記第1のn−チャンネルMOSトランジスタの前記ドレインに結合されたドレイン及びゲートを有する第1のp−チャンネルMOS負荷トランジスタと、
前記電源電位に結合されたソース、前記第1のp−チャンネルMOS負荷トランジスタの前記ゲートに結合されたゲート、及び前記第2のp−チャンネルMOSトランジスタの前記ドレインに結合されたドレインを有する第2のp−チャンネルMOS負荷トランジスタと、
接地に結合されたソース、前記第1のn−チャンネルMOSトランジスタのソースにかつ前記第2のn−チャンネルMOSトランジスタのソースに結合されたドレイン、及びバイアス電位に結合されたゲートを有するn−チャンネル・バイアス・トランジスタと、
を備える請求項6に記載の電流基準回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT000803A ITTO20020803A1 (it) | 2002-09-16 | 2002-09-16 | Circuito di riferimento di corrente compensato in temperatura. |
ITTO2002A000803 | 2002-09-16 | ||
US10/407,622 | 2003-04-03 | ||
US10/407,622 US6809575B2 (en) | 2002-09-16 | 2003-04-03 | Temperature-compensated current reference circuit |
PCT/US2003/028835 WO2004025390A2 (en) | 2002-09-16 | 2003-09-12 | Temperature-compensated current reference circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005539335A JP2005539335A (ja) | 2005-12-22 |
JP2005539335A6 true JP2005539335A6 (ja) | 2006-03-23 |
Family
ID=31995807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004572005A Pending JP2005539335A (ja) | 2002-09-16 | 2003-09-12 | 温度補償された電流基準回路 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1561153A4 (ja) |
JP (1) | JP2005539335A (ja) |
KR (1) | KR20050042824A (ja) |
AU (1) | AU2003267183A1 (ja) |
CA (1) | CA2498780A1 (ja) |
NO (1) | NO20051558L (ja) |
WO (1) | WO2004025390A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4837111B2 (ja) * | 2009-03-02 | 2011-12-14 | 株式会社半導体理工学研究センター | 基準電流源回路 |
CN109075773A (zh) * | 2016-04-13 | 2018-12-21 | 株式会社索思未来 | 参考电压稳定化电路及包括该参考电压稳定化电路的集成电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792748A (en) * | 1987-11-17 | 1988-12-20 | Burr-Brown Corporation | Two-terminal temperature-compensated current source circuit |
US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
US6292050B1 (en) * | 1997-01-29 | 2001-09-18 | Cardiac Pacemakers, Inc. | Current and temperature compensated voltage reference having improved power supply rejection |
US5821564A (en) * | 1997-05-23 | 1998-10-13 | Mosel Vitelic Inc. | TFT with self-align offset gate |
US6392472B1 (en) * | 1999-06-18 | 2002-05-21 | Mitsubishi Denki Kabushiki Kaisha | Constant internal voltage generation circuit |
JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
KR100400304B1 (ko) * | 2000-12-27 | 2003-10-01 | 주식회사 하이닉스반도체 | 커런트 미러형의 밴드갭 기준전압 발생장치 |
US6388507B1 (en) * | 2001-01-10 | 2002-05-14 | Hitachi America, Ltd. | Voltage to current converter with variation-free MOS resistor |
US6407622B1 (en) * | 2001-03-13 | 2002-06-18 | Ion E. Opris | Low-voltage bandgap reference circuit |
US6351111B1 (en) * | 2001-04-13 | 2002-02-26 | Ami Semiconductor, Inc. | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor |
JP4301760B2 (ja) * | 2002-02-26 | 2009-07-22 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2003
- 2003-09-12 AU AU2003267183A patent/AU2003267183A1/en not_active Abandoned
- 2003-09-12 CA CA002498780A patent/CA2498780A1/en not_active Abandoned
- 2003-09-12 WO PCT/US2003/028835 patent/WO2004025390A2/en active Application Filing
- 2003-09-12 JP JP2004572005A patent/JP2005539335A/ja active Pending
- 2003-09-12 KR KR1020057004509A patent/KR20050042824A/ko not_active Application Discontinuation
- 2003-09-12 EP EP03749655A patent/EP1561153A4/en not_active Withdrawn
-
2005
- 2005-03-23 NO NO20051558A patent/NO20051558L/no not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005257B1 (ko) | 정전류원 회로 | |
JP3095809B2 (ja) | 基準発生器 | |
US5039878A (en) | Temperature sensing circuit | |
US6384684B1 (en) | Amplifier | |
US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
JP3575453B2 (ja) | 基準電圧発生回路 | |
US5266887A (en) | Bidirectional voltage to current converter | |
US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
JPH07191769A (ja) | 基準電流発生回路 | |
US5801523A (en) | Circuit and method of providing a constant current | |
EP0472202A2 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
US6809575B2 (en) | Temperature-compensated current reference circuit | |
US5883507A (en) | Low power temperature compensated, current source and associated method | |
JP2953887B2 (ja) | ボルテージレギュレータ | |
US6060940A (en) | CMOS output stage for providing stable quiescent current | |
US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
US20230087732A1 (en) | Voltage generating circuit and semiconductor device | |
JP3349047B2 (ja) | 定電圧回路 | |
JPH06180332A (ja) | 電流検出回路 | |
KR20040079821A (ko) | 바이어스 전압 발생 회로 및 차동 증폭 회로 | |
JP2000124744A (ja) | 定電圧発生回路 | |
JP2005539335A6 (ja) | 温度補償された電流基準回路 | |
JP2005539335A (ja) | 温度補償された電流基準回路 | |
JP3729819B2 (ja) | パワー素子用保護回路及びこれを備えた半導体装置 |