JP2005531099A - 自己較正センス増幅器のストローブ - Google Patents
自己較正センス増幅器のストローブ Download PDFInfo
- Publication number
- JP2005531099A JP2005531099A JP2004517957A JP2004517957A JP2005531099A JP 2005531099 A JP2005531099 A JP 2005531099A JP 2004517957 A JP2004517957 A JP 2004517957A JP 2004517957 A JP2004517957 A JP 2004517957A JP 2005531099 A JP2005531099 A JP 2005531099A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- output
- timing
- data
- strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000013459 approach Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/065—Sense amplifier drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Manipulation Of Pulses (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
RAMアレイのセンス増幅器のストローブタイミングの自己較正システム及び方法。方法の一例では、RAMアレイのビットライン読み出しに用いる2つのセンス増幅器(110、120)のタイミングが遅延ロックループ回路(DLL)(150)により制御される。第1のセンス増幅器のストローブタイミングは、センス増幅器(110)が失敗するまで減少される。しかしながら、第2のセンス増幅器(120)は適切なタイミングマージンを有し、RAMビットラインの実際の読み出しに使用される。第1のセンス増幅器(110)によるRAMの読み出しが失敗すると、DLL(150)はストローブタイミングを延長する。最小しきい値が一旦設定されると、第2のセンス増幅器(120)は第1のセンス増幅器(110)と第2のセンス増幅器(120)の間に組み込まれたタイミングマージンにより正しいデータを常に読み出す。かくして、システムは、最小時間が変化するが各読み出しサイクルに対するRAMアレイ読み出しタイミングを始終最適化する。
Description
本明細書はメモリ技術にかかわり、特に、センス増幅器のイネーブルまたはストローブ信号を較正するシステム及び方法にかかわる。
コンピュータのメモリシステムでは、RAMからのデータの読み出しに要する時間を最小限に抑えることが重要である。自蔵読み出し増幅器ストローブタイミングを有するRAMアレイを用いる場合、現在の方法では回路のシミュレーションにより得られる控えめなタイミング予測値を用いている。控えめな予測であるため、タイミングは理想的なものより遅い。別の方法として、RAMの性能を測定し、ヒューズによりタイミングを一度設定するものがある。かかるアプローチはプロセスのばらつきに対処できるが、タイミングが一旦設定されると、RAMアレイはそのタイミングを電圧、温度またはノイズの変動に応答させるべく動的に変化させることができない。従って、電圧、温度及びノイズの変化を勘案してストローブタイミングを控え目に設定しなければならない。プロセス、電圧、温度及びノイズのばらつきに適応すると共にメモリサイクルをできるだけ減少させるストローブタイミングを設定するシステム及び方法が求められている。
本明細書は、RAMアレイのセンス増幅器のストローブタイミングを自己較正するシステム及び方法について述べる。方法の一例において、RAMアレイのビットライン読み出しに用いる2つのセンス増幅器のタイミングは、遅延ロックループ回路(DLL)により制御される。第1のセンス増幅器のストローブタイミングは、そのセンス増幅器が失敗するまで減少される。しかしながら、第2のセンス増幅器は適切なタイミングマージンを有し、RAMビットラインの実際の読み出しに使用される。第1のセンス増幅器によるRAMの読み出しが失敗すると、DLLはストローブタイミング信号を長くする。最小しきい値を一旦設定すると、第2のセンス増幅器は、第1の増幅器と第2の増幅器との間に組み込まれたタイミングマージンにより正しいデータを常に読み取る。かくして、システムはその最小の時間が変化しても各読み出しサイクルに対するRAMアレイの読み出しタイミングを始終最適化する。
以下の詳細な説明において、本願の一部であり、本発明の特定の実施例を例示する添付図面を参照する。他の実施例も可能であって、本発明の範囲から逸脱することなく構造的な変形又は設計変更を行えることを理解されたい。
図1は、RAMビットライン160からのデータ読み出しに用いる2つのセンス増幅器110及び120を示す。遅延回路130は、第1のセンス増幅器110と第2のセンス増幅器120との間に固定タイミングマージンを発生させて、第1のセンス増幅器110が第2のセンス増幅器120より早くストローブされるようにする。比較回路またはコンパレータ360は、センス増幅器110及び120が読み出したデータ値を比較する。遅延ロックループ(DLL)回路150は、第1のセンス増幅器のストローブ信号180のタイミングを増幅器110及び120の出力に応じて基準クロック信号170より早くまたは遅くなるように調整する。一実施例において、比較回路360が早い増幅器110の出力にグリッチを検出しない場合、即ち、2つの増幅器110及び120の出力がマッチする場合、DLL150は基準クロック信号170と第1のセンス増幅器のストローブ信号180との間の時間インターバルを減少させる。この例では、差動型センス増幅器110がビットライン160の移行に近すぎる時点でストローブされるとグリッチが生じる。これにより、センス増幅器110は差動ビットライン信号を分解できなくなり、その信号が準安定状態になる。
比較回路360が早い増幅器110の出力においてグリッチを検出した場合、即ち、2つの増幅器110と120の出力がマッチしない場合、読み出しの失敗である。そこで、DLL150は基準クロック信号170と第1のセンス増幅器のストローブ信号180との間の時間インターバルを増加させる。読み出しが一旦失敗すると、最小ストローブ遅延を発見したことになる。読み出しが失敗しても遅いセンス増幅器120はセンス増幅器110と120との間に付加されたタイミングマージン130により正しいデータを読み出す。一実施例において、遅延130は2つの論理インバータを直列接続して形成する。
図2は、信号間の関係を示すタイミング図である。第1のセンス増幅器110のストローブタイミングは第2の増幅器120のストローブタイミングより固定遅延210またはタイミングマージンだけ前にある。DLL150は、基準クロック信号から第1のセンス増幅器110のストローブまでのインターバル220を短縮または延長する。第1のセンス増幅器のストローブ信号の時間がビット信号移行時間に近づくにつれて、第1のセンス増幅器の出力はグリッチするかまたは第2のセンス増幅器の出力とマッチしなくなり、読み出しが失敗する。固定遅延210は、第1のセンス増幅器による読み出しが失敗した時第2のセンス増幅器によるデータ読み出しが高い信頼度で行えるように保証できる十分な長さでなければならない。
図3は、本発明によるメモリデバイス300の一実施例を示す。メモリデバイス300において、比較回路360は、早いセンス増幅器110及び遅いセンス増幅器120がRAMアレイ330から読み出すデータをモニターし、基準クロック信号170と第1のセンス増幅器のストローブ信号180との間の時間インターバルを遅くするか、保持するかまたは早くする。この実施例において、出力ラインの速度の減少、保持及び増加は、アップダウンシフトレジスタ350のカウントを増加、保持または減少するために使用する。この例のシフトレジスタは4ビットより成る。アップダウンシフトレジスタ350は、マルチプレクサ390により、第1のセンス増幅器のストローブ信号タイミングインターバルに対するクロック基準の4つのタイミング設定のうちの1つを選択する。一実施例において、これらのタイミング設定は単位遅延回路より成る遅延ライン340により実現される。一例として(限定の意図はないが)、単位遅延回路は2つの単位ゲート遅延として2つの論理インバータから実現可能である。これにより、タイミングインターバルを50乃至60ピコ秒の増分で調整することができる。
この例では、アップダウンシフトレジスタ350は最初に最長時間インターバルに設定される。早いセンス増幅器110の出力にはグリッチがなく、センス増幅器110と120により読み出されたデータはマッチする。アップダウンシフトレジスタ350は、早いセンス増幅器110の出力にグリッチが発生するまで、即ち、早いセンス増幅器110の出力が遅いセンス増幅器120の出力とマッチせず読み出しが失敗するまで、読み出しサイクル毎に時間インターバルを徐々に減少させる。その後、遅いセンス増幅器120の出力によりデータを求める。
RAM読み出しサイクル時に行が選択されなければ、早いセンス増幅器はイネーブル状態にされず、シフトレジスタの出力は一定値に保持される。
読み出しが失敗した場合、アップダウンシフトレジスタ350は、次の読み出しサイクル及び後続の読み出しサイクルの間、早いセンス増幅器110の出力からグリッチがなくなり、センス増幅器110と120が読み出すデータがマッチするまで時間インターバルを増加させる。この時点で、アップダウンシフトレジスタ350は再び時間インターバルの減少を開始する。かくして、この例では、メモリデバイス300は最小ストローブ遅延に接近するようにそれ自身を調整する。調整は継続的かつ動的である。
別の実施例において、比較回路360は、センス増幅器110及び120の出力を所定のインターバルでサンプリングするよう動作する。かかる実施例において、ストローブ遅延はこれら所定のインターバルにおいてのみ調整される。
別例では、4つのタイミング設定のうちの1つを選択するために4ビットアップダウンシフトレジスタ350の代わりに2ビットカウンタが使用される。設定タイミングの大きさは、カウンタまたはシフトレジスタのサイズの増減により容易に変更可能である。一例として(限定の意図はないが)、8ビットアップダウンシフトレジスタまたは3ビットカウンタにより8つのタイミング設定のうちの1つを選択することができる。
図4は、図3のメモリデバイス300に使用できる比較回路360の一実施例を示す。図示の実施例において、ビットライン160は差動型の早いセンス増幅器110に結合されている。早いセンス増幅器110の出力はグリッチ検出回路440の入力に結合されている。早いセンス増幅器のストローブ信号180の時間がビット信号160の移行時間に接近するにつれて、早いセンス増幅器の出力は共に、差出力を表す代わりに高レベルへの移行を開始する。その結果、センス増幅器の出力にグリッチまたはラントパルスが発生する。グリッチが発生すると、シフトダウン信号410がアクティブ状態になり、早いセンス増幅器のストローブ信号180に関するクロック基準信号170のタイミングインターバルが長くなる。
同様に、2つのセンス増幅器の出力がマッチし、グリッチが検出されない場合、シフトアップ信号420がアクティブ状態になり、早いセンス増幅器ストローブ信号180に関するクロック基準信号170の時間インターバルが短くなる。最後に、ビットライン160が選択されない場合、2つのセンス増幅器の出力はインアクティブ状態となり、ステイ信号430がアクティブ状態となって、前のRAM読み出しサイクルと同じ、早いセンス増幅器のストローブ信号180に関するクロック基準信号170のタイミングインターバルが維持される。
特定の例を図示説明したが、当業者は、図示の特定の例を同一目的を達成するよう構成される任意の構成に置き換え可能なことがわかるであろう。本願は本発明の任意の変形例または設計変更を包含するように意図されている。従って、本発明は頭書の特許請求の範囲及びその均等物によってのみ限定されると意図されている。
Claims (9)
- メモリデバイスのビットラインに結合され、各々がストローブ入力及びデータ出力を有する第1及び第2のセンス増幅器と、
第1及び第2のセンス増幅器のデータ出力に結合され、第2のセンス増幅器のデータ出力上のデータと第1のセンス増幅器のデータ出力上のデータとを比較する比較回路と、
比較回路の出力及び第1のセンス増幅器のストローブ入力に結合された遅延ロックループ(DLL)回路とより成り、
遅延ロックループ回路は、第1のセンス増幅器のデータ出力上のデータと第2のセンス増幅器のデータ出力上のデータとが相違すれば基準クロック信号に関する第1のセンス増幅器のストローブ信号のタイミングを調整するセンス増幅器ストローブシステム。 - メモリデバイスはRAMアレイである請求項1のシステム。
- 比較回路は、
第1及び第2のセンス増幅器の出力に結合され、第1、第2及び第3のグリッチ検出出力を有するグリッチ検出回路を含む請求項1のシステム。 - アップダウンシフトレジスタの出力及びマルチプレクサの出力を介するグリッチの検出によりセンス増幅器のストローブ信号のタイミングが調整される請求項3のシステム。
- DLLは、
シフトレジスタ出力と、グリッチ検出回路の出力に結合された第1、第2及び第3のシフトレジスタ入力とを有するアップダウンシフトレジスタと、
基準クロック信号によりクロッキングされる遅延タイミング連鎖入力及び遅延タイミング連鎖出力を有する縦続接続遅延回路より成る遅延タイミング連鎖回路と、
シフトレジスタ出力及び遅延タイミング連鎖出力に結合されたマルチプレクサとより成る請求項1のシステム。 - 第1のグリッチ検出出力を有するグリッチ検出回路をさらに備え、第1のグリッチ検出出力は、第1のセンス増幅器の出力にグリッチがあるかまたは第2のセンス増幅器が第1のセンス増幅器とは異なるデータを感知すると、基準クロック信号に関してセンス増幅器のストローブ信号のタイミングを遅らせるように調整するよう構成されている請求項1のシステム。
- 第2のグリッチ検出出力を有するグリッチ検出回路をさらに備え、第2のグリッチ検出出力は、第1のセンス増幅器の出力にグリッチがないかまたは第2のセンス増幅器が第1のセンス増幅器と同じデータを感知すると、基準クロック信号に関してセンス増幅器のストローブ信号のタイミングを早めるように調整するよう構成されている請求項1のシステム。
- 第3のグリッチ検出出力を有するグリッチ検出回路をさらに備え、第3のグリッチ検出出力は、RAMアレイのビットラインがRAM読み出しサイクル時に選択されない時、基準クロック信号に関するセンス増幅器のストローブ信号のタイミングを保持するように構成されている請求項1のシステム。
- 各々が出力を有する第1及び第2のセンス増幅器を備えたメモリデバイスにおいてセンス増幅器のストローブ信号を動的に調整する方法であって、
第1のセンス増幅器を第1のセンス増幅器ストローブ信号により駆動し、
第1のセンス増幅器のストローブ信号を遅延させ、
第2のセンス増幅器を遅延済みの第1のセンス増幅器のストローブ信号により駆動し、
各センス増幅器の出力を比較し、
出力はマッチしなければ第1のセンス増幅器のストローブ信号のタイミングを基準クロックに関して調整するステップより成るセンス増幅器ストローブ信号の動的調整方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/180,478 US6714464B2 (en) | 2002-06-26 | 2002-06-26 | System and method for a self-calibrating sense-amplifier strobe |
PCT/US2003/020311 WO2004003920A1 (en) | 2002-06-26 | 2003-06-26 | Self-calibrating sense amplifier strobe |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005531099A true JP2005531099A (ja) | 2005-10-13 |
Family
ID=29778936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517957A Pending JP2005531099A (ja) | 2002-06-26 | 2003-06-26 | 自己較正センス増幅器のストローブ |
Country Status (7)
Country | Link |
---|---|
US (1) | US6714464B2 (ja) |
EP (1) | EP1516341B1 (ja) |
JP (1) | JP2005531099A (ja) |
KR (1) | KR100968632B1 (ja) |
DE (1) | DE60309470T2 (ja) |
TW (1) | TW200409136A (ja) |
WO (1) | WO2004003920A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014194838A (ja) * | 2008-10-02 | 2014-10-09 | International Business Maschines Corporation | ローカル・クロック生成器の自己タイミング型較正を用いた拡張された電圧又はプロセス範囲にわたるsram性能の最適化 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6819599B2 (en) * | 2002-08-01 | 2004-11-16 | Micron Technology, Inc. | Programmable DQS preamble |
US7239537B2 (en) * | 2005-01-12 | 2007-07-03 | International Business Machines Corporation | Method and apparatus for current sense amplifier calibration in MRAM devices |
US7390616B2 (en) * | 2005-01-12 | 2008-06-24 | International Business Machines Corporation | Method for post lithographic critical dimension shrinking using post overcoat planarization |
US7268600B2 (en) * | 2005-11-30 | 2007-09-11 | International Business Machines Corporation | Phase- or frequency-locked loop circuit having a glitch detector for detecting triggering-edge-type glitches in a noisy signal |
KR100776736B1 (ko) * | 2005-12-28 | 2007-11-19 | 주식회사 하이닉스반도체 | 클럭 동기 장치 |
US7715251B2 (en) * | 2006-10-25 | 2010-05-11 | Hewlett-Packard Development Company, L.P. | Memory access strobe configuration system and process |
KR100866146B1 (ko) | 2007-10-11 | 2008-10-31 | 주식회사 하이닉스반도체 | 센스 앰프 제어 회로 |
JP5359804B2 (ja) * | 2009-11-16 | 2013-12-04 | ソニー株式会社 | 不揮発性半導体メモリデバイス |
US8477549B1 (en) | 2010-12-22 | 2013-07-02 | Lattice Semiconductor Corporation | Triggered sense amplifier |
US8351287B1 (en) | 2010-12-22 | 2013-01-08 | Lattice Semiconductor Corporation | Bitline floating circuit for memory power reduction |
TWI560714B (en) * | 2014-12-24 | 2016-12-01 | Winbond Electronics Corp | Resistance random access memory |
US10170162B2 (en) * | 2017-05-23 | 2019-01-01 | Sandisk Technologies Llc | Sense amplifier calibration |
EP4009062A1 (en) * | 2020-12-01 | 2022-06-08 | Thales DIS France SA | System on chip with voltage glitch detection based on clock synchronization monitoring |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61110394A (ja) * | 1984-10-31 | 1986-05-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2865469B2 (ja) * | 1992-01-24 | 1999-03-08 | 三菱電機株式会社 | 半導体メモリ装置 |
IL118853A0 (en) * | 1996-07-15 | 1996-10-31 | Atlas Dan | Heart rate monitor with age-dependent target-zone feedback particularly useful to the blind |
US5936905A (en) * | 1996-09-03 | 1999-08-10 | Townsend And Townsend And Crew Llp | Self adjusting delay circuit and method for compensating sense amplifier clock timing |
JP3001454B2 (ja) * | 1997-04-23 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
US6185712B1 (en) * | 1998-07-02 | 2001-02-06 | International Business Machines Corporation | Chip performance optimization with self programmed built in self test |
JP2001022650A (ja) * | 1999-07-08 | 2001-01-26 | Mitsubishi Electric Corp | 半導体不揮発性記憶装置 |
KR100335275B1 (ko) * | 1999-12-28 | 2002-05-03 | 박종섭 | 센스앰프 구동 제어장치 |
JP3484388B2 (ja) * | 2000-02-08 | 2004-01-06 | 日本電気株式会社 | 半導体記憶装置 |
KR100343143B1 (ko) * | 2000-08-01 | 2002-07-05 | 윤종용 | 비트 라인 불량 검출을 위한 센스 앰프 제어 회로를구비하는 반도체 메모리 장치 및 그의 제어 방법 |
US6870770B2 (en) * | 2001-12-12 | 2005-03-22 | Micron Technology, Inc. | Method and architecture to calibrate read operations in synchronous flash memory |
-
2002
- 2002-06-26 US US10/180,478 patent/US6714464B2/en not_active Expired - Lifetime
-
2003
- 2003-06-25 TW TW092117222A patent/TW200409136A/zh unknown
- 2003-06-26 DE DE60309470T patent/DE60309470T2/de not_active Expired - Fee Related
- 2003-06-26 KR KR1020047021170A patent/KR100968632B1/ko active IP Right Grant
- 2003-06-26 WO PCT/US2003/020311 patent/WO2004003920A1/en active IP Right Grant
- 2003-06-26 EP EP03742265A patent/EP1516341B1/en not_active Expired - Fee Related
- 2003-06-26 JP JP2004517957A patent/JP2005531099A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014194838A (ja) * | 2008-10-02 | 2014-10-09 | International Business Maschines Corporation | ローカル・クロック生成器の自己タイミング型較正を用いた拡張された電圧又はプロセス範囲にわたるsram性能の最適化 |
Also Published As
Publication number | Publication date |
---|---|
TW200409136A (en) | 2004-06-01 |
US6714464B2 (en) | 2004-03-30 |
KR20050072057A (ko) | 2005-07-08 |
US20040001364A1 (en) | 2004-01-01 |
EP1516341A1 (en) | 2005-03-23 |
KR100968632B1 (ko) | 2010-07-06 |
EP1516341B1 (en) | 2006-11-02 |
WO2004003920A1 (en) | 2004-01-08 |
DE60309470D1 (de) | 2006-12-14 |
DE60309470T2 (de) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6605969B2 (en) | Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers | |
EP1479006B1 (en) | A memory and an adaptive timing system for controlling access to the memory | |
US6889336B2 (en) | Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal | |
KR100706563B1 (ko) | 비트 대 비트 타이밍 보정을 사용한 고속 데이터 포착을위한 방법 및 장치와, 이를 사용하는 메모리 디바이스 | |
KR100262707B1 (ko) | Dram컨트롤러 | |
US8688399B2 (en) | Strobe-offset control circuit | |
US7759998B2 (en) | Timing adjustment circuit | |
US7366862B2 (en) | Method and apparatus for self-adjusting input delay in DDR-based memory systems | |
US8502577B2 (en) | Phase correction circuit, data alignment circuit and method of aligning data using the same | |
JP2005531099A (ja) | 自己較正センス増幅器のストローブ | |
US6664838B1 (en) | Apparatus and method for generating a compensated percent-of-clock period delay signal | |
KR20090026939A (ko) | 데이터 스트로브 신호 제어 장치 및 그 제어 방법 | |
KR20050076202A (ko) | 지연 신호 발생 회로 및 이를 포함한 메모리 시스템 | |
US20110176372A1 (en) | Memory interface | |
US6760263B2 (en) | Method and device for controlling data latch time | |
KR100515073B1 (ko) | 효율적으로 데이터 셋업타임을 조정할 수 있는 반도체메모리 장치 및 그 구동 방법 | |
KR100532973B1 (ko) | 메모리 장치의 데이타 출력 드라이버 제어 장치 | |
US7907471B2 (en) | Memory control circuit and semiconductor integrated circuit incorporating the same | |
JP2007241614A (ja) | スキュー調整回路 |