JP2005524328A - シグマデルタアナログディジタル変換器と方法 - Google Patents
シグマデルタアナログディジタル変換器と方法 Download PDFInfo
- Publication number
- JP2005524328A JP2005524328A JP2004502473A JP2004502473A JP2005524328A JP 2005524328 A JP2005524328 A JP 2005524328A JP 2004502473 A JP2004502473 A JP 2004502473A JP 2004502473 A JP2004502473 A JP 2004502473A JP 2005524328 A JP2005524328 A JP 2005524328A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- feedback signal
- digital
- unit elements
- individual unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Abstract
Description
図の中の要素は、簡単かつ明瞭にするために示され、必ずしも一定の縮尺で表示される必要がないことは、熟練技術者にとって明らかであろう。例えば、図の中のいくつかの要素の寸法は、本発明の種々の実施態様の理解に役立つように、他の要素に比べて誇張することがある。また、商業的に可能な実施態様において有用または必要な、一般的ではあるが良く知られた要素は、本発明のこれらの種々の実施態様の概要を理解することを妨げないために、表されていないことが多い。
表現するために3つのシーケンシャル単位素子51,52,53を使用する。図6に示すように、DEM14はそれから、次の単位素子の選択を、回転順に、次の単位素子、この場合単位素子4(61)で始める。従って、「2」の値を表現するために、DEM14は、まさに示されているように、特定単位素子で始まる二つの単位素子61と62を選択する。同様に、図7に示すように、表現すべき次の値が「4」ならば、DEM14は単位素子番号6(71)を選択し、更にまた、回転順に次の3つの単位素子72,73,74を使用する。
のようなアプローチは、必ずしも高調波歪みを最小にするためには役立たない。信号依存トーンは、説明されたプロセスに同じ素子を周期的に選択させることがある。このことが起こるとき、相関トーンがディジタルアナログ変換器の出力においてしばしば生じる。そのような歪みを減らす役割を果たすために、DEM14が所定の反復シーケンスを使用する方向を、ときどき反転する(39)(図3)ことが可能である。一つの簡単なアプローチによれば、DEM14は、インデックスの各繰返しによって回転の方向を反転することが可能である。そのようなアプローチは、いくつかのアプリケーションにとって適切であるかもしれないが、トーン問題を満足のいくように小さくするには十分でないことが多い。そこで二つの代替アプローチが提案されている。
Claims (23)
- シグマデルタアナログディジタル変換器であって
クロックと、
新規に決定された出力情報が各クロックパルスと共に提供されるように前記クロックに動作可能に接続された変換器出力と、
前記変換器出力に動作可能に接続された負帰還ループであって、前記アナログディジタル変換器の入力に動作可能に接続された帰還信号出力を提供する組込みディジタルアナログ変換器を備えた負帰還ループと、
前記組込みディジタルアナログ変換器に動作可能に接続されたダイナミックエレメントマッチング装置とを有し、前記ダイナミックエレメントマッチング装置は、確実に、前記帰還信号出力における合成帰還信号が、最も新規に決定された出力情報から1クロックサイクル未満だけ遅れた出力情報に対応するようにし、前記ダイナミックエレメントマッチング装置は、前記組込みディジタルアナログ変換器の少なくとも一つの特定素子を変換器出力の関数として割り当て、変換器出力は、前記アナログディジタル変換器の入力に現在提示されているアナログ入力より前の、前記アナログディジタル変換器の入力へのアナログ入力に対応している、シグマデルタアナログディジタル変換器。 - 前記組込みディジタルアナログ変換器は前記合成帰還信号を累積的に形成する複数の単位素子を備える請求項1に記載のシグマデルタアナログディジタル変換器。
- 前記複数の単位素子はそれぞれ前記合成帰還信号に少なくとも二つの可能値のいずれかを選択的に提供する請求項2に記載のシグマデルタアナログディジタル変換器。
- 前記少なくとも二つの可能値の一つは論理的ローを表す請求項3に記載のシグマデルタアナログディジタル変換器。
- 前記少なくとも二つの可能値の残りの一つは前記複数の単位素子のそれぞれに対してほぼ等しい量である請求項4に記載のシグマデルタアナログディジタル変換器。
- 前記少なくとも二つの可能値の残りの一つは前記複数の単位素子のそれぞれに対して必ずしも等しくない請求項5に記載のシグマデルタアナログディジタル変換器。
- 前記ダイナミックエレメントマッチング装置は、個々の単位素子を選択して、それにより、少なくとも一つの以前に格納された反復シーケンシャルパターンに従って前記合成帰還信号を形成する請求項6に記載のシグマデルタアナログディジタル変換器。
- 前記ダイナミックエレメントマッチング装置は、更に個々の単位素子を選択して、それにより、最後に使用された個々の単位素子に少なくとも部分的に基づいて前記合成帰還信号を形成する請求項7に記載のシグマデルタアナログディジタル変換器。
- 前記ダイナミックエレメントマッチング装置は、以前に格納された反復シーケンシャルパターン内の開始位置と終了位置を特定することによって前記合成帰還信号を形成する請求項7に記載のシグマデルタアナログディジタル変換器。
- 前記ダイナミックエレメントマッチング装置は、最後に決定された出力情報に少なくとも部分的に基づいて、個々の単位素子の以前に格納された反復シーケンシャルパターン内の開始位置と終了位置を特定することによって、次に決定されるべき出力情報を決定するために使用される前記合成帰還信号を形成する請求項7に記載のシグマデルタアナログディジタル変換器。
- 最後に提供されたアナログ情報サンプルに対応するディジタル情報を提供することによってディジタル帰還信号を提供する工程と、
個々の単位素子使用の所定反復シーケンシャルパターンを用いて前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程と、
現在のアナログ情報を提供する工程と、
前記現在のアナログ情報を前記アナログ帰還信号と比較して合成アナログ信号を提供する工程と、
前記合成アナログ信号を変換してそれに対応するディジタル情報を提供する工程とを1クロックサイクル内に備えた、アナログ情報を対応するディジタル情報に変換するための方法。 - 個々の単位素子使用の所定反復シーケンシャルパターンを用いて前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程には、個々の単位素子使用の所定反復シーケンシャルパターンの範囲内でシーケンシャルに連続した個々の単位素子だけを選択して、前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程が含まれる請求項11に記載の方法。
- 個々の単位素子使用の所定反復シーケンシャルパターンの範囲内で、シーケンシャルに連続した個々の単位素子だけを選択して、前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程には、シーケンシャルに連続した個々の単位素子の特定開始位置を、連続した個々の単位素子の最後に選択されたシーケンスの関数として選択する工程が含まれる請求項12に記載の方法。
- シーケンシャルに連続した個々の単位素子の特定開始位置を、連続した個々の単位素子の最後に選択されたシーケンスの関数として選択する工程には、シーケンシャルに連続した個々の単位素子の特定開始位置を、連続した個々の単位素子の最後に選択されたシーケンスを終了した個々の単位素子の関数として選択する工程が含まれる請求項13に記載の方法。
- 個々の単位素子使用の所定反復シーケンシャルパターン範囲内で、シーケンシャルに連続した個々の単位素子だけを選択して、前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程には、シーケンシャルに連続した個々の単位素子の特定終了位置を、連続した個々の単位素子の最後に選択されたシーケンスの関数として選択する工程が含まれる請求項12に記載の方法。
- シーケンシャルに連続した個々の単位素子の特定終了位置を、連続した個々の単位素子の最後に選択されたシーケンスの関数として選択する工程には、シーケンシャルに連続した個々の単位素子の特定終了位置を、連続した個々の単位素子の最後に選択されたシーケンスを終了した個々の単位素子の関数として選択する工程が含まれる請求項15に記載の方法。
- 個々の単位素子使用の所定反復シーケンシャルパターンを用いて前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程には、最後に使用された個々の単位素子使用の所定反復シーケンシャルパターンの同じ方向に留まって前のディジタル帰還信号をそれに対応する前のアナログ帰還信号に変換する工程が含まれる請求項11に記載の方法。
- 個々の単位素子使用の所定反復シーケンシャルパターンを用いて前記ディジタル帰還信号をそれに対応するアナログ帰還信号に変換する工程には、所定反復シーケンシャルパタ
ーンの方向を、最後に使用された個々の単位素子使用の所定反復シーケンシャルパターンの方向に対して反転して、前のディジタル帰還信号をそれに対応する前のアナログ帰還信号に変換する工程が含まれる請求項11に記載の方法。 - 前記方向を反転する工程には、ほぼ周期的に前記方向を反転する工程が含まれる請求項18に記載の方法。
- ほぼ周期的に前記方向を反転する工程には、1クロックサイクルおきに前記方向を反転する工程が含まれる請求項19に記載の方法。
- 前記方向を反転する工程には、ほぼ非周期的に前記方向を反転する工程が含まれる請求項18に記載の方法。
- ほぼ非周期的に前記方向を反転する工程には、少なくとも擬似ランダムに方向を反転する工程が含まれる請求項21に記載の方法。
- 前記方向を反転する工程には、所定反復シーケンシャルパターン内の特定開始位置も選択されているときにだけ前記方向を反転する工程が含まれる請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/134,300 US6677875B2 (en) | 2002-04-29 | 2002-04-29 | Sigma-delta analog-to-digital converter and method |
PCT/US2003/008252 WO2003094356A1 (en) | 2002-04-29 | 2003-03-17 | Sigma-delta analog-to-digital converter and method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005524328A true JP2005524328A (ja) | 2005-08-11 |
JP2005524328A5 JP2005524328A5 (ja) | 2006-04-27 |
JP4522849B2 JP4522849B2 (ja) | 2010-08-11 |
Family
ID=29249191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004502473A Expired - Lifetime JP4522849B2 (ja) | 2002-04-29 | 2003-03-17 | シグマデルタアナログディジタル変換器と方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6677875B2 (ja) |
EP (1) | EP1506617A4 (ja) |
JP (1) | JP4522849B2 (ja) |
KR (1) | KR20040104656A (ja) |
CN (1) | CN100521548C (ja) |
AU (1) | AU2003223289A1 (ja) |
WO (1) | WO2003094356A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013526217A (ja) * | 2010-04-26 | 2013-06-20 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 2次のダイナミックエレメントローテーション方式 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212874B2 (en) * | 2003-03-26 | 2007-05-01 | Cirrus Logic, Inc. | Noise-shapers and filters with noise shaping quantizers and systems and methods using the same |
JP3801602B2 (ja) * | 2004-06-23 | 2006-07-26 | 株式会社半導体理工学研究センター | Da変換回路及びそれを用いたδσad変調器 |
US7860189B2 (en) * | 2004-08-19 | 2010-12-28 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
US8362431B2 (en) * | 2005-03-15 | 2013-01-29 | Mount Holyoke College | Methods of thermoreflectance thermography |
US7183955B1 (en) * | 2005-06-14 | 2007-02-27 | Faraday Technology Corp. | Sigma-delta modulator, D/A conversion system and dynamic element matching method |
US7119725B1 (en) * | 2005-07-29 | 2006-10-10 | Faraday Technology Corp. | Sigma-delta modulator, D/A conversion system and dynamic element matching method |
KR100693816B1 (ko) | 2005-08-20 | 2007-03-12 | 삼성전자주식회사 | 동적 소자 정합 방법 및 다중 비트 데이터 변환기 |
US7456766B2 (en) * | 2006-07-19 | 2008-11-25 | Qualcomm Incorporated | Sigma-delta modulation with offset |
WO2007120400A1 (en) * | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
KR100845136B1 (ko) * | 2006-08-30 | 2008-07-09 | 삼성전자주식회사 | 데이터 가중 평균화 기법을 적용한 멀티비트 데이터 변환기 |
CN101471670B (zh) * | 2007-12-24 | 2012-03-21 | 瑞昱半导体股份有限公司 | 查表式数据权重平衡电路以及动态组件匹配方法 |
CN101350622B (zh) * | 2008-09-10 | 2012-01-11 | 华为技术有限公司 | 一种dem算法的量化器电路及实现方法 |
US7782239B2 (en) * | 2008-10-28 | 2010-08-24 | Robert Bosch Gmbh | Multi-stage resettable sigma-delta converters |
US7777658B2 (en) * | 2008-12-12 | 2010-08-17 | Analog Devices, Inc. | System and method for area-efficient three-level dynamic element matching |
CN103905013A (zh) * | 2012-12-28 | 2014-07-02 | 宽纬科技股份有限公司 | 差异积分调制装置及其动态单元匹配电路 |
CN104954018B (zh) * | 2014-03-28 | 2018-03-27 | 澜起科技(上海)有限公司 | ∑‑δ模数转换器 |
US11757466B2 (en) * | 2020-08-10 | 2023-09-12 | Analog Devices, Inc. | System and method for dynamic element matching for delta sigma converters |
CN112505747B (zh) * | 2020-12-22 | 2021-10-01 | 吉林大学 | 基于多信号发生器协同可控震源振动畸变抑制系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05505287A (ja) * | 1990-01-31 | 1993-08-05 | アナログ・ディバイセス・インコーポレーテッド | シグマデルタ変調器 |
JP2000078015A (ja) * | 1998-09-02 | 2000-03-14 | Asahi Kasei Microsystems Kk | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 |
US6124813A (en) * | 1997-06-06 | 2000-09-26 | Analog Devices, Inc. | Self-linearizing multi-bit DACs |
JP2000349641A (ja) * | 1999-06-07 | 2000-12-15 | Nippon Precision Circuits Inc | デルタシグマ方式d/a変換器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608400A (en) * | 1995-08-24 | 1997-03-04 | Martin Marietta Corporation | Selectable intermediate frequency sigma-delta analog-to-digital converter |
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
US6304608B1 (en) * | 1998-11-04 | 2001-10-16 | Tai-Haur Kuo | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones |
US6380874B1 (en) * | 1999-07-12 | 2002-04-30 | National Instruments Corporation | System and method for self-calibrating a multi-bit delta-sigma analog to digital converter using dynamic element matching |
US6411232B1 (en) * | 1999-09-30 | 2002-06-25 | Motorola, Inc. | Method and system for determining an element conversion characteristic contemporaneous with converting and input signal in a signal converter |
US6384761B1 (en) * | 2000-08-07 | 2002-05-07 | Cirrus Logic, Inc. | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters |
US6522277B2 (en) * | 2001-02-05 | 2003-02-18 | Asahi Kasei Microsystems, Inc. | Circuit, system and method for performing dynamic element matching using bi-directional rotation within a data converter |
-
2002
- 2002-04-29 US US10/134,300 patent/US6677875B2/en not_active Expired - Lifetime
-
2003
- 2003-03-17 AU AU2003223289A patent/AU2003223289A1/en not_active Abandoned
- 2003-03-17 KR KR10-2004-7017359A patent/KR20040104656A/ko not_active Application Discontinuation
- 2003-03-17 WO PCT/US2003/008252 patent/WO2003094356A1/en active Application Filing
- 2003-03-17 JP JP2004502473A patent/JP4522849B2/ja not_active Expired - Lifetime
- 2003-03-17 EP EP03719402A patent/EP1506617A4/en not_active Withdrawn
- 2003-03-17 CN CNB038095912A patent/CN100521548C/zh not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05505287A (ja) * | 1990-01-31 | 1993-08-05 | アナログ・ディバイセス・インコーポレーテッド | シグマデルタ変調器 |
US6124813A (en) * | 1997-06-06 | 2000-09-26 | Analog Devices, Inc. | Self-linearizing multi-bit DACs |
JP2000078015A (ja) * | 1998-09-02 | 2000-03-14 | Asahi Kasei Microsystems Kk | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 |
JP2000349641A (ja) * | 1999-06-07 | 2000-12-15 | Nippon Precision Circuits Inc | デルタシグマ方式d/a変換器 |
Non-Patent Citations (4)
Title |
---|
JPN6008042503, Ichiro Fujimori et al., "A 90−dB SNR 2.5−MHz Output−Rate ADC Using Cascaded Multibit Delta−Sigma Modulation at 8x Oversamplin", IEEE Journal of Solid−State Circuits, 200012, Vol.35, No.12, IEEE * |
JPN6008042504, Yves Geerts et al., "A High−Performance Multibit ΔΣ CMOS ADC", IEEE Journal of Solid−State Circuits, 200012, Vol.35, No.12, pp.1829−1840, IEEE * |
JPN6008042505, Katelijn Vleugels et al., "A 2.5−V Sigma−Delta Modulator for Broadband Communications Applications", IEEE Journal of Solid−State Circuits, 200112, Vol.36, No.12, pp.1887−1899, IEEE * |
JPN6008042506, Rex T. Baird et al., "Linearity Enhancement of Muitibit ΔΣ A/D and D/A Converters Using Data Weighted Averaging", IEEE Transactions of Circuits and Systems − II: Analog and Digital Signal Processing, 199512, Vol.42, No.12, pp.753−762, IEEE * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013526217A (ja) * | 2010-04-26 | 2013-06-20 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 2次のダイナミックエレメントローテーション方式 |
Also Published As
Publication number | Publication date |
---|---|
EP1506617A1 (en) | 2005-02-16 |
EP1506617A4 (en) | 2006-02-22 |
CN1650525A (zh) | 2005-08-03 |
JP4522849B2 (ja) | 2010-08-11 |
KR20040104656A (ko) | 2004-12-10 |
CN100521548C (zh) | 2009-07-29 |
AU2003223289A1 (en) | 2003-11-17 |
US20030201922A1 (en) | 2003-10-30 |
US6677875B2 (en) | 2004-01-13 |
WO2003094356A1 (en) | 2003-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4522849B2 (ja) | シグマデルタアナログディジタル変換器と方法 | |
US5382955A (en) | Error tolerant thermometer-to-binary encoder | |
US7324032B2 (en) | Method of matching dynamic elements and multi-bit data converter | |
US9214953B1 (en) | Generalized data weighted averaging method for equally weighted multi-bit D/A elements | |
US6507296B1 (en) | Current source calibration circuit | |
EP0712549A1 (en) | Data-directed scrambler for multi-bit noise-shaping d/a converters | |
KR20190069634A (ko) | Sar 아날로그-디지털 변환 장치 및 그 시스템 | |
JP4836736B2 (ja) | デジタル・アナログ変換回路 | |
US7463175B2 (en) | Multi-bit data converter using data weight averaging | |
US6844840B1 (en) | Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements | |
CN111800132A (zh) | 分段结构模/数转换器 | |
CN115833835A (zh) | 一种逐次逼近型模数转换器、过采样方法及装置 | |
US7579973B2 (en) | Analog-to-digital converter | |
JP4526919B2 (ja) | A/d変換装置 | |
US6961013B2 (en) | Guaranteed monotonic digital to analog converter | |
US7868807B2 (en) | Data weighted average circuit and dynamic element matching method | |
JP2007037147A (ja) | 多用途電流加算を用いたデジタル/アナログ変換方法及びシステム | |
US7692569B2 (en) | Methods and apparatus for rotating a thermometer code | |
US7999718B2 (en) | Analog-to-digital converter and electronic system including the same | |
JP2001292064A (ja) | Ad変換回路 | |
KR101116355B1 (ko) | 축차 근사형 레지스터 회로 및 이를 포함하는 축차 근사형 아날로그 디지털 변환기 | |
JP7396845B2 (ja) | 逐次比較ad変換器 | |
JP6726362B2 (ja) | アナログデジタル変換器および固体撮像素子 | |
JP4551194B2 (ja) | アナログデジタル変換器 | |
JP2008294761A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4522849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |