CN103905013A - 差异积分调制装置及其动态单元匹配电路 - Google Patents

Abstract

本发明提供一种差异积分调制装置及其动态单元匹配电路。动态单元匹配电路包括数据调整器、逻辑运算电路以及延迟器。数据调整器接收匹配输入数据以及指针信号。数据调整器并依据指针信号以针对匹配输入数据进行移位以产生匹配输出数据。逻辑运算电路接收匹配输出数据。逻辑运算电路并针对匹配输出数据进行逻辑运算以产生前期指针信号。延迟器接收前期指针信号并依据采样时钟脉冲来延迟前期指针信号以产生指针信号。

Description

差异积分调制装置及其动态单元匹配电路

技术领域

本发明涉及一种差异积分调制装置，尤其涉及一种差异积分调制装置及其动态单元匹配电路。

背景技术

在现有领域中，多位的差异积分(Delta-Sigma)调制装置，其中的动态单元匹配电路常需要设计以克服差异积分调制装置中的数模转换器的非线性的特性。而在高速度的数据传输的应用领域中，动态单元匹配电路所需要的运算时间，经常成为差异积分调制装置的工作频率的一个限制。

请参照图1，图1示出现有的动态单元匹配电路100的方框图。动态单元匹配电路100包括加法器110、延迟器120以及逻辑电路130。加法器110接收匹配输入数据DIN并使匹配输入数据DIN与延迟器120的输出进行加法的运算，加法器110并输出加法运算的结果至延迟器120以及逻辑电路130。延迟器120接收加法器110所产生的加法运算的结果，并延迟一个采样时钟脉冲TS来进行输出。此外，延迟器120也将所产生的输出传送至逻辑电路130。逻辑电路130则接收延迟器120以及加法器110的输出。逻辑电路130通过不同时间的连续的匹配输入数据DIN来进行逻辑运算，并由此产生匹配输出数据DOUT。

现有的动态单元匹配电路100需要多位的加法器110来进行加法运算，这个加法器110使得匹配输入数据DIN被传送至逻辑电路130，导致该动态单元匹配电路100成本的上升。

发明内容

本发明提供一种差异积分调制装置及其动态单元匹配电路，有效降低电路面积以节省成本。

本发明提供一种动态单元匹配电路，包括数据调整器、逻辑运算电路以及延迟器。数据调整器接收匹配输入数据以及指针信号。数据调整器并依据指针信号以针对匹配输入数据进行移位以产生匹配输出数据。逻辑运算电路耦接至数据调整器以接收匹配输出数据。逻辑运算电路并针对匹配输出数据进行逻辑运算以产生前期指针信号。延迟器耦接至逻辑运算电路以及数据调整器。延迟器接收前期指针信号并依据采样时钟脉冲来延迟前期指针信号以产生指针信号。

在本发明的一实施例中，上述的逻辑运算电路包括N个与门。第1与门的输入端接收输出位的第1输出位以及第N输出位的反向，其输出端产生前期指针信号的第1个位，第i与门的输入端接收输出位的第i输出位以及第i-1输出位的反向，其输出端产生前期指针信号的第i个位。

在本发明的一实施例中，上述的逻辑运算电路包括N个与非门以及N个非门。第1与门的输入端接收输出位的第1输出位以及第N输出位的反向，第i与门的输入端接收输出位的第i输出位以及第i-1输出位的反向。非门的输入端分别耦接至与非门的输出端，非门的输出端产生前期指针信号。

在本发明的一实施例中，上述的数据调整器为查找表。查找表记录匹配输入数据、指针信号以及匹配输出数据的相对应关系。

在本发明的一实施例中，上述的延迟器为锁存器，锁存器依据采样时钟脉冲来锁存前期指针信号，并依据采样时钟脉冲来提供被锁存的前期指针信号以作为指针信号。

本发明提供一种差异积分调制装置，包括运算器、滤波器、模数转换器、数模转换器以及动态单元匹配电路。运算器接收模拟输入信号及数模转换器输出以进行运算并产生运算结果。滤波器接收运算器运算结果进行放大和滤波处理，模数转换器耦接滤波器并进行模数转换动作，并由此产生输出数据。动态单元匹配电路接收输出数据并对数据进行动态匹配调整，数模转换器接收动态单元匹配电路的数据输出并进行数模转换动作。动态单元匹配电路包括数据调整器、逻辑运算电路以及延迟器。数据调整器接收匹配输入数据以及指针信号。数据调整器并依据指针信号以针对匹配输入数据进行移位以产生匹配输出数据。逻辑运算电路耦接至数据调整器以接收匹配输出数据。逻辑运算电路并针对匹配输出数据进行逻辑运算以产生前期指针信号。延迟器耦接至逻辑运算电路以及数据调整器。延迟器接收前期指针信号并依据采样时钟脉冲来延迟前期指针信号以产生指针信号。

基于上述，本发明通过接收数据调整器所产生的输出信号来通过逻辑运算电路以产生指针信号。再通过数据调整器依据指针信号及输入信号来产生新的输出信号。如此一来，数据调整器可以不需要使用加法器，有效节省电路元件所产生的功率消耗以及降低电路布局所需要的面积，有效降低差异积分调制装置的生产成本，并达到节能的功效。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出现有的动态单元匹配电路100的方框图；

图2示出本发明一实施例的动态单元匹配电路200的示意图；

图3A及图3B分别示出本发明实施例的逻辑运算电路220的不同实施方式的示意图；

图4示出本发明实施例的延迟器230的一实施方式的示意图；

图5示出本发明实施例的数据调整器210的一实施方式的示意图；

图6示出本发明一实施例的差异积分调制装置600的示意图。

附图标记说明：

100、200：动态单元匹配电路；

110：加法器；

130：逻辑电路；

210：数据调整器；

220：逻辑运算电路；

120、230：延迟器；

221：锁存器；

511～533：选择器；

600：差异积分调制装置；

610：运算器；

620：滤波器；

630：模数转换器；

640：数模转换器；

DIN：匹配输入数据；

PTR：指针信号；

DOUT：匹配输出数据；

PPTR：前期指针信号；

TS：采样时钟脉冲；

PPTR[1]～PPTR[N]、DIN[1]～DIN[3]、DOUT[1]～DOUT[4]、DOUTB[1]～DOUTB[4]、PTR[1]～PTR[N]：位；

AND1～AND4：与门；

IV1～IV4：非门；

NA1～NA4：与非门；

OFF1～OFFN：D型触发器；

CK1～CKN：时钟脉冲端；

D1～DN：数据端；

Q1～QN：输出端；

AIN：输入数据；

DDOUT：输出数据。

具体实施方式

请参照图2，图2示出本发明一实施例的动态单元匹配电路200的示意图。动态单元匹配电路200包括数据调整器210、逻辑运算电路220以及延迟器230。数据调整器210接收匹配输入数据DIN以及指针信号PTR，数据调整器210依据指针信号PTR以针对匹配输入数据DIN进行移位以产生匹配输出数据DOUT。逻辑运算电路220耦接数据调整器210以接收匹配输出数据DOUT，并针对匹配输出数据DOUT进行逻辑运算以产生前期指针信号PPTR。

延迟器230耦接逻辑运算电路220以及数据调整器210。延迟器230接收采样时钟脉冲TS，延迟器230并针对逻辑运算电路220所产生的前期指针信号PPTR以依据采样时钟脉冲TS对前期指针信号PPTR进行延迟，由此产生指针信号PTR。具体来说，延迟器230可针对前期指针信号PPTR延迟一个采样时钟脉冲TS的周期，来产生指针信号PTR。

值得注意的，本实施例的数据调整器210是直接接收匹配输入数据DIN，并且针对匹配输入数据DIN来依据指针信号PTR进行移位动作以产生匹配输出数据DOUT。换言之，数据调整器210接收匹配输入数据DIN的路径上，并不需要加法器，因此，匹配输入数据DIN可快速的被传送至数据调整器210中，并加速动态单元匹配电路200的处理速度。

此外，逻辑运算电路220为不包括加法器的逻辑电路。其中，逻辑运算电路220直接接收数据调整器210所产生的匹配输出数据DOUT，并针对匹配输出数据DOUT进行逻辑运算以产生前期指针信号PPTR。在本实施例中，逻辑运算电路220依据匹配输出数据DOUT的转换状态来产生前期指针信号PPTR。举例来说，当匹配输出数据DOUT的第1到第6输出位分别等于二进制值的001100时，匹配输出数据DOUT在第2至第3输出位间发生由0转换为1的现象，据此，逻辑运算电路220所产生的前期指针信号PPTR的第三位可以等于1，而前期指针信号PPTR的其余位可以皆等于0。若匹配输出数据DOUT的第1到第6输出位分别等于二进制值的000011时，匹配输出数据DOUT在第4至第5输出位间发生由0转换为1的现象，据此，逻辑运算电路220所产生的前期指针信号PPTR的第五位可以等于1，而前期指针信号PPTR的其余位可以皆等于0。

在实施细节的部分，以匹配输出数据DOUT为具有N个输出位的逻辑信号为范例(N为大于1的正整数)，逻辑运算电路220针对匹配输出数据DOUT的输出位的第1输出位以及第N输出位的反向进行及运算以产生前期指针信号PPTR的第1个位。逻辑运算电路220并针对匹配输出数据DOUT的输出位的第i输出位与第i+1输出位进行及运算以产生前期指针信号PPTR的第i个位，其中，N为大于1的正整数，i为大于1且小于N的正整数。

附带一提的，逻辑运算电路220是针对匹配输出数据DOUT进行逻辑运算来产生前期指针信号PPTR，与现有的动态单元匹配电路利用匹配输入数据进行加法运算来获得前期指针信号的方式不相同。也因此，本发明实施例的逻辑运算电路220并不需要加法器。

数据调整器210用以依据指针信号PTR来对匹配输入数据DIN进行移位的动作，来产生匹配输出数据DOUT。在本发明实施例中，数据调整器210可以是查找表(look up table)，查找表用以记录匹配输入数据DIN、指针信号PTR以及匹配输出数据DOUT的相对应关系。也就是说，当数据调整器210接收到匹配输入数据DIN以及指针信号PTR，就可以依据查找表中记录的匹配输入数据DIN、指针信号PTR以及匹配输出数据DOUT的相对应关系来查找并输出匹配输出数据DOUT。

值得注意的是，在本发明实施例中的动态单元匹配电路200，并不需要加法器。也就是说，动态单元匹配电路200的电路面积不会因为需要多位的加法器而大幅增加，有效降低电路成本。

以下请参照图3A及图3B，图3A及图3B分别示出本发明实施例的逻辑运算电路220的不同实施方式的示意图。在图3A中，逻辑运算电路220包括多个与门AND1～AND4，与门AND1接收匹配输出数据DOUT的输出位的第1输出位DOUT[1]以及第N输出位(N＝4)的反向DOUTB[4]；与门AND2接收匹配输出数据DOUT的输出位的第2输出位DOUT[2]以及第1输出位的反向DOUTB[1]；与门AND3接收匹配输出数据DOUT的输出位的第3输出位DOUT[3]以及第2输出位的反向DOUTB[2]；与门AND4则接收匹配输出数据DOUT的输出位的第4输出位DOUT[4]以及第3输出位的反向DOUTB[3]。与门AND1～AND4分别产生前期指针信号PPTR的多个位PPTR[1]～PPTR[4]。

在图3B中，逻辑运算电路220则包括多个与非门NA1～NA4以及多个非门IV1～IV4。非门IV1～IV4的输入端分别耦接到与非门NA1～NA4的输出端，而非门IV1～IV4的输出端则分别产生前期指针信号PPTR的多个位PPTR[1]～PPTR[4]。与非门NA1接收匹配输出数据DOUT的输出位的第1输出位DOUT[1]以及第N输出位(N＝4)的反向DOUTB[4]；与非门NA2接收匹配输出数据DOUT的输出位的第2输出位DOUT[2]以及第1输出位的反向DOUTB[1]；与非门NA3接收匹配输出数据DOUT的输出位的第3输出位DOUT[3]以及第2输出位的反向DOUTB[2]；与非门NA4则接收匹配输出数据DOUT的输出位的第4输出位DOUT[4]以及第3输出位的反向DOUTB[3]。非门IV1～IV4分别产生前期指针信号PPTR的多个位PPTR[1]～PPTR[4]。

值得注意的，上述图3A及图3B实施例所示出的4个与门与与非门的实施方式仅只是范例，其中，与门与与非门的个数会与匹配输出数据DOUT的输出位的位数相对应。另外，逻辑运算电路220也可以利用可以产生相同逻辑运算结果的其他的逻辑门来建构，而通过不同的逻辑门来实现相同的逻辑运算结果为本领域具通常知识者所熟知的技术，以下恕不多赘述。

以下请参照图4，图4示出本发明实施例的延迟器230的一实施方式的示意图。延迟器230包括锁存器221，其中锁存器221由多个D型触发器OFF1～OFFN所建构。D型触发器OFF1～OFFN的数据端D1～DN分别接收前期指针信号PPTR的多个位PPTR[1]～PPTR[N]，而D型触发器OFF1～OFFN的时钟脉冲端CK1～CKN则共同接收采样时钟脉冲TS。另外，而D型触发器OFF1～OFFN的输出端Q1～QN则分别产生指针信号PTR的多个位PTR[1]～PTR[N]。

在此，D型触发器OFF1～OFFN会依据采样时钟脉冲TS来暂存前期指针信号PPTR，并在延迟一个采样时钟脉冲TS的周期后，提供被暂存的前期指针信号PPTR以作为指针信号PTR。

以下请参照图5，图5示出本发明实施例的数据调整器210的一实施方式的示意图。数据调整器210包括多数个选择器511～533。其中，第一列的选择器511、521以及531分别接收匹配输入数据DIN的多个输入位DIN[1]、DIN[2]以及DIN[3]，选择器511、521以及531并分别接收选择器523、533的输出以及输入位DIN[3]，另外，选择器511、521以及531共同接收指针信号PTR的第一位PTR[1]。第二列的选择器512、522以及532分别接收匹配输入数据DIN的多个输入位DIN[1]、DIN[2]以及DIN[3]，选择器512、522以及532并分别接收选择器521、531的输出以及输入位DIN[1]，另外，选择器512、522以及532共同接收指针信号PTR的第二位PTR[2]。第三列的选择器513、523以及533分别接收匹配输入数据DIN的多个输入位DIN[1]、DIN[2]以及DIN[3]，选择器513、523以及533并分别接收选择器522、532的输出以及输入位DIN[2]，另外，选择器513、523以及533共同接收指针信号PTR的第三位PTR[3]。

当选择器511～533所分别接收的指针信号PTR的不同位PTR[1]～PTR[3]被使能时(例如等于逻辑电平1)，对应接收等于逻辑电平1的指针信号PTR的不同位PTR[1]～PTR[3]的选择器会选择传输图5所示出的横向输入的输入位DIN[1]、DIN[2]以及DIN[3]。而相对的，对应接收等于逻辑电平0的指针信号PTR的不同位PTR[1]～PTR[3]的选择器，则选择传输图5所示出的纵向输入至各选择器的信号。

以输入位DIN[1]、DIN[2]以及DIN[3]分别等于0、1、1为范例，当指针信号PTR的第二位PTR[2]等于逻辑电平1，指针信号PTR的其余位等于逻辑电平0时，选择器532接收等于逻辑电平1的指针信号PTR的位PTR[2]并选择传输输入位DIN[3](＝逻辑电平1)至选择器523。选择器523则将由选择器532所接收到的输入位DIN[3]转传至选择器511，选择器511则将接收到的输入位DIN[3]输出成为输出位DOUT[1]。选择器522同样接收等于逻辑电平1的指针信号PTR的位PTR[2]并选择传输输入位DIN[2](＝逻辑电平1)至选择器513。选择器513则将接收到的输入位DIN[2]输出成为输出位DOUT[3]。另外，选择器512也同样接收等于逻辑电平1的指针信号PTR的位PTR[2]，选择器512并选择传输输入位DIN[1](＝逻辑电平0)输出成为输出位DOUT[2]。也就是说，输出位DOUT[1]～DOUT[3]分别等于1、0、1。

当然，图5示出的通过3X3的选择器来建构数据调整器210也只是一个范例。设计者可以依据需求来调整选择器的个数。

附带一提的，本实施方式中的指针信号PTR的多个位PTR[1]～PTR[3]，最多只有一个位等于逻辑电平1。

请参照图6，图6示出本发明一实施例的差异积分调制装置600的示意图。差异积分调制装置600包括运算器610、滤波器620、模数转换器630以及动态单元匹配电路200以及数模转换器640。运算器610接收并针对输入数据AIN以及数模转换器640输出数据以进行运算以产生运算结果。滤波器620耦接运算器610以针对运算结果进行滤波。模数转换器630则针对滤波后的运算结果进行模数转换动作，并由此产生数字格式的输出数据DDOUT。动态单元匹配电路200则耦接模数转换器630及数模转换器640，数模转换器640将动态单元匹配电路的输出转换为模拟信号反馈至运算器610。动态单元匹配电路200转换输出数据以作为匹配输入数据DIN，并依据匹配输入数据DIN以及采样时钟脉冲TS产生匹配输出数据DOUT。

差异积分调制装置600中还可包括数模转换器640，数模转换器640串接在动态单元匹配电路200传送匹配输出数据DOUT至运算器610的路径间。

请注意，本实施例中的动态单元匹配电路200与图2示出的动态单元匹配电路200是完全相同的电路。而关于动态单元匹配电路200的动作细节，在相关于图2实施例中的说明以有详细的介绍，以下恕不多赘述。

综上所述，本发明提供不需要加法器来建构动态单元匹配电路的实施方式，以减短匹配输入数据传送至逻辑运算电路中所需的信号传输时间，并且，在不需要加法器的前提下，动态单元匹配电路的电路面积可以有效的被减小，降低电路成本，并有效降低以及动态单元匹配电路进行运作时所需的功率消耗。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种动态单元匹配电路，适用于一差异积分调制装置，其特征在于，包括：

一数据调整器，接收一匹配输入数据以及一指针信号，依据该指针信号以针对该匹配输入数据进行移位以产生一匹配输出数据；

一逻辑运算电路，耦接该数据调整器以接收该匹配输出数据，并针对该匹配输出数据进行逻辑运算以产生一前期指针信号；以及

一延迟器，耦接该逻辑运算电路以及该数据调整器，该延迟器接收该前期指针信号并依据一采样时钟脉冲来延迟该前期指针信号以产生该指针信号。

2.根据权利要求1所述的动态单元匹配电路，其特征在于，该逻辑运算电路包括：

N个与门，其中的第1与门的输入端接收该些输出位的第1输出位以及第N输出位的反向，其输出端产生该前期指针信号的第1个位，第i与门的输入端接收该些输出位的第i输出位以及第i+1输出位的反向，其输出端产生该前期指针信号的第i个位，其中，N为大于1的正整数，i为大于1且小于N的正整数。

3.根据权利要求1所述的动态单元匹配电路，其特征在于，该逻辑运算电路包括：

N个与非门，其中的第1与门的输入端接收该些输出位的第1输出位以及第N输出位的反向，第i与门的输入端接收该些输出位的第i输出位以及第i+1输出位的反向；以及

N个非门，输入端分别耦接至该些与非门的输出端，该些非门的输出端产生该前期指针信号，其中，N为大于1的正整数，i为大于1且小于N的正整数。

4.根据权利要求1所述的动态单元匹配电路，其特征在于，该数据调整器为一查找表，该查找表记录该匹配输入数据、该指针信号以及该匹配输出数据的相对应关系。

5.根据权利要求1所述的动态单元匹配电路，其特征在于，该延迟器为一锁存器，该锁存器依据该采样时钟脉冲来锁存该前期指针信号，并依据该采样时钟脉冲来提供被锁存的该前期指针信号以作为该指针信号。

6.一种差异积分调制装置，其特征在于，包括：

一运算器，接收并针对一输入数据以及一匹配输出数据以进行算术运算以产生一运算结果；

一模数转换器，耦接该运算器，接收并针对该运算结果以进行模数转换动作，并由此产生一输出数据；

一滤波器，接收该运算结果以进行放大和滤波处理：

一动态单元匹配电路，耦接该模数转换器，转换该输出数据为数字格式以作为一匹配输入数据，该动态单元匹配电路包括：

一数据调整器，接收该匹配输入数据以及一指针信号，依据该指针信号以针对该匹配输入数据进行移位以产生该匹配输出数据；

一逻辑运算电路，耦接该数据调整器以接收该匹配输出数据，并针对该匹配输出数据进行逻辑运算以产生一前期指针信号；以及

一延迟器，耦接该逻辑运算电路以及该数据调整器，该延迟器接收该前期指针信号并依据一采样时钟脉冲来延迟该前期指针信号以产生该指针信号；以及

一数模转换电路，接收该动态单元匹配电路的数据输出并进行数模转换动作以产生该匹配输出数据。

7.根据权利要求6所述的差异积分调制装置，其特征在于，该逻辑运算电路包括：

N个与门，其中的第1与门的输入端接收该些输出位的第1个位以及第N个位的反向，其输出端产生该前期指针信号的第1个位，第i与门的输入端接收该些输出位的第i个位以及第i+1个位的反向，其输出端产生该前期指针信号的第i个位。

8.根据权利要求6所述的差异积分调制装置，其特征在于，该逻辑运算电路包括：

N个与非门，其中的第1与门的输入端接收该些输出位的第1个位以及第N个位的反向，第i与门的输入端接收该些输出位的第i个位以及第i+1个位的反向；以及

N个非门，输入端分别耦接至该些与非门的输出端，该些非门的输出端产生该前期指针信号。

9.根据权利要求6所述的差异积分调制装置，其特征在于，该数据调整器为一查找表，该查找表记录该匹配输入数据、该指针信号以及该匹配输出数据的相对应关系。

10.根据权利要求6所述的差异积分调制装置，其特征在于，该延迟器为一锁存器，该锁存器依据该采样时钟脉冲来锁存该前期指针信号，并依据该采样时钟脉冲来提供被锁存的该前期指针信号以作为该指针信号。

Images