JP2005514850A - 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ - Google Patents

位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ Download PDF

Info

Publication number
JP2005514850A
JP2005514850A JP2003559033A JP2003559033A JP2005514850A JP 2005514850 A JP2005514850 A JP 2005514850A JP 2003559033 A JP2003559033 A JP 2003559033A JP 2003559033 A JP2003559033 A JP 2003559033A JP 2005514850 A JP2005514850 A JP 2005514850A
Authority
JP
Japan
Prior art keywords
locked loop
digital synthesizer
phase locked
driven
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003559033A
Other languages
English (en)
Inventor
ジガング、リウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2005514850A publication Critical patent/JP2005514850A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

携帯電話および基地局のような時分割遠距離通信で使用するためのトランシーバは、送信モードにあっては位相固定ループ(PLL)で駆動される直接ディジタルシンセサイザ(DDS)を変調状態にすると共に変調信号をDDSに供給して第1のフィルタに改善された変調信号の生成を許容するようにPLL内を切り換えることにより、受信モードにあってはPLLで駆動されるDDSを発振状態にすると共に非変調信号をDDSに供給して第2のフィルタに位相雑音の低減された復調信号を許容するようにPLL内を切り換えることにより、低減されたコストでの送受信の生成を可能にする。送信部および非送信部は異なるモードのために異なる部分を使用する代わりに、両方のモードのために低コストのトランシーバ内の重要な部分を使用する基本的な概念に基づいて、PLLで駆動される単一のDDSを共有し、良好な性能を達成する。

Description

本発明は、送信モードにあっては信号を送信して受信モードにあっては信号を受信すると共に位相固定ループにより駆動されるディジタルシンセサイザを備えるトランシーバに関する。
この発明はまた、送信モードで信号を送信すると共に受信モードで信号を受信するトランシーバ内で使用するための位相固定ループで駆動される前記ディジタルシンセサイザであって、該トランシーバが備える該位相固定ループで駆動される該ディジタルシンセサイザに関し、および、ディジタルシンセサイザ内で用いるための位相固定ループであって、送信モードで信号を送信し受信モードで信号を受信し位相固定ループで駆動される前記ディジタルシンセサイザを備えるトランシーバ内で用いる位相固定ループに関し、および、位相固定ループで駆動されるディジタルシンセサイザ内で用いるディジタルシンセサイザであって、送信モードで信号を送信し受信モードで信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備えるトランシーバ内で用いられるディジタルシンセサイザに関し、および、少なくとも1つの携帯ユニットと、無線通信をするための少なくとも1つのネットワークと、位相固定ループで駆動されるディジタルシンセサイザを備えて送信モードでは信号を送信し受信モードでは信号を受信する少なくとも1つのトランシーバと、を備えるシステムに関し、および、送信モードにあっては信号を送信し受信モードにあっては信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備える携帯ユニットに関し、および、送信モードにあっては信号を送信し受信モードにあっては信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備えるネットワークユニットに関し、および、位相固定ループで駆動されるディジタルシンセサイザを介して、送信モードにあっては信号を送信し受信モードにあっては信号を受信する方法に関する。
このようなトランシーバは、例えば時分割多重(TDD―Time Division Duplex―)遠隔通信システムまたは時分割多元接続(TDMA―Time Division Multiple Access―)遠隔通信システムに用いられ、例えば移動体電話である前記携帯ユニットや、例えば基地局またはルータまたはサーバ等であるネットワークユニットを備える。
このようなトランシーバは、位相固定ループ(PLL―Phase Locked Loop―)のための参照信号を供給する直接ディジタルシンセサイザ(DSS―Direct Digital Synthesizer―)を開示するUSP5,859,570から公知である。この先行技術によれば、PLLで駆動されるこのDDSは、PLL用の参照信号として分割および周波数変換されたDDS信号を用いる。
発明の概要
この発明の目的は、とりわけ、前提の箇所に記載されたような低コストのトランシーバを提供することにある。
本発明に係るトランシーバは、位相固定ループにより駆動される前記ディジタルシンセサイザが、前記送信モードにあっては変調状態であり、受信モードにあっては発振状態であることを特徴とする。
この発明に係る前記トランシーバに送信部および受信部を許容することにより、PLLにより駆動される単一のDDSを共有して、前記送信モードにあっては変調状態であり、前記受信モードにあっては発振状態(周波数合成部―シンセサイザ―状態)であり、低コストのトランシーバが提供される。
この発明は基本概念に基づいており、とりわけ、送信モードおよび受信モードを有し、2つのモードのために異なるモード毎に異なる部分を使用する代わりに、低コストのトランシーバの重要部分を用いている。
この発明は、とりわけ、低コストのトランシーバを提供して、簡単な構成であっても良好な性能を提供することにより問題を解決する。
請求項2に記載されたこの発明に係るトランシーバの第1の実施形態は、前記DDSが変調信号または非変調信号における状態に依存し、これにより、DDSの内部を何れかの状態に切り換えることを避けている点で有利である。
請求項3に記載されたこの発明に係るトランシーバの第2の実施形態は、低コストのスイッチがコントローラの制御の下に用いられ、このコントローラは、例えば送信モードと受信モードとを検出するモード検出部を備え、および、例えば前記検出に応答して制御信号を生成する制御信号生成部を備えている点で有利である。第1の制御信号および第2の制御信号はそれぞれ、完全に異なる制御信号であっても良く、または、第1の値と第2の値とをそれぞれ有する同一の信号であっても良い。
請求項4に記載されたこの発明に係るトランシーバの第3の実施形態は、前記PLLが前記変調状態で、改善された変調信号の生成を許容する第1のフィルタリング性能を備えると共に、前記PLLは、前記発振状態で、低減した位相雑音の復調を許容する第2のフィルタリング性能を備える点で有利である。
請求項5に記載されたこの発明に係るトランシーバの第4の実施形態は、例えばループフィルタである前記第1のフィルタと、例えば狭帯域フィルタである前記第2のフィルタとが、低コストスイッチを介して選択される点で有利である。
請求項6に記載されたこの発明に係るトランシーバの第5の実施形態は、PLLがその状態に依存して、送信部のために使われる変調信号、または、非送信部のために使われる非変調信号の何れかを生成する点で有利である。
請求項7に記載されたこの発明に係るトランシーバの第6の実施形態は、低コストのスイッチが、前記送信部を介して前記アンテナに前記変調信号を供給すると共に、前記アンテナおよび前記受信部を介して受信される無線信号を復調するための復調部に対して前記非変調信号を供給するために用いられている点で有利である。前記送信部は、例えば自動利得コントローラと、フィルタと、および、電力増幅部とを備える。前記受信部は、例えばフィルタと、低雑音増幅部と、および自動利得コントロータとを備え、前記復調部は例えばゼロ中間周波数(Zero Intermediate Frequency)モード、または、ゼロ近似中間周波数(Near Zero Intermediate Frequency)モードで動作する。第1の制御信号および第2の制御信号はそれぞれ、完全に異なる制御信号であっても良いし、または、第1の値および第2の値をそれぞれ有する同一の制御信号であっても良い。前記復調部および/または前記受信部は、共に前記非送信部を形成する。
この発明に係る位相固定ループで駆動されるディジタルシンセサイザ、この発明に係る位相固定ループ、この発明に係るディジタルシンセサイザ、この発明に係るシステム、この発明に係る携帯ユニット、この発明に係るネットワークユニット、および、この発明に係る方法の実施形態は、この発明に係るトランシーバの実施形態に相当する。
この発明のこれらおよびその他のアスペクトは、以下に詳細に説明する実施例から明らかとなるであろう。
発明の詳細な説明
図1は、この発明に係る位相固定ループ(PLL)10〜15とこの発明に係るディジタルシンセサイザ(DDS)24を有するこの発明に係る位相固定ループで駆動されるディジタルシンセサイザ(PLL駆動されるDDS)24,10〜15を備えるこの発明に係るトランシーバの構成を示すブロック図である。このトランシーバは、その入力が送信部2の出力に結合されて、その出力が受信部4の入力に接続されたスイッチ3の入/出力に結合されたアンテナ1を備える。送信部2の入力は、スイッチ5の第1の出力に結合され、その第2の出力は復調部6の第1の入力に結合され、その入力はPLL10〜15の出力に結合される。復調部6の第2の入力は、受信部4の出力に結合され、復調部6の出力はコントローラ40の入力に結合される。
PLL10〜15は、その出力がPLL10〜15の出力を形成しさらに分周部15の入力に結合される電圧制御発振部(VCO―Voltage Controlled Oscillator―)10を備え、分周部15の出力は位相検知部14の第1の入力に結合される。位相検知部14の第2の入力はDDS24の出力に結合され、位相検知部14の出力は2つの並列フィルタ12,13の入力に結合され、第1のフィルタ12の出力はスイッチ11の第1の入力に結合され、第2のフィルタ13の出力は該スイッチ11の第2の入力に結合されている。スイッチ11の出力はVCO10の入力に結合される。
DDS24は、その出力がDDS24の出力を形成し、その入力がD/Aコンバータ21の出力に結合されたフィルタ20を備え、コンバータ21の入力は、サイン成形部22(例えばROMのような)の出力に結合される。サイン成形部22の入力は、位相累算部23の出力に結合される。DDS24のクロック入力は、掛け算部31を介してクロック生成部30に結合され、DDS24の信号入力はスイッチ32の出力に結合される。
コントローラ40は、復調部6の出力に結合されると共に(図示されないが可能性としては送信部2および/または受信部4および/または復調部6にも更に結合された)モード検出部41にも更に結合されて、さらに、制御信号生成部43,非変調信号生成部44および変調信号生成部45にも結合されたプロセッサ/メモリシステム42を備える。変調信号生成部45の出力はスイッチ32の第1の入力に結合され、非変調信号生成部44の出力はスイッチ32の第2の入力に結合される。制御信号生成部43の出力は、スイッチ11,32,3および5の制御入力に結合される。
時分割多重(TDD)遠隔通信システムまたは時分割多元接続(TDMA)遠隔通信システムのような時分割遠隔通信システムにおいては、1つまたはそれ以上のタイムスロットの間に、変調された信号がこの発明に係るトランシーバから他のトランシーバに送信される(送信モード)と共に、1つまたはそれ以上の第2のタイムスロットの間に、変調された信号が他のトランシーバからこの発明に係るトランシーバに対して送信される(受信モード)。先行技術によれば、PLLにより駆動されるDDSは、PLLにより駆動されるDDSが周波数合成モードで動作することを開示するUSP5,859,570号のように参照信号を生成するために用いられる。
この発明―送信モードおよび受信モードを有し、異なるモードでは異なる部分を用いる代わりに、とりわけ、両方のモードに関し低コストのトランシーバにおける重要部分を用いる基本概念に基づく―によれば、PLLで駆動されるDDSは前記送信モードでは変調状態であり、PLLで駆動されるDDSは前記受信モードでは発振状態である。
これに対して、モード検出部41は、第1の時間区間[time interval]の間にトランシーバが送信モードであること、例えば送信部2には図示されていない結合部[coupling―カップリング―]を介して、および/または、例えば演算を行なうことにより、前記第1のおよび第2のタイムスロットが標準化されていることを検出し、(例えば、図示されないがプロセッサ/メモリ42に結合されたマン−マシン−インターフェイスから由来する音声信号に応答して)変調信号生成部に変調信号を生成するように指令するプロセッサ/メモリ42に通知し、第1の制御信号を生成するように制御信号生成部43に指令する。この第1の制御信号に応答して、スイッチ32は変調信号生成部45から発生してDDS24へと前記変調信号を供給し、スイッチ11は第1のフィルタ12をVCO10に結合し、第1のフィルタ12は例えばPLL機能を向上させるためのループフィルタであり、かつ、変調信号の(占有された)帯域に等しいかまたはその帯域よりも僅かに大きい帯域を例えば有している。DDS24は、掛け算部31およびクロック生成部32を介してクロックパルスを含む掛け算されたクロック信号を受信して、前記変調信号を受信する。DDS24のマニュアル操作で、複雑な波形を含む何れかの信号は、それぞれ周波数、位相および振幅である少なくとも3つのパラメータの1つまたはそれ以上を定義することにより生成されることが可能である。これら3つのパラメータはそれぞれ、(位相累算部23前/内で実現される周波数変調を伴う)周波数制御ワード[control word―制御言語―]により、(位相累算部23およびサイン成形部22前/内で実現される位相変調を伴う)位相制御ワードにより、(サイン成形部22およびD/A変換部21前/内で実現される振幅変調を伴う)振幅制御ワードによって、制御されることが可能である。前記変調信号は、1つまたはそれ以上のこれらの制御ワードを操作して、その結果として、DDS24は、位相検出部14と第1のフィルタ11とVCO10を介してフィードバックループ内の分周器15を備えるPLL10〜15へと供給される、変調された参照信号を生成して、この変調された参照信号を固定する。固定された変調参照信号は、スイッチ5を介して送信部2へと供給され、このスイッチ5に依存して、例えば、前記第1の制御信号またはVCO40を送信部2に接続するコントローラ40で生成される、さらなる制御信号に応答して供給される。例えば、自動利得コントローラと、フィルタおよび電力増幅部を備える送信部2が、増幅され、フィルタされ、利得制御された固定変調参照信号をスイッチ3に供給して、これにより直接ディジタルRF変調を提供する。スイッチ3はこの信号をアンテナ1に供給し、これは、スイッチ3に依存して、例えば前記第1の制御信号または転送部2をアンテナ1へと接続する図示されない結合部を介してコントローラ40から生成される更なる制御信号に応答して行なわれる。したがって、この第1の時間区分の間に、トランシーバは送信モードにあり、PLL24,10〜15により駆動されるDDSは変調状態にある。
その後、モード検出部41は、第2の時間区分の間に、トランシーバが受信モードにあること、例えば図示されないが受信部4に接続された結合部を介して、および/または、例えば演算を行なうことにより、標準化された前記第1および第2のタイムスロットを伴っていることを検出し、非変調信号生成部44に非変調信号を生成するように(例えば、プロセッサ/メモリシステム42を介してdc電圧適合可能な、または前記指令が必ずしも行なわれなくても良い場合には接地電圧を)指令する可能性のあるプロセッサ/メモリシステム42に対し指令し、第2の制御信号を生成するように制御信号生成部43に指令する。第2の制御信号に応答して、スイッチ32は、非変調信号生成部44からDDS24に対して生成される非変調信号を供給し、スイッチ11は第2のフィルタ13をVCO10に結合し、この第2のフィルタ13は例えば低減された位相雑音を伴う変調を許容する狭帯域フィルタである。ここで、DDS24は、(いまここで前記制御ワードを操作しないが所定の/固定の制御ワードを供給/定義するか、または、DDS24がそれ自身の所定の/固定の値を有しているであろう場合には何れの制御ワードを供給/定義しないかの何れかである前記非変調信号に基づいて)非変調参照信号を生成し、この信号はPLL10〜15、すなわち位相検出部14と第2のフィルタ13とスイッチ11とVCO10とを介して、フィードバックループである分周器15へと供給され、この非変調参照信号を固定する。固定された非変調参照信号は、スイッチ5を介して復調部6に供給され、スイッチ5により例えば前記第2の制御信号またはコントローラ40から生成される更なる制御信号に応答して、VCO10を復調部6に結合する。例えばフィルタ、低雑音増幅部および自動ゲインコントローラを備える受信部4は、アンテナ1およびスイッチ3を介して(変調された)無線信号を受信する。スイッチ3は、例えば図示されない結合部を介して前記第2の制御信号またはコントローラ40から生成される更なる制御信号に応答して、アンテナ1を受信部4に接続し、利得制御され、増幅され、フィルタされた(変調)無線信号を復調部6に供給し、復調部6は(例えば、高価でも嵩張ることもないSAW・IFフィルタを必要とするので非常に有利な、ゼロIFモードまたは近似ゼロIFモードを介して)前記最後に説明した信号を前記固定された非変調参照信号を介して復調する。その結果、復調された信号は、例えばプロセッサ/メモリシステム42を介して、図示されないが音声信号を生成するマン・マシン・インタフェイスに応答して、コントローラ40に対して供給される。したがって、この第2の時間区分の間にトランシーバは受信モードであり、PLL10〜15で駆動されるDDS24は、発振状態である。
この発明に係るトランシーバの送信部および(受信部および/または復調部を備える)非送信部にPLLで駆動される単一のDDSを共有させることにより、前記送信モードにあっては変調状態であり、前記受信モードにあっては発振状態(周波数合成状態)となって、低コストのトランシーバが提供される。PLLで駆動されるDSSが常に周波数合成状態であることを開示するUS5,859,570のような先行技術と比較すると、この発明によるトランシーバは、PLLで駆動される前記DDSを異なる目的のために用いることにより、非常に有利である。換言すれば、トランシーバは、PLLで駆動されるDDSに基づく無線周波数直接変調、および、PLLで駆動されるDDSに基づく(例えばゼロIFまたは近似ゼロIFのような)無線周波数復調を用いて実現されており、これはトランシーバを低コストでかつサイズを小さくさせている。
この発明は、とりわけ(送信部および―受信部および/または復調部を備える―非送信部がPLLで駆動される単一のDDSを共有することにより)低コストのトランシーバを提供する課題を解決し、これは、(1つまたはそれ以上の前記低コストスイッチを用いることにより)簡単な構成を有すると共に、それにも拘わらず(PLLがそのモードに依存して特別なモード依存フィルタを用いることにより)良好な性能を提供する。その結果、この発明によるトランシーバは構成要素の減少と結合して高速な固定時間を有し、それ故に、より小さなサイズとより低減された重さを有することを可能にする。
図示されたまたは図示されない各ブロックは、100%ハードウェアであることも、100%ソフトウェアであることも、両方の混合であることも可能である。図示されたまたは図示されない各ブロックは、図示および/または非図示のブロックと互いに集積化されることも可能である。例えば、コントローラ40において、モード検出部41,制御信号生成部43,非変調信号生成部44および変調信号生成部45は、部分的または全体的にプロセッサ/メモリシステム42に集積化されることも可能である。スイッチ32は、例えばDDS24とコントローラ40との間に配置することもでき、例えばDSS24またはコントローラ40の一部分として形成することもできる(この場合スイッチ32はプロセッサ/メモリシステム42に部分的にまたは全体的に集積化することもできる)。スイッチ11は例えば、PLL10〜15の一部分を構成することもでき、または例えば、PLL10〜15とコントローラ40との間に配置することもでき(この場合、フィルタ12,13は例えば、第1および第2のフィルタリング性能を提供するために(非)活性化されること、および/または、調整されることを可能にする1つまたはそれ以上のフィルタであることも可能である)、または、例えばコントローラ40の一部分として形成することも可能である(この場合、例えば、第1および第2のフィルタリング性能を提供するために(非)活性化されること、および/または、調整されることを可能にする1つまたはそれ以上のフィルタであるフィルタ12,13を備えて、スイッチ32はプロセッサ/メモリシステム42に部分的または全体的に集積化されることも可能である)。スイッチ32は例えばデマルチプレクサに相当可能であり、スイッチ11は例えばセレクタまたはマルチプレクサに相当可能であり、スイッチ5は例えばデマルチプレクサに相当可能であり、および、スイッチ3は例えばマルチプレクサまたはデマルチプレクサに相当可能である。各スイッチは例えば、さらに、電力分割部に相当可能である。サイン成形部22およびD/A変換部21は例えば、クロック生成部30および/または掛け算部31からのクロック信号をも受信可能である。
第1の制御信号および第2の制御信号はそれぞれ、完全に異なる制御信号であっても良いし、または、第1の値および第2の値をそれぞれ有する同じ制御信号であっても良い。さらに、完全に異なる制御信号であるか、または第3の値等を有する同じ制御信号である第3の制御信号等は、例えば、待機モード等のような第3のモードを形成するために、排除されるべきではない。したがって、この発明によるトランシーバは、PLLで駆動される多状態(二状態またはそれ以上)のDDSを備える。
前記第1および第2のフィルタ12,13に加えて、例えば異なる種類の変調信号について前記PLL内で異なって処理されるべきことを許容するために、第3のフィルタ等は排除されるべきではない。
前記送信モードでPLLで駆動される前記DDSが変調状態であるという事実は、第1の時間区分の少なくとも一部分の間に前記変調信号がDDSに供給されるということを意味する。さらに、前記受信モードでPLLで駆動される前記DDSが非変調状態であるという事実は、第2の時間区分の少なくとも一部分の間に前記非変調信号がDDSに供給されるということを意味する。可能な第3の時間区分の間に、前記変調信号または前記非変調または異なる信号が前記DDSに供給されても良いし、この間に信号が全く供給されなくても良い。
この発明に係るディジタルシンセサイザおよびこの発明に係る位相固定ループを有するこの発明に係る位相固定ループで駆動されるディジタルシンセサイザを備えるこの発明に係るトランシーバの構成を示すブロック図である。
符号の説明
10〜15 位相固定ループ(PLL)
10 電圧制御発振器(VCO)
11 スイッチ
12 第1のフィルタ
13 第2のフィルタ
14 位相検出部
15 分周部
24 直接ディジタルシンセサイザ(DDS)
40 コントローラ

Claims (14)

  1. 送信モードで信号を送信し、受信モードで信号を受信すると共に、位相固定ループにより駆動されるディジタルシンセサイザを備えるトランシーバにおいて、
    位相固定ループにより駆動される前記ディジタルシンセサイザは、前記送信モードにあっては変調状態であり、受信モードにあっては発振状態であることを特徴とするトランシーバ。
  2. 位相固定ループにより駆動される前記ディジタルシンセサイザは、前記変調状態にあっては変調信号を受信し、前記発振状態にあっては非変調信号を受信することを特徴とする請求項1に記載のトランシーバ。
  3. 前記トランシーバは前記変調信号を生成すると共に制御信号を生成するコントローラを備え、該コントローラは位相固定ループにより駆動される前記ディジタルシンセサイザに接続されるスイッチを有し、該コントローラは、第1の制御信号に応答して前記変調信号を前記コントローラから位相固定ループに駆動される該ディジタルシンセサイザに供給すると共に、第2の信号に応答して前記非変調信号を位相固定ループに駆動される該ディジタルシンセサイザに供給することを特徴とする請求項2に記載のトランシーバ。
  4. 位相固定ループに駆動される前記ディジタルシンセサイザは、前記変調状態にあっては第1のフィルタリング性能を備え、位相固定ループで駆動される該ディジタルシンセサイザは、前記発振状態にあっては前記第1のフィルタリング性能とは異なる第2のフィルタリング性能を備えることを特徴とする請求項1または請求項2に記載のトランシーバ。
  5. 位相固定ループで駆動される前記ディジタルシンセサイザは、前記第1のフィルタリング性能のための第1のフィルタと、前記第2のフィルタリング性能のための第2のフィルタとを備え、前記第1および第2のフィルタに結合されると共に第1の制御信号に応答して前記第1のフィルタを選択し第2の制御信号に応答して前記第2のフィルタを選択するスイッチが設けられていることを特徴とする請求項4に記載のトランシーバ。
  6. 位相固定ループで駆動される前記ディジタルシンセサイザは、前記変調状態にあっては変調信号を生成し、位相固定ループで駆動される該ディジタルシンセサイザは、前記発振状態にあっては非変調信号を生成することを特徴とする請求項1または請求項2に記載のトランシーバ。
  7. 位相固定ループで駆動される前記ディジタルシンセサイザの出力は、第1のスイッチと送信部と第2のスイッチとを介してアンテナに結合され、第1の制御信号に応答して前記変調信号を前記アンテナに供給すると共に該アンテナは前記変調信号を送信し、前記第1のスイッチは更に復調部の第1の入力に結合され、前記第2のスイッチは更に受信部を介して前記復調部の第2の入力に結合され、第2の制御信号に応答して前記復調部に非変調信号を供給すると共に該復調部は前記アンテナを介して受信された無線信号を復調することを特徴とする請求項6に記載のトランシーバ。
  8. 送信モードで信号を送信すると共に受信モードで信号を受信するトランシーバ内で使用するための位相固定ループで駆動される前記ディジタルシンセサイザであって、該トランシーバが備える該位相固定ループで駆動される該ディジタルシンセサイザにおいて、位相固定ループで駆動される前記ディジタルシンセサイザは、前記送信モードにあっては変調状態であり、位相固定ループで駆動される該ディジタルシンセサイザは、前記受信モードにあっては発振状態であることを特徴とするディジタルシンセサイザ。
  9. ディジタルシンセサイザ内で用いるための位相固定ループであって、送信モードで信号を送信し受信モードで信号を受信し位相固定ループで駆動される前記ディジタルシンセサイザを備えるトランシーバ内で用いる位相固定ループにおいて、前記位相固定ループは、前記送信モードにあっては変調状態であり、該位相固定ループは、前記受信モードにあっては発振状態であることを特徴とする位相固定ループ。
  10. 位相固定ループで駆動されるディジタルシンセサイザ内で用いるディジタルシンセサイザであって、送信モードで信号を送信し受信モードで信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備えるトランシーバ内で用いられるディジタルシンセサイザにおいて、前記送信モードにあっては前記ディジタルシンセサイザが変調状態であり、前記受信モーにあっては前記ディジタルシンセサイザが発振状態であることを特徴とするディジタルシンセサイザ。
  11. 少なくとも1つの携帯ユニットと、無線通信をするための少なくとも1つのネットワークと、位相固定ループで駆動されるディジタルシンセサイザを備えて送信モードでは信号を送信し受信モードでは信号を受信する少なくとも1つのトランシーバと、を備えるシステムにおいて、位相固定ループで駆動される前記ディジタルシンセサイザは、前記送信モードにあっては変調状態であり、位相固定ループで駆動される前記ディジタルシンセサイザは、前記受信モードにあっては発振状態であることを特徴とするシステム。
  12. 送信モードにあっては信号を送信し受信モードにあっては信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備える携帯ユニットにおいて、位相固定ループで駆動される前記ディジタルシンセサイザは、前記送信モードにあっては変調状態であり、位相固定ループで駆動される該シンセサイザは、前記受信モードにあっては発振状態であることを特徴とする携帯ユニット。
  13. 送信モードにあっては信号を送信し受信モードにあっては信号を受信すると共に位相固定ループで駆動されるディジタルシンセサイザを備えるネットワークユニットにおいて、位相固定ループで駆動される前記ディジタルシンセサイザは、前記送信モードにあっては変調状態であり、位相固定ループで駆動される該シンセサイザは、前記受信モードにあっては発振状態であることを特徴とするネットワークユニット。
  14. 位相固定ループで駆動されるディジタルシンセサイザを介して、送信モードにあっては信号を送信し受信モードにあっては信号を受信する方法において、前記方法は、前記送信モードにあっては位相固定ループで駆動される前記ディジタルシンセサイザを変調状態とする第1のステップと、前記受信モードにあっては位相固定ループで駆動される前記シンセサイザを発振状態とする第2のステップと、を備えることを特徴とする方法。
JP2003559033A 2002-01-07 2002-12-09 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ Pending JP2005514850A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02075026 2002-01-07
PCT/IB2002/005349 WO2003058833A1 (en) 2002-01-07 2002-12-09 Transceiver with multi-state direct digital synthesizer driven phase locked loop

Publications (1)

Publication Number Publication Date
JP2005514850A true JP2005514850A (ja) 2005-05-19

Family

ID=8185498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003559033A Pending JP2005514850A (ja) 2002-01-07 2002-12-09 位相固定ループで駆動される多状態の直接ディジタルシンセサイザを備えるトランシーバ

Country Status (9)

Country Link
US (1) US7792509B2 (ja)
EP (1) EP1466418B1 (ja)
JP (1) JP2005514850A (ja)
KR (1) KR100926849B1 (ja)
CN (1) CN100505566C (ja)
AT (1) ATE344988T1 (ja)
AU (1) AU2002348794A1 (ja)
DE (1) DE60215976T2 (ja)
WO (1) WO2003058833A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313176B1 (en) * 2003-09-11 2007-12-25 Xilinx, Inc. Programmable on chip regulators with bypass
US8462858B2 (en) * 2005-02-18 2013-06-11 Texas Instruments Incorporated Wireless communications with transceiver-integrated frequency shift control and power control
US7881397B2 (en) 2005-03-31 2011-02-01 Teradyne, Inc. Wireless communication system
US8374225B2 (en) * 2006-12-19 2013-02-12 Broadcom Corporation Voice/data/RF integrated circuit
KR100721335B1 (ko) * 2006-12-13 2007-05-25 (주)이노스 Tdd 시스템에 사용되는 동기추출회로 및 동기신호를추출하는 방법
US20080212658A1 (en) * 2007-03-01 2008-09-04 Ahmadreza Rofougaran Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
KR101242419B1 (ko) * 2009-07-20 2013-03-12 한국전자통신연구원 병렬처리 기반의 시각 동기화 장치
FR3016107B1 (fr) * 2013-12-26 2017-03-24 Grdf Procede de transmission de donnees par liaison radiofrequence dans une installation de telereleve

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285830A (ja) * 1985-06-12 1986-12-16 Hitachi Denshi Ltd シンセサイザ方式
JPH01208005A (ja) * 1988-02-15 1989-08-22 Fujitsu Ltd 周波数変調回路
JPH06510642A (ja) * 1991-06-05 1994-11-24 モトローラ・インコーポレイテッド 高速ロック位相ロック・ループを有する無線機
US5423076A (en) * 1993-09-24 1995-06-06 Rockwell International Corporation Superheterodyne tranceiver with bilateral first mixer and dual phase locked loop frequency control
DE19755102A1 (de) * 1996-12-16 1998-06-18 Eldat Ges Fuer Elektronik Und Konfigurierbares Hochfrequenzmodul
EP0852439A2 (de) * 1997-01-07 1998-07-08 Helmut Meier "Vorrichtung für die Erzeugung und/oder den Empfang eines modulierten Funksignals"

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2054599C (en) * 1990-10-31 1996-02-20 Nozomu Watanabe Radio transceiver having pll synthesizer
JP3268138B2 (ja) 1994-09-29 2002-03-25 三菱電機株式会社 通信装置、周波数シンセサイザ及びシンセサイズ方法
US5794131A (en) * 1996-03-19 1998-08-11 Ericsson Inc. Reducing or eliminating radio transmitter mixer spurious outputs
KR100234129B1 (ko) * 1997-06-21 1999-12-15 윤종용 시분할 교신 방식을 사용하는 디지탈 무선통신장치 및 방법
TW408525B (en) * 1998-10-09 2000-10-11 Ind Tech Res Inst A transceiver device which could switch rapidly the receiving/transmitting mode
US6466803B1 (en) * 1999-10-19 2002-10-15 Qualcomm, Incorporated Multi-mode communications system with efficient oscillator synchronization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285830A (ja) * 1985-06-12 1986-12-16 Hitachi Denshi Ltd シンセサイザ方式
JPH01208005A (ja) * 1988-02-15 1989-08-22 Fujitsu Ltd 周波数変調回路
JPH06510642A (ja) * 1991-06-05 1994-11-24 モトローラ・インコーポレイテッド 高速ロック位相ロック・ループを有する無線機
US5423076A (en) * 1993-09-24 1995-06-06 Rockwell International Corporation Superheterodyne tranceiver with bilateral first mixer and dual phase locked loop frequency control
DE19755102A1 (de) * 1996-12-16 1998-06-18 Eldat Ges Fuer Elektronik Und Konfigurierbares Hochfrequenzmodul
EP0852439A2 (de) * 1997-01-07 1998-07-08 Helmut Meier "Vorrichtung für die Erzeugung und/oder den Empfang eines modulierten Funksignals"

Also Published As

Publication number Publication date
KR20040071297A (ko) 2004-08-11
DE60215976T2 (de) 2007-09-13
WO2003058833A1 (en) 2003-07-17
ATE344988T1 (de) 2006-11-15
EP1466418B1 (en) 2006-11-08
CN100505566C (zh) 2009-06-24
US20050169416A1 (en) 2005-08-04
DE60215976D1 (de) 2006-12-21
US7792509B2 (en) 2010-09-07
EP1466418A1 (en) 2004-10-13
KR100926849B1 (ko) 2009-11-13
AU2002348794A1 (en) 2003-07-24
CN1613191A (zh) 2005-05-04

Similar Documents

Publication Publication Date Title
JP3310057B2 (ja) ディジタル移動電話機の高周波回路構成
JP4484321B2 (ja) 送受信機
JPH08223071A (ja) 送信機及び送受信機
JP2002135157A (ja) マルチバンド携帯無線端末
JP2002208869A (ja) マルチバンド無線信号送受信装置
KR100186753B1 (ko) 직접 변복조 방식이 적용된 디지탈 무선 송수신 시스템
US6356770B1 (en) Composite mobile communication device
JP2005518705A (ja) 共通電力増幅器を備えた移動式マルチモード端末
JPH05227234A (ja) 受信装置
KR100926849B1 (ko) 송수신기, 디지털 합성기 구동형 위상 동기 루프, 디지털 합성기, 위상 동기 루프, 시스템, 휴대용 유닛, 네트워크 유닛 및 신호 송수신 방법
JP4365814B2 (ja) 受信機および無線通信装置
KR100931081B1 (ko) 이동 전화 송수신기
JP2003258662A (ja) 2周波数帯域共用コンバータユニット
US7239846B2 (en) Up-conversion modulation loop for multi-mode mobile communication
JP2004538709A (ja) デジタル送信用の低減された周波数源を有するマルチバンドトランシーバ
JPWO2004002098A1 (ja) 無線通信装置
JP2007329573A (ja) 短距離無線伝送用送受信機
JP3203119B2 (ja) 周波数シンセサイザ回路
JP2000286742A (ja) 無線通信装置
JP2004207824A (ja) 無線機
JP3933410B2 (ja) デュアルバンド無線通信装置
JP3460343B2 (ja) 送信回路
JPH11355138A (ja) Pll回路及びそれを用いた無線通信端末装置
JP2001119317A (ja) 無線通信装置、無線通信装置の周波数切替え方法および記録媒体
JP4394255B2 (ja) 無線機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100615

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100709