JP2005508589A5

JP2005508589A5 -

Info

Publication number: JP2005508589A5
Application number: JP2003529097A
Authority: JP
Filing date: 2002-09-19
Publication date: 2005-12-22
Anticipated expiration: 2022-09-19

Claims

センサの測定信号である少なくとも１個の変調信号（ｅ）を復調する回路であって、前記変調信号（ｅ）が印加される少なくとも１個の入力部（１）を有する回路において、
前記変調信号（ｅ）の復調が、前記入力部（１）に接続される少なくとも１個のスイッチキャパシタ回路網（２）によって行なわれることを特徴とする復調回路。
前記スイッチキャパシタ回路網（２）は、第１の入力（ｅ_ｐｏｓ）及び第２の入力（ｅ_ｎｅｇ）を有し、および／または、第１乃至第５のスイッチキャパシタ増幅器（５、７、９、１０、１１）の少なくとも１個を有し、および／または、第１及び第２のスイッチキャパシタ積分器（６、８）の少なくとも１個を有することを特徴とする請求項１に記載の復調回路。
前記第１のスイッチキャパシタ積分器（６）および第２のスイッチキャパシタ積分器（８）は、負の非遅延スイッチキャパシタ積分器として実現され、かつ／または入力と出力の比の絶対値が１である増幅を有することを特徴とする請求項２に記載の復調回路。
前記第１のスイッチキャパシタ増幅器（５）は、正の遅延スイッチキャパシタ増幅器として実現され、かつ／または２個の各入力信号に少なくとも１個の係数（γ_１、γ_２）を掛けることを特徴とする請求項２または３に記載の復調回路。
前記第２のスイッチキャパシタ増幅器（７）は、正の遅延スイッチキャパシタ増幅器として実現され、かつ／または前記印加される入力信号をクロック周波数の２分の１サイクルだけ遅延させ、かつ／または入力と出力の比の絶対値が１である増幅を有することを特徴とする請求項２〜４の１項に記載の復調回路。
前記第３のスイッチキャパシタ増幅器（９）は、正の遅延スイッチキャパシタ増幅器として実現され、かつ／または増幅されない前記印加される入力信号をクロック周波数の２分の１サイクルだけ遅延させることを特徴とする請求項２〜５の１項に記載の復調回路。
前記第４のスイッチキャパシタ増幅器（１０）は、正の遅延スイッチキャパシタ増幅器として実現され、かつ／または増幅されない前記印加される入力信号をクロック周波数の２分の１サイクルだけ遅延させることを特徴とする請求項２〜６の１項に記載の復調回路。
前記第５のスイッチキャパシタ増幅器（１１）は、正の遅延スイッチキャパシタ増幅器として実現され、かつ／または増幅されない前記印加される入力信号をクロック周波数の２分の１サイクルだけ遅延させることを特徴とする請求項２〜７の１項に記載の復調回路。
前記第１のスイッチキャパシタ増幅器（５）の出力は、前記第１および第２のスイッチキャパシタ積分器（６、８）の入力部に印加されることを特徴とする請求項３〜８の１項に記載の復調回路。
前記第１および第２のスイッチキャパシタ積分器（６、８）の出力は、前記第１のスイッチキャパシタ増幅器（５）の第２の入力部に印加されることを特徴とする請求項９に記載の復調回路。
前記第２のスイッチキャパシタ増幅器（７）の出力は、前記第３のスイッチキャパシタ増幅器（９）の入力部に印加されることを特徴とする前記請求項５〜１０の１項に記載の復調回路。
前記第３のスイッチキャパシタ増幅器（９）の出力は、前記第４のスイッチキャパシタ増幅器（１０）の入力部に印加されることを特徴とする請求項６〜１０の１項に記載の復調回路。
前記第４のスイッチキャパシタ増幅器（１０）の出力は、前記第５のスイッチキャパシタ増幅器（１１）の入力部に印加されることを特徴とする請求項７〜１１の１項に記載の復調回路。
前記第５のスイッチキャパシタ増幅器（１１）の出力は、前記第１および第２のスイッチキャパシタ積分器（６、８）の第２の入力部に印加されることを特徴とする請求項３〜１３の１項に記載の復調回路。
前記変調信号（ｅ）は、前記第１および第２のスイッチキャパシタ積分器（６、８）の第３の入力部に印加されることを特徴とする請求項１４に記載の復調回路。
前記第２のスイッチキャパシタ積分器（８）は、少なくとも２個の積分器キャパシタンスを含むことを特徴とする請求項１４または１５に記載の復調回路。
前記積分器キャパシタンスは、交互にクロッキングして、前の信号を記憶させ、かつ／または反射電圧波を計算することを特徴とする請求項１６に記載の復調回路。
前記スイッチキャパシタ回路網（２）は、フィルタ機構からなることを特徴とする請求項２〜１７の１項に記載の復調回路。
前記フィルタ機構は、前記第１乃至第５のスイッチキャパシタ増幅器（５、７、９、１０、１１）の少なくとも１個および／または前記第１および第２のスイッチキャパシタ積分器（６、８）により形成されるｎパス遅れ波フィルタからなることを特徴とする請求項１８に記載の復調回路。
前記フィルタ機構の係数は、少なくとも１個のスイッチによってデジタル的にプログラミング可能であることを特徴とする請求項１８または１９に記載の復調回路。
前記プログラミングは、少なくとも２個の容量性構成要素を加えることまたは切断することによって行なわれることを特徴とする請求項２０に記載の復調回路。
前記容量性構成要素の総数は、少なくとも２となることを特徴とする請求項２１に記載の復調回路。
前記スイッチキャパシタ回路網（２）は、クロック周波数の２分の１サイクルだけの遅延を含むことを特徴とする請求項１〜２２の１項に記載の復調回路。
搬送周波数の正および負値の復調信号が、さらに他のスイッチキャパシタ回路網によって加えられることを特徴とする請求項１〜２３の１項に記載の復調回路。
前記復調信号は、Ａ／Ｄ変換器によってデジタル化され、かつ／または制御装置に供給されることを特徴とする請求項１〜２４の１項に記載の復調回路。
センサの測定信号である前記変調信号（ｅ）を復調して、特に、前記変調信号（ｅ）が印加される少なくとも１個の入力部（１）を有する請求項１〜２５の１項に記載の復調回路を動作させる方法において、
前記変調信号（e）の前記復調は、前記入力部に接続される少なくとも１個のスイッチキャパシタ回路網（２）によって行なわれることを特徴とする方法。
前記変調信号（ｅ）は、フィルタ機構によってろ過されることを特徴とする請求項２６に記載の方法。
前記変調信号（ｅ）は、方形波信号に変換されることを特徴とする請求項２６または２７に記載の方法。
前記変調信号（ｅ）は、サンプリングされることを特徴とする請求項２７または２８に記載の方法。
前記変調信号（ｅ）は、複数回サンプリングされることを特徴とする請求項２９に記載の方法。
前記ろ過は、平均化によって行なわれることを特徴とする請求項３０に記載の方法。
前記搬送周波数の正および負値の復調信号が、さらに他のスイッチキャパシタ回路網によって加えられることを特徴とする請求項２６〜３１の１項に記載の方法。
前記復調信号は、Ａ／Ｄ変換器によってデジタル化され、かつ／または制御装置に供給されることを特徴とする請求項２６〜３２の１項に記載の方法。